BM-311 Bilgisayar Mimarisi


Hazırlayan: M.Ali Akcayol Gazi Üniversitesi Bilgisayar Mühendisliği Bölümü



- Processor organization
- Register organization
- Instruction cycle
- Instruction pipelining


Processor organization

- İşlemci tarafından yapılan işler fetch instruction, interpret instruction, fetch data, process data ve write data.
- CPU, bu işlemleri yapabilmek için internal memory'ye ve internal bus'a ihtiyaç duyar.
- CPU, işlemleri ALU ve kontrol birimi ile gerçekleştirir.



Processor organization

- CPU internal bus, birimler arasındaki iletişimi sağlar.
- CPU'nun iç yapısı bilgisayarın yapısına benzer şekildedir.





- Processor organization
- Register organization
- Instruction cycle
- Instruction pipelining

Register organization

- User-visible register'lar: Programcı tarafından doğrudan kullanılan register'lardır.
- **Control ve status register'ları:** Kontrol birimi ve işletim sistemi tarafından kullanılan register'lardır (PC, IR, ...).


User-visible register'lar

- General purpose: Programcı tarafından farklı işlevler için kullanılırlar.
- Data register'ları: Sadece veri saklamak için kullanılırlar.
- Adres register'ları: Adresleme modlarında kullanılırlar (segment pointer'ları, index register'ları, stack pointer).
- **Condition codes:** Flag olarak programın ve/veya işlemcinin durumunu saklar (carry, overflow, sign, zero, ...).




Control ve status register'ları

- Program counter: Fetch edilecek komutun adresini saklar.
- Instruction register: En son fetch edilen komutu saklar.
- Memory address register: Hafızada bir yerin adresini saklar.
- Memory buffer register: Hafızaya yazılacak veriyi veya hafızadan son okunan veriyi saklar.
- Bir çok işlemci program status word (PSW) olarak durum bitlerini saklar (sign, zero, carry, equal, overflow, interrupt disable/enable, supervisor).
- Supervisor mod: Bazı CPU'lar belirli hafıza alanına bu mod ile erişim yapar.
- Supervisor mod, genellikle işletim sistemi tarafından kullanılır.





- Processor organization
- Register organization
- Instruction cycle
- Instruction pipelining






Data flow

Instruction fetch aşamasında veri akışı:

- PC sonraki komutun adresini tutar.
- PC'daki adres değeri MAR'a aktarılır.
- MAR'a aktarılan adres bilgisi adres bus'a yerleştirilir.
- Kontrol birimi memory read işareti üretir.
- Sonuç data bus'a yerleştirilir, MBR'a kopyalanır, sonra IR'a aktarılır.
- PC değeri 1 artırılır.






Data flow

Indirect cycle aşamasında veri akışı:

- MBR'nin sağdaki N biti MAR'a aktarılır.
- Kontrol birimi memory read işareti üretir.
- Sonuç data bus'a yerleştirilir ve MBR'a kopyalanır.






Data flow

Interrupt cycle aşamasında veri akışı:

- PC değeri MBR aracılığıyla saklanır.
- MBR hafizaya kopyalanır.
- MAR'a özel bir adres değeri yüklenir (stack pointer veya ISR adresi).
- PC'a ISR adresi aktarılır.
- \bullet Sonraki instruction fetch edilir. $$^{\rm CPU}$$






- Processor organization
- Register organization
- Instruction cycle
- Instruction pipelining


- Instruction pipelining bir üretim hattının çalışmasına benzer.
- Üretim hattında farklı işler eş zamanlı yapılır.
- Fetch aşamasında hafızaya erişilir, ancak execute aşamasında genellikle hafızaya erişilmez.
- Execute aşamasında sonraki komutun fetch edilmesi (prefetch) performansı artırır.
- Fetch aşaması execute aşamasından çok kısa sürerse, birden fazla komut prefetch yapılabilir.
- Branch ve jump komutlarında gerekli olmayan komut prefetch yapılabilir.


Instruction pipelining


- İki aşamalı instruction pipelining aşağıdaki gibidir.
- Fetch aşaması, branch işlemleri için atlanacak adresi execute aşamasından alır.
- Aşama sayısı arttıkça performans artar.



- İki aşamalı instruction pipelining 6 aşama ile oluşturulabilir.
 - Fetch instruction (FI): Sonraki komut alınır.
 - Decode instruction (DI): Komut decode edilir.
 - Calculate operands (CO): Giriş operand'larının adresleri hesaplanır.
 - Fetch operands (FO): Giriş operand'ları alınır.
 - Execute instruction (EI): Komutun gerektirdiği işlem yapılır.
 - Write operand (WO): Sonuç operand varsa saklanır.
- Bazı aşamalar her komutta kullanılmaz (FO, WO).







- Zamana göre pipeline gösterimi
- I3 ile I15'e atlama yapılıyor

		FI	DI	CO	FO	EI	wo
Time	1	11					
	2	I2	I1				
	3	13	I2	I1			
	4	I 4	13	I2	I1		
	5	15	I4	13	12	I1	
	6	16	15	I 4	13	I2	I1
	7	17	I 6	15	I4	13	I2
	8	18	17	16	15	I4	13
	, 9	19	18	17	I 6	15	I4
	10		I 9	18	17	I 6	15
	11			19	18	17	I 6
	12				I 9	18	17
	13					I 9	18
	14						I 9
	(a) No branches						

	FI	DI	co	FO	EI	wo			
1	11								
2	I2	I1							
3	13	I2	11						
4	I4	I3	I2	I1					
5	15	I4	13	I2	I1				
6	16	15	I4	I3	12	11			
7	17	I 6	15	I 4	13	I2			
8	I15					13			
9	I16	I15							
10		I16	I15						
11			I16	I15					
12				I16	I15				
13					I16	I15			
14						I16			
(b) With conditional branch									

Instruction pipelining

Pipeline ile performans artışı aşağıdaki gibi ifade edilir:

$$\tau = \max_{i} [\tau_{i}] + d = \tau_{m} + d$$
 $1 \le i \le k$

burada,

 $\tau_i = i$. aşamadaki gecikme

 τ_m = tüm aşamalardaki gecikmelerden maksimum olan

k = pipeline'daki aşama sayısı

d = verinin aşamalar arasındaki aktarımı için geçen süre

 $au_m>>d$ olduğu için d ihmal edilir.


 $T_{k,n}$, n satır programın k aşamalı pipeline ile çalışma süresidir.

 $T_{k,n} = [k + (n - 1)].\tau$ şeklinde gösterilir. Performans artışı ise;

$$S_k = \frac{T_{1,n}}{T_{k,n}} = \frac{nk\tau}{[k+(n-1)]\tau} = \frac{nk}{k+(n-1)}$$

 $n \rightarrow \infty$ giderken performans artışı k olur.

 Pipelining ile komut sayısı ve aşama sayısına göre performans artışı



Instruction pipelining

- Branch komutlarında atlanacak yerin önceden bilinememesi performansı düşürür.
- Gereksiz alınmış komutların pipeline'dan atılması gerekir.
- Atlama komutu çalışmadan sonraki komutun hangisi olacağı bilinemez.
- Şartlı atlama işlemlerinde sonraki komutun tahminine yönelik kullanılan yaklaşımlar:
 - Multiple streams
 - Prefetch branch target
 - Loop buffer
 - Delayed branch
 - Branch prediction



Multiple streams

- Pipeline'da iki yöndeki komutlar fetch edilerek çalışma devam eder.
- Birden fazla atlama komutu pipeline'a girerse her atlama komutu için bir stream gerekir.

Prefetch branch target

- Şartlı atlama komutu geldiğinde sonraki komut ve hedef komut birlikte prefetch edilir.
- Target saklanır ve branch taken olursa kullanılır.



Loop buffer

- En son çalıştırılan döngüye ait fetch edilen n adet komutu saklar.
- Komutlar sıralı saklanır ve hafıza erişimi olmadan alınır.
- Atlama aralığı az olursa veya döngü kısa olursa sürekli buffer üzerinde çalışılır.

Delayed branch

- Komutların sırası yeniden düzenlenir.
- Bir atlama komutu ile başka komut yer değiştirilir.
- Bağımsız bir veya birkaç komut, atlama komutu ile ardındaki komutlar arasına alınır.



Branch prediction

- Bir atlama komutunun taken olup olmayacağı tahmin edilir. Atlama tahmini için,
 - Predict never taken
 - Predict always taken
 - Predict by opcode
 - Taken/not taken switch
 - Branch history table

kullanılır.

- İlk üç yöntem statiktir ve programın çalışmasına bağlı değildir.
- Son iki yöntem dinamiktir ve programın çalışması sırasında karar verilir.

Instruction pipelining

Branch prediction – predict never taken

- Atlamaların hiçbir zaman taken olmayacağı varsayılır.
- Yapılan deneysel çalışmalarda %50'den fazla atlamanın taken olduğu görülmüştür.

Branch prediction – predict always taken

- Atlamaların her zaman taken olacağı varsayılır.
- Never taken yöntemine göre daha başarılı sonuç alınır.

Branch prediction – predict by opcode

- Atlamalar opcode'lara göre taken ve not taken şeklinde gruplandırılır.
- Başarı oranı %75'den büyüktür.




Branch prediction - taken/not taken switch

- Atlama tahmini önceki çalışma durumuna bağlıdır.
- Bir veya birden fazla bit ile her komutun önceki durumu saklanır.
- Bir bitle taken ve not taken arasında her hatalı atlamada sürekli switch yapılır.
- Bir bitle saklandığı zaman her döngünün başında ve sonunda hata yapılır.
- İki bitle iki hata üst üste yapıldığında switch yapılır.
- Art arda gelen döngülerin ilk iterasyonundaki hatalar ortadan kaldırılır.



Branch prediction - taken/not taken switch

 İki bitle yapılan taken ve not taken arasındaki switch aşağıdaki gibidir.



Instruction pipelining Branch prediction - branch history table **E:** Execute aşaması, **IPFAR:** Instruction Prefix Address Register Next sequential address IPFAR Target State address address Select Lookup Memory Memory handling (a) Predict never taken strategy IPFAR = instruction Add new prefix address registe Update Branch miss (b) Branch history table strategy

Instruction pipelining

Branch prediction – branch history table

- Branch history table (BHT), fetch aşamasıyla ilişkilendirilmiş küçük bir önbellektir.
- Her prefetch BHT'de bir arama tetikler.
- Kayıt bulunamazsa, next sequential address fetch edilir.
- Kayıt bulunursa, BHT'deki tahmine göre işlem yapılır (sonraki sıralı adres veya hedef atlama adresi alınır.).
- Branch komutu çalıştırıldığında, execute aşaması BHT'yi bilgilendirir.
- Komutun durumu, tahminin doğruluğuna göre güncellenir.
- Tahmin yanlış ise, select birimi doğru komuta redirect yapar.
- Şartlı atlama komutu BHT'de yoksa eklenir ve mevcut bir komut atılır (replacement algoritmaları).