

```
stone@ubuntu: -/System_Verilog_Study/1_SystemVerilog_Fundametals/1_Fundamentals/4_Loops_repetiion...
       1 // Code your testbench here
2 // or browse Examples
3 module tb;
                                                                                                                                                                                                                                                                                                                                                                                                                    Version 0-2018.09-SP2_Full64 -- Tue Sep 19 00:18:29 2023
Copyright (c) 1991-2018 by Synopsys Inc.
ALL RIGHTS RESERVED
                                                                                                                                                                                                                                                                                                                                                                                        This program is proprietary and confidential information of Synopsys Inc. and may be used and disclosed only as authorized in a license agreement controlling such use and disclosure.
                     int arr[10];///0-9
int i =0;
      7
8 
initial begin
                                                                                                                                                                                                                                                                                                                                                                                        Parsing design file 'array.sv'
Top Level Modules:
                     repeat(10) begin //10번 반복
arr[i] = i;
i++;
                                                                                                                                                                                                                                                                                                                                                                                       Top Level Modules:

The No TimeScale specified
Starting vcs inline pass...

1 module and 0 UDP read.

recompiling module to make[1]: Entering directory '/home/stone/System_Verilog_Study/1_SystemVerilog_Fundametals/1_Fundamentals/4_Loops_repetiion_array/csr
                                                                                                                                                                                                                                                                                                                                                                                     make[j]: entering directory /nome/stone/system_verlog_study/i_systemverlog_undametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/i_rundametals/
18 end
19
20
21 /*
22 initial begin
23
24 foreach(arr[]
25 arr[] = 5
26 $display("%0d
28
29 end
30 */
31
32 /*
33 initial begin
34
35 for(i=0; ic
36 arr[i] = i
37 end
38
39
40 $display("ar
41
42 44 */
"array.sv" 49L, 5550
                   foreach(arr[j]) begin //0---9 //배열요소 반복문
arr[j] = 5;
$display("%0d", arr[j]);
end
                                                                                                                                                                                                                                                                                                                                                                                       CPU time: .166 seconds to compile * .119 seconds to elab * .206 seconds to link
Verdi KDB elaboration done and the database successfully generated: 0 error(s), 0 warning(s)
./simv -l simv.log +t0_random_seed=1
Chronologic VCS simulator copyright 1991-2018
Contains Synopsys proprietary information.
Compiler version 0-2018.09-SPZ Full64; Runtime version 0-2018.09-SP2_Full64; Sep 19 00:18 2023
arr : (0, 1, 2, 3, 4, 5, 6, 7, 8, 9)
VCD+ Writer 0-7018.09-SPZ_Full64 Copyright (c) 1991-2018 by Synopsys Inc.
Time: 0
                                                                                                                                                                                                                                                                                                                                                                                       Time: 0 CS SIM O to a title in Region of the CPU Time: 0 .130 seconds; Data structure size: 0.0Mb
Tue Sep 19 00:18:30 2023
Tue Sep 19 00:18:30 2023
 "array.sv" 49L, 555C written
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          rilog_Study/1_SystemVerilog_Fundametals/1_Fundamentals/4_Loops_repetiion_array$
```