训练3

题量： 30　满分： 150.0

考试时间： 2021-10-03 08:05 至 2022-01-09 20:24

智能分析

最终成绩 150.0 分

作答记录　本次成绩 150.0 分

一. 多选题（共9 题，45.0分）

1. (多选题,5.0分)下列哪些属于硬件描述语言完成设计源文件的过程

A. 新建文本框，在文本框中完成代码的编写（选择合适的硬件描述语言）。

B. 建立工程文件（工程目录、名称和选择合适器件）

C. 仿真设计文件（得到仿真波形验证结果）。

D. 编译代码（检查语法是否有错误）。

我的答案:ABCD　5.0 分

2. (多选题,5.0分)关于芯片7449下列说法正确的是



A. 7449能对0-9这10个数字正确译码

B. 7449输入端BIN为使能端，当BIN为0时，输出端有正确的译码输出

C. 如果要对A-F或者其他字符进行译码，需要自行编写译码程序，不能直接使用7449进行译码

D. 7449是一个BCD-7段译码器

我的答案:ACD　5.0 分

3. (多选题,5.0分)要用VHDL语言定义一个输入数据4位数据，下列选项正确的是:

A. d0：in STD_LOGIC_VECTOR(0 downto 3)

B. d0：in STD_LOGIC_VECTOR(3 downto 0)

C. d0：in STD_LOGIC_VECTOR(3 to 0)

D. d0：in STD_LOGIC_VECTOR(0 to 3)

我的答案:BD　5.0 分

4. (多选题,5.0分)
关于芯片74139下列说法正确的是


一. 多选题（45.0分）

1 2 3 6 7 8

二. 单选题（105.0分）

10 11 12 15 16 17 20 21 22 25 26 27 30

100分Word小组学习组



A. 使能端G1N、G2N在高电平的时候有效。

B. 74139是一个双2-4译码器。

C. G1N为0，A1，B1输入均为1的时候，输出端Y10N-Y13N的值为1110。

D. 第一组输入A1B1和第二组输入A2B2之间没有联系，是相互独立的。

我的答案:BCD 5.0 分

5. (多选题,5.0分)下列哪些属于图形输入法完成设计源文件的过程

A. 建立工程文件（工程目录、名称和选择合适器件）

B. 仿真设计文件（得到仿真波形验证结果）。

C. 编译设计图形文件（检查电路是否有错误）。

D. 编辑设计图形文件（放置元件、连线、设计输入输出管脚名称）。

我的答案:ABCD 5.0 分

6. (多选题,5.0分)关于语句“use IEEE.std_logic_1164.all”下列说法正确的是

A. 1164程序包定义了std_logic和std_logic_vectror等数据类型

B. 1164程序包定义了std-logic型and、nand、or、nor、xor、not等逻辑运算

C. 1164程序包扩展定义了unsigned、signed等数据类型

D. 1164程序包定义了包含unsigned和signed相关算术运算符和转换函数

我的答案:AB 5.0 分

7. (多选题,5.0分)
在用图形法实现三位数码管显示电路的顶层设计时，下列哪些文件需要复制到新建顶层设计工程文件所在的文件夹中去创建设计源文件?

A. .BDF格式的设计源文件

B. .QPF格式的工程文件

C. .VWF格式的波形文件

D. .VHD格式的设计源文件

我的答案:AD 5.0 分

8. (多选题,5.0分)
芯片74161具有下列哪些功能


一. 多选题（45.0分）

1 2 3 6 7 8

二. 单选题（105.0分）

10 11 12 15 16 17 20 21 22 25 26 27 30

HDU电子-仪器学习馆



A. 减计数

B. 加计数

C. 输出端保持数据不变

D. 清零

我的答案:BCD 5.0 分

9. (多选题,5.0分)
关于译码器 下列说法正确的是

A. 变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD码译码两类

B. 译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。


C. 译码器decoder)是一类单输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。

D. 显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动LED和驱动LCD两类

我的答案:ABD 5.0 分

二. 单选题（共21 题，105.0分）

1. (单选题,5.0分)
下图是三位数码管显示电路顶层图，图中ABCD哪一项是对应数码管的位选信号。



A. C

B. D

C. B

D. A

我的答案:C 5.0 分

2. (单选题,5.0分)Bdf设计源文件创建子模块的命令是下图中哪一项

一. 多选题（45.0分）

1 2 3

6 7 8

二. 单选题（105.0分）


10 11 12

15 16 17

20 21 22

25 26 27

30



A. B


B. D

C. A

D. C

我的答案:A 5.0 分

3. (单选题,5.0分)
下图是三位数码管显示电路顶层图的一部分，图中红框中dout[3..0]中的最高位d[3]应该接到芯片7449的哪个输入端口



A. B


B. A

C. C

D. D

我的答案:D 5.0 分

4. (单选题,5.0分)
下图是芯片74161的元件图，输入端口ENT、ENP在什么情况下芯片具有计数功能



A. 低电平计数

B. 高电平低电平都不能计数

C. 高电平低电平都能计数

D. 高电平计数

一. 多选题（45.0分）

1 2 3

6 7 8

二. 单选题（105.0分）

10 11 12


15 16 17

20 21 22

25 26 27

30

5. (单选题,5.0分)
下图是三位数码管显示电路顶层图，图中哪一项是对应数码管的段选信号。



A. C


B. D

C. A

D. B

我的答案:B　　5.0 分

6. (单选题,5.0分)
如果在分配管脚中出现下图所示没有对应管脚能分配，选择下列哪个选项能继续正确分配管脚



A. 在该界面上点击右键，选择Customize Columns，再在新弹出的界面中在左侧中选择location并将其添加至右侧。

B. 关闭该工程再重新打开这个工程

C. 将工程重新编译之后再打开分配管脚界面

D. 关闭quartus软件再重新打开

我的答案:A　　5.0 分

7. (单选题,5.0分)
要改变本试验中三位数码管上显示的数值，应该改变下图中的哪个硬件资源的状态


一. 多选题（45.0分）

1 2 3 6 7 8

二. 单选题（105.0分）

10 11 12 15 16 17 20 21 22 25 26 27 30

HOU智慧树在线学习辅助



A. 按键开关


B. 拨码开关

C. 发光二极管

D. 时钟信号

我的答案:B 5.0 分

8. (单选题,5.0分)quartus9.0在仿真3选1多路选择器时，如果要对sel[1..0]设置成周期信号，应该选择下图中的哪一项



A. C

B. A

C. D

D. B

我的答案:C 5.0 分

9. (单选题,5.0分)下列芯片在三位数码管显示实验中没有用到的是

A. 74138

B. 74194

C. 74161

D. 7449

我的答案:B 5.0 分

10. (单选题,5.0分)
下图是芯片74161的引脚图，进位输出端口Qcc与下列哪个输入输出端口无关


一. 多选题（45.0分）

1 2 3 6 7 8

二. 单选题（105.0分）

10 11 12 15 16 17 20 21 22 25 26 27 30

HOU电信void小组学习组织



A. Q1


B. Q0

C. CTr

D. CTp

我的答案:D 5.0 分

11. (单选题,5.0分)
下图是一个利用芯片74161改装的计数器，请问这是一个几进制的计数器



A. 4

B. 6

C. 7

D. 5

我的答案:B 5.0 分

12. (单选题,5.0分)
在下载分配管脚的时候如下图所示如果只出现芯片没有分配管脚的选项，应该选择图中哪一项将分配管脚的窗口显示出来


一. 多选题（45.0分）

1 2 3 6 7 8

二. 单选题（105.0分）

10 11 12 15 16 17 20 21 22 25 26 27 30

哈工程void-仅供学习使用



A. D


B. C

C. B

D. A

我的答案:B 5.0 分

13. (单选题,5.0分)
要使三位数码管同时显示时不出现闪烁现象，扫描频率的时钟信号CLK不应该分配给下列哪个选项



A. 21

B. 91

C. 17

D. 89

我的答案:B 5.0 分

14. (单选题,5.0分)如果要5个数码管同时显示，对应的位选信号产生电路中24译码器14139应该换成下列芯片中的哪一个?

A. 7443超3码-十进制译码器

B. 7449BCD-7段译码器

C. 74138 3-8译码器

一. 多选题（45.0分）

1 2 3 6 7 8

二. 单选题（105.0分）

10 11 12 15 16 17 20 21 22 25 26 27 30

我的答案:C 5.0 分

15. (单选题,5.0分)在编译VHDL文件出现错误提示Error: Top-level design entity "XXXXX" is undefined，错误的原因是下列哪一项:

A. 程序包没有正确声明


B. 输入输出端口没有正确定义

C. 工程名和代码中定义的实体名不一致

D. 结构体中存在语法错误

我的答案:C 5.0 分

16. (单选题,5.0分)
要对下图中某个输入端口置逻辑电平“1”，应该在对应端口接入下列哪个元件



A. VCC

B. OUTPUT

C. INPUT

D. GND

我的答案:A 5.0 分

17. (单选题,5.0分)设计源文件创建完成子模块的后缀名是

A. .vhd

B. .bsf

C. .vwf


D. .bdf

我的答案:B 5.0 分

18. (单选题,5.0分)
VHDL程序创建子模块的命令是下列哪一项

一. 多选题（45.0分）
1 2 3
6 7 8
二. 单选题（105.0分）
10 11 12
15 16 17
20 21 22
25 26 27
30

HDL电路void-仅供学习使用



A. A


B. C

C. B

D. D

我的答案:A 5.0 分

19. (单选题,5.0分)
下图中均是三位数码管显示电路顶层图中的一个组成部分，哪一个是译码器设计源文件所生成的子模块?



A. D

B. C

C. A

D. B

我的答案:C 5.0 分

20. (单选题,5.0分)
要对下图中某个输入端口置逻辑电平“0”，应该在对应端口接入下列哪个元件


一. 多选题（45.0分）

1 2 3 6 7 8

二. 单选题（105.0分）

10 11 12 15 16 17 20 21 22 25 26 27 30

100分学习资料



A. OUTPUT


B. VCC

C. INPUT

D. GND

我的答案:D 5.0 分

21. (单选题,5.0分)
将2-4译码器74139改装成下图所示的2-3译码器，如果data输入为01时，输出端seg正确的值为



A. 110

B. 100

C. 101

D. 010

我的答案:D 5.0 分

一. 多选题（45.0分）

1 2 3

6 7 8

二. 单选题（105.0分）

10 11 12

15 16 17

20 21 22

25 26 27

30

HDU电脑void-仅供学习使用