湖南大學
Hunan University

惟楚有材　於斯为盛

# 练习本

课程 电路与电子学 I

专业 计 科

班级 2102

姓名 甘晴 void

HUNAN UNIVERSITY

# 直流电路分析与节点法.

## 第4讲 课堂测验

(1)




超节点的KCL方程: $\frac{V}{10\Omega}+\frac{V-e_1}{2.5}+\frac{e_2}{2.5}+\frac{e_2+2}{1}=0$ ①

$e_2-V=i_x$ ②

$e_1=i_x\cdot 7.5$ ③

~~联立①②③有:~~

$\begin{cases} e_1=7.5i_x \\ V=\frac{16i_x+120}{19} \\ e_2=\frac{35i_x+120}{19} \end{cases}$

$e_1$结点KCL方程: $-4.8+\frac{e_1-V}{2.5}+i_x=0$

$\Rightarrow i_x=2A$, $e_1=15V$, $e_2=10V$, $V=8V$.

(2)




用矩阵方式列出电路节点方程组.

$\begin{bmatrix} G_1+G_2+G_3 & -G_3 \\ -G_3 & G_4+G_3 \end{bmatrix}\begin{bmatrix} e_1 \\ e_2 \end{bmatrix}=\begin{bmatrix} \frac{1}{R_1}V \\ \frac{1}{R_1+R_3} \end{bmatrix}$

对①KCL: $G_1(U_{S1}-e_1)+G_3(e_2-e_1)+G_2(U_{S2}-e_1)=0$.

对②KCL: $G_3(e_1-e_2)+$ ~~$(U_{S3}=e_2-I)$~~ $+G_4(0-e_2)=0$

~~对②KCL: $G_3(U_{S2}-e_1)+I+I_S=G_4(e_2-e_3=U_{S3}$~~

$\Rightarrow \begin{bmatrix} -(G_1+G_2+G_3) & G_3 & 0 \\ G_3 & -(G_3+G_4) & 1 \\ 0 & 1 & 0 \end{bmatrix}\begin{bmatrix} e_1 \\ e_2 \\ e_3 \end{bmatrix}=\begin{bmatrix} G_1U_{S1}-G_2U_{S2} \\ I \\ U_{S3} \end{bmatrix}$

**考点1: 节点方程的矩阵形式.**




先将图全转化为电流源和电导. I G.

~~对① $\frac{-U_{S2}}{R_2}+\frac{U_{S1}}{R_1}+\frac{U_2-U_1}{R_2}+\frac{U_2-U_1}{R_3}$~~

$\begin{cases} \text{对①} & -U_{S2}G_2+U_{S1}G_1+G_2(U_2-U_1)+G_2(U_3-U_1)+G_1(0-U_1)= \\ \text{对②③} & G_3(U_1-U_2)+G_4(0-U_2)+I_S+G_5(0-U_3)+G_2(U_1-U_3)+U_{S2}G_2=0. \\ \text{②③} & U_2=U_3+U_{S3}. \end{cases}$ 消去$U_3$

~~$\Rightarrow (-G_1-G_3)U_1+(G_2+G_3)U_2=-U_{S1}G_1+U_{S2}G_2+U_{S3}G_2$~~

~~$-G_3U_1+(G_3+G_4+G_5)U_2=I_S+G_5U_{S3}$~~

$\Rightarrow \begin{cases} (G_1+G_2+G_3)U_1-(G_2+G_3)U_2=U_{S1}G_1-U_{S2}G_2-U_{S3}G_2 \\ -(G_2+G_3)U_1+(G_2+G_3+G_4+G_5)U_2=I_S+U_{S2}G_2+(G_2+G_5)U_{S3} \end{cases}$

$\Rightarrow \begin{bmatrix} G_1+G_2+G_3 & -(G_2+G_3) \\ -(G_2+G_3) & G_2+G_3+G_4+G_5 \end{bmatrix}\begin{bmatrix} U_1 \\ U_2 \end{bmatrix}$

↑ 电导矩阵.

# 第5讲 回路法+叠加定理.

~~第4节课课后作业.~~

第5讲 课后作业(部分)

特别注意关联关系

1. 


$$\begin{cases} L_1: 2(i_1-i_3)+5(i_1-i_2)+10-25=0 \\ L_2: -10+5(i_2-i_1)+3(i_2-i_3)+i_2=0 \\ L_3: 14i_3+3(i_3-i_2)+2(i_3-i_1)+3V_\varphi=0 \\ 3(i_2-i_3)=V_\varphi \end{cases}$$

求受控电压源消耗功率.

$$\Rightarrow \begin{cases} i_1=4\,A \\ i_2=3\,A \\ i_3=-1\,A \\ V_\varphi=12V. \end{cases}$$

流经受控电压源电流 $i_3$

$i=i_1-i_2=1A$

$P=UI$ $P=(-36V)\times(-1A)$ 1A

$=36W$ $-36W$.




2. 


等效为

$\frac{e}{1}+\frac{e}{2}-1=0$

$\Rightarrow e=\frac{2}{3}V.$

求知 $V_a=\frac{1}{3}V.$




等效为




干路电流 $i_{总}=\frac{1V}{\frac{3}{2}\Omega}=\frac{1}{3}A$

支路电流 $i=\frac{1}{6}A$.

$V_b=\frac{1}{6}A\times\frac{1}{2}\times1\Omega=\frac{1}{12}V$

$V_c=\frac{-1}{12}A\times1\Omega=\frac{-1}{12}V.$

综上所述 $V=V_a+V_b+V_c=\frac{1}{3}V.$

3. 


a图

$$\begin{cases} e_1: \frac{V-e_1}{3k\Omega}+\frac{e_2-e_1}{3k\Omega}-i=0 \\ e_2: \frac{V-e_2}{3k\Omega}+\frac{e_1-e_2}{3k\Omega}+\frac{0-e_2}{2k\Omega}=0 \\ e_1-0=2.5V_b+2.5V_b \\ V-e_2=V_b \end{cases} \Rightarrow \begin{cases} e_1=75V \\ e_2=37.5V \\ V_b=15V \\ i_a=-15mA \end{cases}$$




b图

$$\begin{cases} e_1: \frac{e_2-e_1}{3k\Omega}+\frac{V-e_1}{3k\Omega}+i=0 \\ e_2: \frac{0-e_2}{2k\Omega}+\frac{V-e_2}{3k\Omega}+\frac{e_1-e_2}{3k\Omega}+i=0 \\ -V+e_2=V_b \\ e_1-e_2=2.5V_b \end{cases} \Rightarrow \begin{cases} e_1=5V \\ e_2=30V \\ V_b=-10V \\ i_b=20mA \end{cases}$$

综合 $\rightarrow i=i_a+i_b=5mA$

第5讲 课堂测验.

2. 分析e点有 $eG_2+(e-V)G_1-I=0$.

整理后得 $e=\frac{G_1}{G_1+G_2}V+\frac{1}{G_1+G_2}I$.




可证明该系统中e为V和I的线性函数，这是一个线性系统

故可分别独立计算再相加.

3. 图a




对e有 $\frac{e-0}{200\Omega}+\frac{e+5i_{\Delta a}}{10\Omega}+\frac{e-80V}{20\Omega}=0$

有 $\frac{e-80V}{20\Omega}=i_{\Delta a}$

$\Rightarrow \begin{cases} e_a=\frac{100}{3}V \\ i_{\Delta a}=-\frac{7}{3}A \end{cases}$ $\therefore V_{oa}=\frac{100}{3}V$.

图b




对e有 $3+\frac{0-e}{200\Omega}+\frac{-5i_\Delta-e}{10}+5i_\Delta=0$

有 $\frac{e-0}{20\Omega}=i_\Delta$

$\Rightarrow \begin{cases} e_b=\frac{50}{3}V \\ i_{\Delta b}=\frac{e_b}{20} \end{cases}$ $\therefore V_{ob}=\frac{50}{3}V$.

综上 $V_o=V_{oa}+V_{ob}=\frac{150}{3}V=50V$.

题目:



# 6 戴维南定理与诺顿定理.

## 第6讲 课堂活动

1. 电压源替代




电流源替代.




2.




等效替代




$\because i=0.$ +




$V_b = V_{oc}$

$V_a = iR_{equal}$

等效结果




$V = V_a + V_b = V_{oc} + iR_{eq}$.

3. 原图:




计算开路电压:




$V_{oc} = 3A \times 4\Omega = 12V$.

计算等效电阻




$R_{eq} = 4\Omega$.

故最终结果:




4. 原方法

① 先计算等效电阻 $R_{eq} = \frac{R_1R_2}{R_1+R_2}$

② 计算 $V_{oc}$




③ 计算 $i_{sc}$




结果为: 戴维南等效电路




4. 是原图




叠加原理 $V_{oc} = \frac{R_2}{R_1+R_2}V + \frac{R_1}{R_1+R_2}R_2 \cdot I$

叠加原理 $i_{sc} = i + \frac{V}{R_1}$

(注意短路的应用).

诺顿等效电路




标准形式.

## 4. 等效电源定理

4. 原图：



复杂电路

$$V_{oc} = \left(I + \frac{V}{R_1}\right)\frac{R_1R_2}{R_1+R_2}$$

$$i_{sc} = \frac{V}{R_1} + I.$$



$$V_{oc} = \frac{R_2}{R_1+R_2}V + \frac{R_1}{R_1+R_2}R_2I.$$

$$i_{sc} = \frac{V}{R_1} + I.$$

① 并联 ⇒ 等效加和.

5.



含受控源电路.

求开路电压 $U_{oc}$

对 $e_1$，KCL：$\frac{12-e_1}{6\Omega} + \frac{1.5U_1-e_1}{4\Omega} + \frac{e_2-e_1}{6\Omega} = 0$.

对 $e_2$，KCL：$\frac{e_1-e_2}{6\Omega} + \frac{0-e_2}{3\Omega} = 0$.

$e_1 - e_2 = U_1$

$$\Rightarrow \begin{cases} e_1 = \\ e_2 = 2.4V. \\ U_1 = \end{cases} \Rightarrow V_{oc} = e_2 = 2.4V.$$

求等效电阻：

法1：加压求流



$$\begin{cases} I = \frac{U}{3\Omega} + \frac{U+U_1}{6\Omega} + \frac{U+U_1-1.5U_1}{4\Omega} & (I\text{的去处}) \\ U_1 = 6\left(\frac{U}{3} - I\right) \Leftarrow \text{即} & I - \frac{U}{3} + \frac{U_1}{6} = 0. \quad (\text{对}M\text{点，KCL}) \end{cases}$$

$$\Rightarrow R = \frac{U}{I} = 1.5\Omega!$$

法2：求出 $i_{sc}$ 再用 $R = \frac{U_{oc}}{i_{sc}}$



$$\begin{cases} \frac{12-e_1}{6\Omega} + \frac{0-e_1}{6\Omega} + \frac{1.5U_1-e_1}{4\Omega} = 0. \\ U_1 = e_1 \\ I_{sc} = \frac{U_1}{6\Omega} \end{cases} \Rightarrow I_{sc} = 1.6A,\ R = \frac{U_{oc}}{I_{sc}} = 1.5$$

综上，等效电路为



或



# 第6讲 课堂测验

1. 原图：




将电压源替换为电流源




等效电阻 $R_{eq}=\frac{R_1R_2}{R_1+R_2}$

~~开路电~~

短路电流 $I_{SC}=\frac{U_S}{R_1}+I_S$

故戴维南等效电路为







∴开路电压 $=R_{eq}I_{SC}$

$=\left(\frac{U_S}{R_1}+I_S\right)\frac{R_1R_2}{R_1+R_2}$

2. 原图：




计算开路电压：




对 $e_1$：$\frac{24-e_1}{2\Omega}-3i_x+\frac{0-e_1}{8\Omega}-4=0$

对 $i_x$：$\frac{0-e_1}{8\Omega}=-i_x$

有 $\begin{cases} i_x=1A \\ e_1=8V \end{cases}$ ∴ $V_{TH}=8V$

计算短路电流：

可简化为




可简化为




∴ $I_{TH}=8A$

故 $R_{TH}=\frac{V_{TH}}{I_{TH}}=\frac{8V}{8A}=1\Omega$

∴



# 第6讲 课后作业.

1. 练习3.19.

原图:




求等效电阻 $R_{TH}=\frac{150\times300}{150+300}=100\Omega$

求短路电流 $I_{TH}=\frac{1}{6}A$




由 $R_{TH}\cdot I_{TH}=V_{TH}$ 有 $V_{TH}=\frac{50}{3}V$




$\frac{(e-25)}{50}-0.5+\frac{e-0}{100}=0$

$\Rightarrow e=\frac{100}{3}V$.

$i=\frac{1}{3}A$ $I_{TH}=\frac{1}{2}-\frac{1}{3}=\frac{1}{6}A$.

(1) 故诺顿等效电路为




(2) 故戴维南等效电路为




2. 练习3.问题13.

原图:




开路电压 $V_{TH}=\frac{-V_S}{10k\Omega}\beta\cdot100k\Omega=-10\beta V_S$.

短路电流 $I_{TH}=-\beta\frac{V_S}{10k\Omega}$

故 等效电阻 $R_{TH}=\frac{V_{TH}}{I_{TH}}=\frac{-10\beta V_S}{-\beta\frac{V_S}{10k\Omega}}=100k\Omega$

(1) CB处的戴维南电路为




(2) $P_{R_L}=i^2R_L=\left(\frac{V_{TH}}{R_{TH}+R_L}\right)^2\cdot R_L=\frac{V_{TH}^2}{\frac{R_{TH}^2}{R_L}+R_L+2R_{TH}}$

当且仅当 $R_L=R_{TH}=100k\Omega$ 时

$(P_{R_L})_{max}=\left(\frac{-10\beta V_S}{200k\Omega}\right)^2=\frac{\beta^2V_S^2}{4}\times10^{-8}$ (W).

# 第7讲 MOSFET及放大器.

## 第7讲 课堂测验活动.

1.




$U_{GS}<U_T$ 断路.




答案为:




2.




答案为




3) 电流源模型







4) 开关统一(SU模型)







3. 输入输出电压关系曲线中不同部分特点.

绿色段: 截止区 $i_D=0$, $V_o=V_S$.

红色段: 饱和区 $V_o=V_S-K\frac{(V_{IN}-V_T)^2}{2}R_L$; 曲线斜率大. $V_o$ 随 $V_{IN}$ 变化快

蓝色段: 线性区(曲阻) $V_o$ 不再服从上述公式; 曲线斜率小. $V_o$ 随 $V_{IN}$ 变化慢

$V_{GS}>V_T$ 且 $V_{DS}\geq V_{GS}-V_T$

$V_{GS}>V_T$ 且 $V_{DS}<V_{GS}-V_T$

4. 放大器工作在饱和区(红色段)

5. 加载合适的偏置电压.

估算偏置电压范围

6. (1) 最小偏置电压 $V_{min}=V_T=1V$.

(2) 最大偏置电压 $V_{max}$

$V_{IN}-V_T=V_S-K\frac{(V_{IN}-V_T)^2}{2}R_L$ ($i_{DS}$) $\Rightarrow V_{max}=V_{IN}=1.9V$.

(3) 工作点为 $V_{min}$ 与 $V_{max}$ 的中点. 取 1.45V.

# 第7讲 课堂测验.

1.




(1) $V_{GS}=3V$ $i_{GS}=\frac{K(V_{GS}-V_T)^2}{2}=\frac{1\times(3-1)^2}{2}=2mA$

(2) 由(1)有 $V_T=1V$.

在饱和区工作需求 $\begin{cases}U_{GS}>U_T\\ U_{DS}\geq U_{GS}-U_T=2V\end{cases}$

$(U_{DS})_{min}=2V$

(3) $\begin{cases}U_{GS}>U_T\\ U_{DS}\geq U_{GS}-U_T\end{cases}\Rightarrow(U_{GS})_{max}=7V.$

2.




~~$U_{GS}>U_T$~~

要保证输出电压在饱和区.

有 $\begin{cases}V_o>V_{IN}-V_T\\ V_{IN}\geq V_T\end{cases}$ 其中 $V_{IN}=V_B+V_X$ ← 信号电压 ← 偏置电压

取 $V_{IN}=V_o+V_T$

故 $V_o=V_S-\frac{k}{2}(V_{IN}-V_T)^2R_L\Rightarrow V_o=\frac{-1+\sqrt{1+2kR_LV_S}}{kR_L}$.

$V_{Xmax}=V_T+\frac{-1+\sqrt{1+2kR_LV_S}}{kR_L}$.

# 第7讲 课后作业.

1. (1) MOSFET SCS 模型.




(2) 对 $R_L$ 节点方程有 $i_{DS}=\frac{V_S-V_o}{R_L}$

即 $V_o=V_S-i_{DS}\cdot R_L$

$=V_S-\frac{k}{2}(U_{GS}-U_T)^2\cdot R_L$.

(3) 由于 $U_{GS}=U_I$

故 $i_{DS}=\frac{k}{2}(U_I-U_T)^2$

(4) 结合(2)(3)有 $V_o=V_S-\frac{k}{2}(V_I-V_T)^2R_L$

(5) $V_o=V_S-\frac{k}{2}(V_I-V_T)^2R_L$ ①

$2V_o=V_S-\frac{k}{2}(V_I'-V_T)^2R_L$ ②

$\Rightarrow V_I'=V_T+\sqrt{2(V_I-V_T)^2-\frac{2V_S}{kR_L}}$.

$\Delta V_I=V_I'-V_I$

$=V_T+\sqrt{2(V_I-V_T)^2-\frac{2V_S}{kR_L}}-V_I$

(6) 法1: 同(5), $V_I$ 增加 $V_T-V_I+\sqrt{2(V_I-V_T)^2-\frac{2V_S}{kR_L}}$ 倍.

法2: $V_S$、$R_L$ 都同时增加为原来2倍.

(7) 由 $P=V_Si_{DS}$

$P_1=V_S\frac{k}{2}(V_I-V_T)^2=\frac{k}{2}V_S(V_I-V_T)^2$

$P_2=kV_S\left[(V_I-V_T)^2-\frac{V_S}{kR_L}\right]$.

$P_2=2V_S\frac{k}{2}(V_I-V_T)^2=kV_S(V_I-V_T)^2$

$\because P_1<P_2$ $\therefore$ 使用第一种方式消耗更小

问题 7.2




(1) 由于 $V_{GS}=V_{IN}$.

$$V_{OUT}=\begin{cases} V_S & V_{IN}<V_T \\ V_S-\frac{k}{2}(V_{IN}-V_T)^2R, & V_{IN}\geq V_T \end{cases}$$

$$V_{OUT}=\begin{cases} V_S & ,V_{IN}<V_T \\ V_S-\frac{kR}{2}(V_{IN}-V_T)^2 & ,V_{IN}\geq V_T \end{cases}$$

$V_T\leq V_{IN}<V_{INT}$

$V_{INT}<V_{IN}<V_{IN\,max}$.

(2) 由(1)有 $\because V_S\neq 0$ $\therefore V_{OUT}=0$

有 $V_{IN}=V_T+\sqrt{\frac{2V_S}{kR}}$

(3) 代入数据,有 $V_{OUT}=\begin{cases} 15V & ,V_{IN}<1V \\ 15V-15(V_{IN}-1)^2 & ,1V<V_{IN}\leq 2V \\ 0 & ,2V<V_{IN}<3V \end{cases}$

绘图有




(4) $0<V_{IN}\leq 1V$ 表现为开路

$1V<V_{IN}\leq 2V$ 表现为饱和性质

$2V<V_{IN}<3V$ 表现为短路.



# 8 运放模型与简单运放电路.

## 第8讲 课堂活动.

1. 由 $V_o = V_{IN}\frac{R_1+R_2}{R_2}$.

闭环增益特性：各增益 $V_o/V_{IN}$ 仅由外部电阻决定.

与运放开环增益 $A$ 的关系：当 $A$ 很大时，$V_o = V_{IN}\frac{R_1+R_2}{R_2}$ 成立.

2. (1) 


(2) $V_o = A(V^+ - V^-)$，$V^+ = 0$，$\frac{V_i - V^-}{R_2} + \frac{V_o - V^-}{R_1} = 0$

(3) 由上述三式，有 $V_o = \frac{-AR_1/(R_2+R_1)}{1+AR_2/(R_2+R_1)}V_i$.

(4) 近似处理 $A \to \infty$ 得 $V_o = -\frac{R_1}{R_2}V_i$.

3. 


$it + [A(V^+ - V^-) - V_t]g_t + (V - V_t)G_1 = 0$

$V^+ = 0$ $V^-(G_2 + g_i) + (V - V_t)G_1 = 0$

$\Rightarrow R_o = \frac{V_t}{it} \approx \frac{r_t}{1+A\frac{R_2}{R_2+R_1}}$ $A$ 很大时 $(r_o \ll r_i)$

4. $V_o \downarrow \to V^- = \frac{R_2}{R_1+R_2}V_o$，所以 $V^- \downarrow$. $\to V_o = A(V^+ - V^-)$ 所以 $V^- \uparrow$.

~~5. 由虚短原理，可知 $V_o = V_{IN}$~~

5. 


等效为 $R_1 = 0$，$R_2 = \infty$ $R_L$.

$V_o = V_{IN}\cdot\frac{R_1+R_2}{R_2} = V_{IN}$.

6. 由"虚短"原理可知 $V_o$ 外电势与 $V_{IN}$ 相等，故 $V_o = V_{IN}$.




由于电压跟随器负反馈，∴接任意负载，$V_o$ 都不变

那么在上面串联电路中，R 有 $R_o$ 很小.

在线性区 "虚短" $\to V^+ \approx V^-$

"虚断" $\to i^+ \approx i^- = 0$

实际模型：










$V_o = V_{IN}\cdot\frac{R_1+R_2}{R_2}$.

同相放大电路.




$V_o = -\frac{R_1}{R_2}V_{IN}$

反相放大电路

第8讲 课堂测验.

1. "虚断"与"虚短"

~~指~~: 在放大倍数足够大且有负反馈电路的条件下

"虚短"指由于运放电压放大倍数很大，而运放输出电压有限，此时运放电路两输入端近似相等电位，可视为短路

"虚断"指由于输入端电阻很大，输入端电流近似为零，在分析时可视为断路状态.

2. 利用"虚短"




← 反相放大器

由"虚短"可知 $V^+=V^-=0V$

对A点列节点方程有 $\frac{V_i-0}{R_2}+\frac{V_o-0}{R_1}=0$ 有 $V_o=-\frac{R_1}{R_2}V_{IN}$

3. 利用"虚短"




~~流过R1流经R2的电流~~

~~有 $\frac{V_i}{R_2}=\frac{V_o-0}{R_1+R_2}$~~

~~$\Rightarrow V_o=\frac{R_1+R_2}{R_2}V_i$~~

~~故放大增益为 $\frac{R_1+R_2}{R_2}$ 即 $1+\frac{R_1}{R_2}$~~

由"虚短"可知 ~~$V^+=V_{in}$~~, $V^+=V^-$

又 $V_o=0$ $\frac{V_o-0}{R_1+R_2}=\frac{V^-}{R_2}$ ∴ $V_o=\frac{R_1+R_2}{R_2}V_i$

故放大增益为 $1+\frac{R_1}{R_2}$.

---

~~求~~求A、$R_{IN}$、$R_{OUT}$.

①求A，使用实际模型即可.

# 第8讲 课后作业

1. 练习5.2.




原图

对B点列结点法方程有 $\frac{V_o-V^-}{R_4}+\frac{V_2-V^-}{R_3}+\frac{V_1-V^-}{R_2}=0$

由"虚短"有 $V^+=V^-$

又 $V^+=0$

$\Rightarrow V_o=-\frac{R_4}{R_2}\cdot V_1-\frac{R_4}{R_3}\cdot V_2$

2. 练习5.4




(1) 对C点KCL: $\frac{V_o-V^-}{R_2}+\frac{V_1-V^-}{R_1}=0$

对D点KCL: $\frac{0-V^+}{R_4}+\frac{V_2-V^+}{R_3}=0$

由"虚短"有: $V^+=V^-$

$\Rightarrow V_o=\frac{R_4}{R_1}\cdot\frac{R_1+R_2}{R_3+R_4}V_2-\frac{R_2}{R_1}V_1$

(2) 不会改变$V_o$的表达式，因为原KCL方程未发生改变.

(3) 代入数据，$R_4=45k\Omega$.

(4) 代入数据，$V_o=\frac{45}{1}\times\frac{30+1}{15+15}\times0-\frac{30}{1}\times1=-30V<-15V$.

$\therefore V_o=-15V$.

可使用条件 $A\to\infty$, $V^+=V^-$, $R_i\to\infty$, $R_o\to0$, $i^+=i^-=0$

3. 问题15.1




(1) 对A点KCL $\frac{0-V^-}{R_2}+i_L=0$

~~由"虚短"有 $V^+=V^-$~~ $V^-=i_LR_2$

又 $V^+=V_1$

由 $V_o$的电来 $V_o=i_L(R_L+R_2)$

$V_o$的方程 $V_o=A(V^+-V^-)$

$\Rightarrow i_L=\frac{AV_1}{AR_2+R_L+R_2}\approx\frac{V_1}{R_2}$

~~第(2)问的电路示意图：~~

求等效电阻需使用实际模型.




对该回路KVL.

$r_oi_t+A(V^+-V^-)+R_2i_t=0$

$V^+=0$ $V^-=-R_2i_t$

$\Rightarrow R_{TH}=r_o+(A+1)R_2$

(2)




$\frac{0-V^-}{R_2}=i$

$V_o=A(V^+-V^-)$

$V^+=V_1$

求断路电压 $V_{TH}=+V^-=V_o$

$\Rightarrow V_{TH}=A(V_1+iR_2)$

~~令$V_1=0$ 有 $V_{TH}=AV_1$~~

令$V_1=0$ 有 $V_{TH}=AiR_2$

故 $R_{TH}=\frac{V_{TH}}{i}=AR_2$

# 9 基本运算电路与滤波器.

第9讲 课堂活动

1. 时间常数τ的实际意义：τ表示RC电路中电流充放电的快慢
   ① 当充放电时间超过3τ或5τ时，认为充放电已完成
   ② τ越大，电压做线性变化的时间越长.
   ③ τ越大，该充放电路适合用来作为积分器.

2. 密勒效应（使用运放电路实现的积分器相较于普通积分器时间常数增加A倍）.
   解释：电容跨接在运放输入、输出端，其两端电压差为(A+1)V⁻，等效至输入端相当于增加了A倍
   优点：~~使用"密勒效应"可使最终$V_o$达到一定~~
   可使电压做线性变化时间延长，使该充放电路更适宜作为积分器.

3. 加法电路




$$V_o = -\left(\frac{R_3}{R_1}V_1 + \frac{R_3}{R_2}V_2\right)$$

4. 减法器




$$V_o = \frac{R_2}{R_1}(V_1 - V_2)$$

5. 推导减法器Vout.

对V⁺支路有 $V^+ = \frac{R_2}{R_1+R_2}V_1$

由 $V^+ = V^-$ 有 $V^- = \frac{R_2}{R_1+R_2}V_1$.

对V⁻列KCL有 $\frac{V_2-V^-}{R_1} + \frac{V_o-V^-}{R_2} = 0$ 即 $V_o = \frac{R_2}{R_1}(V_1-V_2)$

微分器




$$V_o = -RC\frac{dV_i}{dt}$$

积分器

$$V_o = \frac{-1}{RC}\int_{-\infty}^{t} V_i\,dt$$

6. 重现积分器设计过程.




$V_o=\frac{1}{C}\int_{-\infty}^{t} i\,dt$

$i=\frac{V_I-V_o}{R} \Rightarrow V_o=\frac{1}{RC}\int_{-\infty}^{t}(V_I-V_o)\,dt$

$V_o$终值为 $-V$.

最终结果:




$V_o=-\frac{1}{C}\int_{-\infty}^{t}\frac{V_I}{R}dt=-\frac{1}{RC}\int_{-\infty}^{t}V_I\,dt$

$V_o$终值为 $-AV$.

答: 无运放时, $i=\frac{V_I-V_o}{R}\neq\frac{V_I}{R}$.

有运放时, 由于 $V^-=V^+=V_{Ground}=0$, 故流经R的 $i=\frac{V_I-0}{R}=\frac{V_I}{R}$.

7. 重现微分器设计过程




$i=C\frac{dV_I}{dt}$

$i=\frac{-V_o}{R}$

最终结果:




由于 $V_I=V_c$ $\therefore i=C\frac{dV_c}{dt}=C\frac{dV_I}{dt}$

$\therefore V_o=-RC\frac{dV_I}{dt}$

答: 由于 $V^-=V^+=V_{Ground}=0$, 故流经R的 $i_R=\frac{-V_o+0}{R}=-\frac{V_o}{R}$.

又$V^-$支路 $i=0$ $\therefore$流经对C的 $i_C=-\frac{V_o}{R}$.

# 第9讲 课堂测验

1.




(1) $R_x=60k\Omega$, $\therefore V^-=\frac{60k\Omega}{60k\Omega+15k\Omega}\times 400mV=320mV$

又 $V^+=V^-$ $\therefore V^+=320mV$

由 $V^+=V_o\times\frac{4.5k\Omega}{4.5k\Omega+63k\Omega}$ $\therefore V_o=4.8V$.

(2) 同(1)有方程 $\left.\begin{aligned} V^+&=V_o\times\frac{4.5k\Omega}{4.5k\Omega+63k\Omega}\\ V^-&=400mV\times\frac{R_x}{60k\Omega+R_x+15k\Omega}\\ V^+&=V^-\end{aligned}\right\}$

$\Rightarrow V_o=\frac{b}{1+\frac{15}{R_x}}$, $V_o$与$R_x$呈单增.

故 $V_{o\,max}=5V$ 时 $R_x=75k\Omega$.

2.




(1) 加b流电路

(2) 由 $V_o=-\left(\frac{R_3}{R_a}V_a+\frac{R_3}{R_b}V_b\right)=-\left(\frac{250k\Omega}{5k\Omega}V_a+\frac{250k\Omega}{25k\Omega}V_b\right)$

$=-(50V_a+10V_b)=-7.5V$

(3) 由 $V_o=-\left(\frac{R_3}{R_a}V_a+\frac{R_3}{R_b}V_b\right)=-(50V_a+10V_b)=-50V_a-2.5V$

令 $V_o=-10V$ 有 $V_a=0.15V$.

令 $V_o=15V$ 有 $V_a=-0.35V$.

$V_a\geq 0.15V$ 或 $V_a\leq -0.35V$ 时会出现饱和.

# 第9讲 课后作业.

1. 练习15.18.

(1)




(2) 对V⁻列KCL: $\frac{i_1R_1-V^-}{R_1}+\frac{V_o-V^-}{R_3}=0$

$V^+$由来 $V^+=i_2R_2$

性质"虚短" $V^+=V^-$

$$\Rightarrow V_o=\frac{i_2R_1R_2+i_2R_2R_3-i_1R_1R_2}{R_1}=i_2R_2-i_1R_3+\frac{R_2R_3i_2}{R_1}$$

2. 问题15.8.




对V⁻整节点列KCL有

$$\frac{V_4-V^-}{R_1}+\frac{V_3-V^-}{R_2}+\frac{V_2-V^-}{R_3}+\frac{V_o-V^-}{R_6}=0 \quad ①$$

对$V^+$节点列方程有

$$V^+=V_1\cdot\frac{R_5}{R_4+R_5} \quad ②$$

由"虚短"有 $V^+=V^-$ ③

~~将②③代入①化为~~ 将 $V_o=2V_1-5V_2-V_3-3V_4$ 化为 $3V_4+V_3+5V_2+V_o=2V_1$

即为 $3(V_4-\frac{1}{5}V_1)+(V_3-\frac{1}{5}V_1)+5(V_2-\frac{1}{5}V_1)+(V_o-\frac{1}{5}V_1)=0$ ④

④与①对照, $R_1=\frac{1}{3}$, $R_2=1$, $R_3=\frac{1}{5}$, $R_6=1$, $\frac{R_5}{R_4+R_5}=\frac{1}{5}$ (比例上

满足上述比例即可, 一组解为 $R_1=10k\Omega$, $R_2=30k\Omega$, $R_3=6k\Omega$, $R_4=8k\Omega$, $R_5=2k\Omega$, $R_6=30k$

3. 问题15.22




等式(1) ~~由V+=V-~~ $\frac{V_1-V^-}{R}=\frac{V^--A(V^+-V^-)}{R}$

等式(2) $C\frac{dV_o}{dt}=I=\frac{A(V^+-V^-)-V_o}{R}$

由(1)有 $V^-=\frac{AV_o+V_1}{A+2}$

$$\Rightarrow C\frac{dV}{dt}=\frac{-AV_o-AV_1}{R(A+2)}=-\frac{V_1}{R}$$

即 $\frac{dV}{dt}=\frac{-V_1}{RC}$

故 $V=\int dV=-\frac{1}{RC}\int V_1dt=-250\int V_1dt$

从0~1ms $\Delta V=-250\times 2V\times(1ms-0)=-0.5V$

图像:

# 10 复指数分析法与阻抗

第10讲，课堂活动 $e^{jwt}=\cos wt+j\sin wt$

1. (1) 在频域研究动态电路响应.

优点：在时域做复杂的微分运算，在频域只需代数运算，更简单
即绕开解微分方程.

(2) 为什么要研究正弦激励响应？

答：这样可以不对各种输入都进行研究，只研究少数输入.

(3) 为什么要假设激励为复指数信号？

答：使计算简化（绕开解微分方程）

如何从复激励响应得到正弦激励响应？

答：取其实部，最终得到正弦激励响应.

2. 


设 $i=Ie^{jwt}$ 电感 $jwL$，电容 $\frac{1}{jwC}$

$v=L\frac{dIe^{jwt}}{dt}=jwILe^{jwt}=Ve^{jwt}$ (电感特性)

$Z_L=\frac{V}{I}=\frac{V}{I}=jwL$ 将激励设为复指数 $V_i e^{jwt}$

3. 


求激R的正弦稳态响应，求复指数激励响应实部

~~设 $v_r(t)=Re[V_r e^{jwt}]$~~ $Re[V_r e^{jwt}]$

先用代数处理求 $V_r=\frac{Z_R}{Z_L+Z_C+Z_R}=\frac{jwRC}{1+jwRC-w^2LC}V_i$ ✓

$v_r(t)=Re[V_r e^{jwt}]=Re\left[\frac{wRCe^{j\frac{\pi}{2}}}{\sqrt{(1-w^2LC)^2+(wRC)^2}}e^{j\arctan\frac{wRC}{1-w^2LC}}V_i e^{jwt}\right]$

$=Re\left[\frac{wRCV_i}{\sqrt{(1-w^2LC)^2+(wRC)^2}}\cdot e^{j(wt+\frac{\pi}{2}-\arctan\frac{wRC}{1-w^2LC})}\right]$

$=\frac{wRCV_i}{\sqrt{(1-w^2LC)^2+(wRC)^2}}\cos\left(wt+\frac{\pi}{2}-\arctan\frac{wRC}{1-w^2LC}\right)$.

4. $Z_1=R_1$, $Z_2=R_2$, $Z_C=\frac{1}{jwC}$, $Z_L=jwL$

$Z_{eq}=Z_1+\frac{Z_2\cdot Z_C}{Z_2+Z_C}+Z_L=R_1+jwL+\frac{R_2\cdot\frac{1}{jwC}}{R_2+\frac{1}{jwC}}=R_1+jwL+\frac{R_2}{jwCR_2+1}$

5. 


对a点：$-I_0+\frac{V_1}{10}+\frac{V_1-V_2}{1+j2}=0$

对b点：$\frac{V_2-V_1}{1+j2}+\frac{V_2}{-j5}+\frac{V_2-20I_x}{5}=0$

受控源：$I_x=\frac{V_1-V_2}{1+j2}$.

# 第10讲 课堂测验




求断路电压。

对 $e_1$：$2\angle 45° + \frac{0-e_1}{20\Omega} + \frac{e_2-e_1}{j10\Omega} = 0$

对 $e_2$：~~$\frac{e_1-e_2}{j10\Omega} + \frac{e_3-e_3}{10\Omega} = 0$~~

对 $e_3$：$\frac{e_2-e_3}{10\Omega} + \frac{0-e_3}{-j10\Omega} = 0$

对 $e_2$：$e_2 = 10I_x$

对 $I_x$：$\frac{e_1-0}{20\Omega} = I_x$

$\Rightarrow \begin{cases} e_1 = 20\sqrt{2}j \\ e_2 = 5\sqrt{2}(1+j) \\ e_3 = 5\sqrt{2}(1+j) \end{cases}$

故 $V_{TH} = 5\sqrt{2}(1+j)$

~~求等效电阻~~，求短路电流




对 $e_1$ 有 $2\angle 45° + \frac{0-e_1}{20\Omega} + \frac{10I_x-e_1}{j10\Omega} = 0$

对 $I_x$：$\frac{e_1-0}{20\Omega} = I_x$

$\Rightarrow \begin{cases} e_1 = 20\sqrt{2}j \\ I_x = \sqrt{2}j \end{cases}$

故 $I_{TH} = \frac{10I_x-0}{10\Omega} = I_x = \sqrt{2}j$ 故 $R_{TH} = \frac{V_{TH}}{I_{TH}} = 5(1-j)$

综上




# 第10讲 课后作业




对a点KCL有 $-\frac{I_0}{\text{读图}} + \frac{V(t)}{R} + \frac{V(t)}{j\omega L} = 0$

有 $V(t) = \frac{Rj\omega L}{j\omega L+R} I_0$

$V_r(t) = Re[V(t)e^{j\omega t}] = Re\left[\frac{Rj\omega LI_0}{j\omega L+R}e^{j\omega t}\right] = Re\left[\frac{R\omega LI_0 e^{j\frac{\pi}{2}}}{\sqrt{(\omega L)^2+R^2}e^{j\arctan\frac{\omega L}{R}}}e^{j\omega t}\right]$

$= Re\left[\frac{R\omega LI_0}{\sqrt{(\omega L)^2+R^2}}e^{j(\frac{\pi}{2}+\omega t-\arctan\frac{\omega L}{R})}\right] = \frac{R\omega LI_0}{\sqrt{(\omega L)^2+R^2}}\cos\left(\frac{\pi}{2}+\omega t-\arctan\frac{\omega L}{R}\right)$

$= \frac{R\omega LI_0}{\sqrt{(\omega L)^2+R^2}}\cos\left(\frac{\pi}{2}+\omega t-\arctan\frac{\omega L}{R}\right)$

代入数据 $V_r(t) = \frac{3}{\sqrt{2}}\cos\left(\frac{\pi}{4}+10^6\cdot t\right)$

# 11 频率响应与滤波器

第11讲 课堂笔记

$H(\omega)$ 总.

1. 转移阻抗函数 $\frac{V}{I}$ 转移导纳函数 $\frac{I}{V}$ 电压比函数 $\frac{V_{出}}{V_{入}}$ 电流比函数 $\frac{I_{出}}{I_{入}}$.
不同端口 同一端口 → 驱动点阻抗/导纳函数.

2. 幅频响应/相频响应.

以此为例 $\dot{H} = \frac{1}{j\omega C} = \frac{1}{\omega C} e^{-j\frac{\pi}{2}}$.

$|\dot{H}|$ $\varphi$

$|\dot{H}| = \frac{1}{\omega C}$, $\varphi = -90°$



幅频响应.



相频响应

为方便研究,取对数




3.



$H(\omega) = \frac{Z_R}{Z_R + Z_C} = \frac{\omega RC}{j\omega RC + 1} e^{j\arctan\frac{1}{\omega RC}}$.




$|H(\omega)| = 0.707$, $\varphi = -45°$.

$\omega = \frac{1}{RC}$ 转角频率 截止频率

-3 dB点, 半功率点

$20\lg|H(\omega)| = -3$ dB ← 分贝.

增积的定义 $|增积| = 20\lg|H|$

4. 通带 阻带 过渡带. 通带 $0.707 \le |H(\omega)| \le 1$

高通


低通



带通.

带阻





有源滤波器




通带放大倍数 $H\frac{R_2}{R_1}$

截止频率 $\frac{1}{RC}$.

反相低通滤波器




$\omega_c = \frac{1}{R_2 C}$.

$(\omega_c = \frac{1}{RC})$

$H(\omega) = -\frac{\frac{R_2}{R_1}}{1 + j\frac{\omega}{\omega_c}}$

反相高通滤波器




$\omega_c = \frac{1}{R_1 C}$

$(\omega_c = \frac{1}{RC})$

$H(\omega) = -\frac{\frac{R_2}{R_1}}{1 + \frac{\omega_c}{j\omega}}$

过渡带: 在过渡带增益以每十倍频程 -20dB 下降.

☆放大器级间解耦.

第11讲 课堂活动.

1. (1) 传递函数：电路输出变量与输入变量的比值.

(2) 频率响应：传递函数的幅值(幅频响应)与相位(相频响应)随频率发生变化的特性；包括幅频响应、相频响应两部分

(3) 为能更加完整地表示 $\omega$ 从 0 到 $\infty$ 的变化；也更方便对于图形的研究

无源滤波器

2.




$$H(\omega)=\frac{Z_C}{Z_C+Z_R}=\frac{\frac{1}{j\omega C}}{\frac{1}{j\omega C}+R}=\frac{1}{j\omega CR+1}=\frac{1}{\sqrt{1+(\omega CR)^2}}e^{j\arctan(-\omega CR)}$$

转角频率 $\omega=\frac{1}{RC}$.

即 $|H(\omega)|=0.707$.




低通

幅频响应图形




相频响应图形

3. (1) 频谱：频率分布曲线

(2) 滤波器：只允许特定频率通过的选频装置

(3) 无源滤波器：无放大电路；适合用来延时

有源滤波器：有放大电路；常用于信号处理，性能不随负载变化而变化

4. 求反相高通滤波器的 $H(\omega)$




由 $V^-=V^+=0$ 及对 $V^-$ 列 KCL 方程.

$$\frac{U_o-0}{R_2}+\frac{U_I-0}{R_1+\frac{1}{j\omega C}}=0 \qquad \text{又 } \omega_c=\frac{1}{R_1C}$$

整理得 $H(\omega)=\frac{U_o}{U_I}=\frac{-R_2}{R_1+\frac{1}{j\omega C}}=\frac{-\frac{R_2}{R_1}}{1+\frac{\omega_c}{j\omega}}$

$$=\frac{-R_2/R_1}{1+\frac{1}{j\omega R_1C}} \qquad \omega_c=\frac{1}{R_1C}$$

答案：故 $H(\omega)=\frac{-\frac{R_2}{R_1}}{1+\frac{\omega_c}{j\omega}}$

5.




有 $V^-=\frac{R_1}{R_1+R_2}U_o$

$$V^+=\frac{\frac{(R+\frac{1}{j\omega C_2})(\frac{1}{j\omega C_1})}{R+\frac{1}{j\omega C_1}+\frac{1}{j\omega C_1}}}{R+\frac{(R+\frac{1}{j\omega C_2})(\frac{1}{j\omega C_1})}{R+\frac{1}{j\omega C_2}+\frac{1}{j\omega C_1}}}\times\frac{\frac{1}{j\omega C_2}}{R+\frac{1}{j\omega C_2}}U_I$$

根据老师补充条件，令 $C_1=C_2=C$

又由 $V^+=V^-$. 得.

$$H(\omega)=\frac{V_o}{V_I}=\frac{1+\frac{R_2}{R_1}}{-\omega^2C^2R^2+3j\omega RC+1}=\frac{1+\frac{R_2}{R_1}}{\sqrt{(1-\omega^2C^2R^2)^2+(3\omega RC)^2}}e^{j\arctan\left(\frac{-3\omega RC}{1-\omega^2C^2R^2}\right)}$$

$\omega\to0$, $H(\omega)\to1+\frac{R_2}{R_1}$

$\omega\to\infty$, $H(\omega)\to0$

幅频响应曲线：



第11讲 课堂测验.

1. 滤波器种类共有




故 (1) $w\to 0$, 电压放大倍数→通带放大倍数; 低通滤波器, 带阻滤波器

(2) $w\to\infty$, 电压放大倍数→通带放大倍数; 高通滤波器, 带阻滤波器

(3) $w\to 0$, 电压放大倍数→0; 高通滤波器, 带通滤波器

(4) $w\to\infty$, 电压放大倍数→0; 低通滤波器, 带通滤波器

2.




对于a、b、c三个节点, 显然有 $V^- = V^+ = 0$.

设两个结点电压 $e_1$、$e_2$.

$$\begin{cases} \text{对于a列KCL有} & \frac{V_I-0}{R_L}+\frac{e_1-0}{Z_{CL}}+\frac{e_1-0}{R_L}=0 \\ \text{对于b列KCL有} & \frac{e_1-0}{R_H+Z_{CH}}+\frac{e_2-0}{R_H}=0 \\ \text{对于c列KCL有} & \frac{e_2-0}{R_i}+\frac{0-V_o}{R_f}=0 \end{cases}$$

其中 $Z_{CL}=\frac{1}{jwC_L}$

其中 $Z_{CH}=\frac{1}{jwC_H}$

联立各式, 有 $\frac{2e_1+V_I}{(Z_{CL}+R_L)(R_H+Z_{CH})}+\frac{V_oR_i}{R_fR_H}=0$.

故 $H(w)=\frac{V_o}{V_I}=-\frac{R_fR_HZ_{CL}}{(Z_{CL}+R_L)(R_H+Z_{CH})R_i}=\frac{-\frac{R_fR_HwC_H}{R_i}}{-w(R_LC_L+R_HC_H)+j(1-R_LR_HC_H)}$

故 $H(w)=\frac{\frac{R_fR_HC_H}{R_i}w}{\sqrt{w^2(R_LC_L+R_HC_H)^2+(1-R_LC_LR_HC_Hw^2)^2}}e^{j\arctan\left[-\frac{1-R_LR_HC_LC_Hw^2}{-w(R_LC_L+R_HC_H)}\right]}$

# 第11讲 课后作业

1. 练习13.16.




对$e_1$列KCL有 $\frac{V_I-e_1}{R_1}+\frac{0-e_1}{Z_C}+\frac{e_2-e_1}{Z_L}=0$

对$e_2$列KCL有 $\frac{e_1-e_2}{Z_L}+\frac{0-e_2}{R_2}=0$

解得 $\begin{cases} e_1=\frac{V_I}{R_1}\cdot\frac{1/R_1+1/Z_L+1/(Z_C+R_2)}{\cdots} \\ e_2=\frac{Z_C(Z_L+R_2)}{[R_1(Z_C+Z_L+R_2)+Z_C(Z_C+R_2)](Z_L+R_2)}R_2V_I \end{cases}$

$$\frac{V_o}{V_I}=\frac{e_2}{V_I}=\frac{\frac{Z_C(Z_L+R_2)}{Z_C+Z_L+R_2}}{R_1+\frac{Z_C(Z_L+R_2)}{Z_C+Z_L+R_2}}\cdot\frac{R_2}{Z_L+R_2}=\frac{Z_CR_2}{R_1(Z_C+Z_L+R_2)+Z_C(Z_L+R_2)}=\frac{R_2}{(R_1+R_2-\omega^2CLR_1)+j(\omega CR_1R_2+\omega L)}$$

$$=\frac{R_2}{\sqrt{(R_1+R_2-\omega^2CLR_1)^2+(\omega CR_1R_2+\omega L)^2}}e^{j\arctan\left(-\frac{\omega CR_1R_2+\omega L}{R_1+R_2-\omega^2CLR_1}\right)}$$

$$i_a=\frac{e_1}{Z_C}=\frac{\frac{Z_C(Z_L+R_2)}{Z_C+Z_L+R_2}}{R_1+\frac{Z_C(Z_L+R_2)}{Z_C+Z_L+R_2}}\cdot\frac{V_I}{Z_C}=\frac{Z_C+R_2}{Z_C(Z_L+R_2)+R_1(Z_C+Z_L+R_2)}V_I$$

$$\text{故}\ \frac{I_a}{V_I}=\frac{1+j\omega CR_2}{(R_1+R_2-\omega^2CLR_1)+j(\omega CR_1R_2+\omega L)}=\frac{\sqrt{1+(\omega CR_2)^2}}{\sqrt{(R_1+R_2-\omega^2CLR_1)^2+(\omega CR_1R_2+\omega L)^2}}e^{j[\arctan\omega CR_2-\arctan\frac{\omega CR_1R_2+\omega L}{R_1+R_2-\omega^2CLR_1}]}$$

2. 习题13.4




(1) $H(j\omega)=\frac{V_1}{V_o}=\frac{R_1+Z_{L1}}{R+R_1+Z_{L1}}=\frac{R_1+j\omega L_1}{(R+R_1)+j\omega(L+L_1)}=\frac{\sqrt{R_1^2+(\omega L_1)^2}}{\sqrt{(R+R_1)^2+[\omega(L+L_1)]^2}}e^{j[\arctan\frac{\omega L_1}{R_1}-\arctan\frac{\omega(L+L_1)}{R+R_1}]}$

直流增益 高频响应

(2) $\omega\to0$ $H_2(j\omega)=\frac{R_1}{R+R_1}=\frac{1}{10}$ 有 $R=9R_1=9k\Omega$.

(3) $\omega\to\infty$ $H_3(j\omega)=\frac{L_1}{L+L_1}=\frac{1}{10}$ 有 $L_1=9L_1=90mH$

(4) 代入数据，有 $H(j\omega)=\frac{1}{10}e^{j[\arctan(\omega\times10^{-3})-\arctan(\omega\times10^{-3})]}=\frac{1}{10}$




直流增益：直流即 $\omega\to0$

高频响应：$\omega\to\infty$.

▷期末考试开始

# 12 模型机与信息表示.

## 第12讲 课堂活动

1. 当出模型机中指令流动路径：存储器→指令寄存器→指令译码器

2. 4种数据流动的路径.

① 存储器→通用寄存器组→函数发生器→移位逻辑→存储器

② 存储器→通用寄存器组→函数发生器→移位逻辑→通用寄存器

③ 通用寄存器组→函数发生器→移位逻辑→通用寄存器

④ 通用寄存器组→函数发生器→移位逻辑→存储器.

共同特点：由存储器出发，经过函数发生器与移位逻辑，回到存储器
（或：都经过数据链路）.

3. 用1位二进制表示模拟波形.

时间：

模拟量：

数字量 同步形式：

异步形式：




4. 用什么办法可以降低量化误差：

(1) 采用更多位二进制表示模拟波形

(2) 时间采样间隔缩短.

5. 不全合适；只是单纯稍稍越线，性质未发生明显改变，速度差得不是很大.

6. 输入、输出逻辑电平电压范围 ~~☒~~ (去年期中)




范围差异原因：考虑到传播中可能出现的噪声干扰，提高抗干扰的能力。

详细解释：输入时，电平已被噪声污染，故要更宽松才可保证不漏，输出时，为防止电平在传播过程中污染严重，所以需提前更加严格，以保证在经少量污染后仍能向出发下个输入.

考点：① 同步异步波形 ② 进制转换、

第12讲 课堂测验

3. 为什么指令流、数据流不会乱跑？

例如指令流不会从存储器到达通用寄存器组？

答：~~访问指令和访问数据时所处的指令执行阶段不同~~

因为指令流和数据流的流动受控制信号的控制

4.




异步波形 稍正负

同步波形 取样时打着正负

第12讲 课后作业. 进制转换

~~以小数部分不能精确转换时为止~~ 例 $(0.4)_{10} \leftrightarrow (0.011)_2$

1. 第1章9第9题.

| 十进制 | 二进制 | 八进制 | 十六进制 |
|---|---|---|---|
| 369.3125 | 101110001.0101 | 561.24 | 171.5 |
| 189.625 | 10111101.101 | 275.5 | BD.A |
| 214.625 | 11010110.101 | 326.5 | D6.A |
| 62407.625 | 1111001111000111.101 | 171707.5 | F3C7.A |

2. 第1章第11题. 进制按权展开

原式：$(34)_r + (24)_r) \times (21)_r = (1460)_r$

等式按权展开为 $[(3r+4)+(2r+4)] \times (2r+1) = r^3+4r^2+6r$

整理得 $r^3-6r^2-15r-8=0$

因式分解得 $(r+1)^2(r-8)=0$ 由于 $r>6$ 故 $r=8$

可知该进制为8进制.

即该种小鸡每只脚有4个脚趾.

# 13 编码与可靠性编码

第13讲 课堂活动 [8421码]

1. 用一句话定义2421码和余3码 前五个首位为0，后五个首位为1.

(1) [2421码]：~~后三位二进制码~~ 按照二进制各位权值分别为2,4,2,1的有权码

(2) [余3码]：由BCD(8421)码每个码加上0011形成的无权码

2. 加法规则：[ASCII码] 数字部分相当于8421码前加"011"

(1) 8421码：

① 和小于等于9(1001)时，结果正确

② 和为非码或有进位，结果加6修正.

(2) 2421码：

① 非码字、无进位，结果加6修正

② 非码字，有进位，结果减6修正.

(3) 余3码：

① 无进位：结果减3修正

② 有进位：结果加3修正

3. A. 生成偶校验码

0 0 0 0 1 1
0 0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 0 1

B. 进行校验

0 1 0 1 0
0 1 1 0 0 → 改为1
0 1 1 0 1
1 0 0 0 1
1 1 0 0 0

4. ① 有可能是北偏东、南偏东、~~非等长~~、东偏南、东偏北四种可能。

② 若使用格雷码编码，则为东偏北或东偏南 校准确




5. 奇偶校验码：原编码与校验码合起来一共有偶数个"1"

格雷码：任意两相邻代码之间只有1位不同，~~连接要使~~

海明码：每位的位置从1开始编号，$2^m$位为校验位；对这些位进行分组，~~每组位号~~的二进制数从高位到低位，对应位为1的信息位和校验位为一组，每组信息位和校验位满足偶校验.

7 6 5 4 3 2 1
111 110 101 100 011 010 001

# 第13讲 课堂测验.

2.




北偏东000　北偏西100

南偏东011　南偏西111

东偏南010　东偏北001

西偏南110　西偏北101

3. 共有7位。第一位为0(一层楼)或1(第二层楼);第二位为0(内圈)或1(外圈);第3,4位为方位,00(北),01(东),11(南),10(西);第5,6,7位为位置,由顺时针方向依次为000,001,010,011,100,101,110,111。




# 第13讲 课后作业.

1. 习题1-18

(a) $(0100\ 1000\ 0110\ 0111)_{BCD} = (4867)_{10} = (10011\ 0000\ 0011)_2$

(b) $(0011\ 0111\ 1000.0111\ 0101)_{BCD} = (378.75)_{10} = (10111\ 1010.11)_2$.

2. 习题1-21

(a)

| | $10^2$位 | $10^1$位 | $10^0$位 | 二进制数除4 |
|---|---|---|---|---|
| 步骤1 | | | 1 | 111000 |
| 2 | | | 11 | 11000 |
| 3 | | | 111 | 1000 |
| 加0011 | | | +0011 | |
| | | | 1010 | |
| 4 | | 1 | 0101 | 000 |
| 加0011 | | 1 | +0011 | |
| | | 1 | 1000 | |
| 5 | | 11 | 0000 | 00 |
| 6 | | 110 | 0000 | 0 |
| 加0011 | | +0011 | | |
| | | 1001 | 0000 | |
| 7 | 1 | 0010 | 0000 | |

结果为$(0001\ 0010\ 0000)_{BCD}$.

(b)

| | $10^3$位 | $10^2$位 | $10^1$位 | $10^0$位 | 二进制剩余 |
|---|---|---|---|---|---|
| 第步骤4 | | | | 0 | 011 1001 0111 |
| 2 | | | | 01 | 1 1001 0111 |
| 3 | | | | 011 | 1001 0111 |
| 4 | | | | 0111 | 001 0111 |
| 加0011 | | | | +0011 | |
| | | | | 1010 | |
| 5 | | | 1 | 0100 | 01 0111 |
| 6 | | | 10 | 1000 | 1 0111 |
| 加0011 | | | 10 | +0011 | |
| | | | | 1011 | |
| 7 | | | 101 | 0111 | 0111 |
| 加0011 | | | +0011 | +0011 | |
| | | | 1000 | 1010 | |
| | | | | 0100 | |
| 8 | | 1 | 0001 | ~~0100~~ | 111 |
| 9 | | 10 | 0010 | 1001 | 11 |
| 加0011 | | | 10 | 0010 | +0011 |
| | | | | | 1100 |
| 10 | | 100 | 0101 | 1001 | 1 |
| 加0011 | | 100 | +0011 | +0011 | |
| | | | 1000 | 1100 | |
| 11 | | 1001 | 0001 | 1001 | |
| 加0011 | | +0011 | | | |
| | | 1100 | | | |

综上，结果为 $(011\,1001\,0111)_2 = (1001\ 0001\ 1001)_{BCD}$

3. 习题1-25

(a) 二进制 $(255)_{10} = (11111111)_2$

(b) BCD $(255)_{10} = (0010\ 0101\ 0101)_{BCD}$

(c) ASCII码 $(255)_{10} = (0110010\ 0110101\ 0110101)_{ASCII}$

(d) 奇校验ASCII $(255)_{10} = (00110010\ 10110101\ 10110101)_{odd\text{-}ASCII}$.

4. 习题1-30.

解：由书P23，仅当二进制位发生变化才消耗功率.

n位格雷码共$2^n$个位置，发生变化$2^n$次.

n位二进制码，由归纳法可知发生变化$\sum_{i=1}^{n} 2^i$次，即$(2^{n+1}-2)$次

故 $\frac{\text{格雷码能耗}}{\text{二进制码能耗}} = \frac{2^n}{2^{n+1}-2} \times 100\%$




列真值表 → 正逻辑 → 对偶式 → 负逻辑

$F = \bar{A}\bar{B}C + A\bar{B}C + AB\bar{C} + ABC = (A+B)C$

根据真值表进行归纳.

# 第14讲 课堂活动 14 逻辑运算与布尔代数.

1. 提问：如果我问另一个和尚，他会告诉我往哪边走走走.

解释：两个和尚的回答从一个正确、一个错误，不好区分。但如果将结果逆加Not，那么必定得到错误答案，取反就可以了。

2. 


CMOS逻辑门

结构特点：对于P-MOS：$V_{SG} > V_{SD} + V_T$ 且 $V_{SG} > V_T$ 时，工作在线性区

对于N-MOS：$V_{GS} > V_{DS} + V_T$ 且 $V_{GS} > V_T$ 时，工作在线性区

~~非门~~

2. CMOS逻辑门一般结构




结构特点：(1) 包含NMOS网络、PMOS网络

(2) NMOS与PMOS在漏极处串联

(3) NMOS源接地，PMOS源极接电压

(4) NMOS之间连结方式与PMOS的对偶

(5) 逻辑门输入接一个PMOS/NMOS相栅极.

输出从串联处引出.

(6) PMOS导通输出0，NMOS导通输出1

重点一：(要求设计)

给G为1 输出0.

PMOS 接通时 → 0

给0导通

给1 导通 NMOS 接通时 → 1

给G为1 输出0.

3. 探讨NMOS反相器与CMOS反相器的能耗.




可简化为 5V, RL 100kΩ, Ron 100Ω

$P_2 = \frac{V_S^2}{R_L + R_{ON}} = \frac{25}{10^5} \approx 0.25\ mW$

$P_1 = 0.25 \times 10^{-3} = 25 \times 10^{-8} W$.

$E = \int_0^{T_1} V_S i\,dt = \frac{V_S^2}{R_{onp}} \int_0^{T_1} e^{-\frac{t}{R_{onp}C}} dt = CV_S^2 (1 - e^{-\frac{T_1}{R_{onp}C}}) \approx CV_S^2$

$E_{Ronp} = \int_0^{T_1} R_{onp} i^2 dt = \frac{V_S^2}{R_{onp}} \int_0^{T_1} e^{-\frac{2t}{R_{onp}C}} dt = \frac{CV_S^2}{2} (1 - e^{-\frac{2T_1}{R_{onp}C}}) \approx \frac{CV_S^2}{2}$

$E_C = \int_0^{T_1} V_o i\,dt = \frac{V_S^2}{R_{onp}} \int_0^{T_1} (e^{-\frac{t}{R_{onp}C}} - e^{-\frac{2t}{R_{onp}C}})\,dt \approx CV_S^2 - \frac{1}{2}CV_S^2 = \frac{1}{2}CV_S^2$

代入数据，有 $P_{总} = 5 \times 10^{-10} \times 50 \times 10^8 = 2.5W$

4. 不做(依照老师要求)

例6. 原式 $F = A'(B+C) + CD$ $\quad F = A'(B+C)' + CD$

对偶式 $F = (A' + BC) \cdot (C+D)$ $\quad F = (A' + (B+C)') \cdot (C+D)$

反函数 $F' = (A + B'C') \cdot (C'+D')$ $\quad F' = (A + BC) \cdot (C'+D')$

第14讲 课堂测验.

3. 与/或运算满足交换律:

实际意义:简化运算,反映对偶性质存在.

实现电路:便于简化电路层次,不需区分逻辑门的输入端是哪一个输入端.

4.




$F=(AB+C)'$

重点=代数系统(布尔)

恒等式: $X+0=X$ $X\cdot 1=X$ 对偶规则: $0\leftrightarrow 1$

$X+1=1$ $X\cdot 0=0$ 反演规则: $\cdot\leftrightarrow +$, $0\leftrightarrow 1$, $A\leftrightarrow \bar{A}$

$X+X=X$ $X\cdot X=X$ 代入规则: 代入

$X+\bar{X}=1$ $X\cdot\bar{X}=0$ 分配律,结合,交换,

$\bar{\bar{X}}=X$ 吸收律 德摩根律

$X+YZ=(X+Y)(X+Z)$ $X\cdot(X+Y)=X$ $\overline{X+Y}=\bar{X}\cdot\bar{Y}$ $\overline{X\cdot Y}=\bar{X}+\bar{Y}$

$(X+Y)\cdot(X+Y')=X$ 组合律

第14讲 课后作业

1. T2-4 原式左边: $(A+C)(\bar{A}+B)\cdot(B+C)=(\bar{A}+B)[(A+C)(B+C)]=(\bar{A}+B)[AB+C(A+B)+C]$

由于 $A\cdot B=0$, 及 $C(A+B+1)=C$

原式左边 $=(\bar{A}+B)C=$

又因为 $A+\bar{A}=1$ $\therefore \bar{A}=1-A$ 又因为 $A+B=1$ $\therefore \bar{A}=1-A=B$

原式左边 $=(\bar{A}+B)(B+B)\cdot C=B\cdot C=$ 右边.

2. T2-8 (a) $F=A\bar{B}C+\bar{A}\bar{C}+AB=$

$=\bar{\bar{A}}\bar{B}\bar{\bar{C}}+\bar{\bar{A}}\bar{\bar{C}}+\bar{\bar{A}}\bar{\bar{B}}=\overline{\bar{A}+B+\bar{C}}+\overline{A+C}+\overline{\bar{A}+\bar{B}}$

(b) $F=A\bar{B}C+\bar{A}\bar{C}+AB=\overline{\overline{A\bar{B}C}}+\overline{\overline{\bar{A}\bar{C}}}+\overline{\overline{AB}}$

$=\overline{(\overline{A\bar{B}C})(\overline{\bar{A}\bar{C}})(\overline{AB})}$

设计电路.

3. (a) 三输入与非门




$F=\overline{ABC}$

(b) 四输入或非门 $F=\overline{A+B+C+D}$



第15讲 布尔函数标准形. 课堂笔记

① "最小项之和"表达式: 最小项: 每个字母或其反有且仅有1次 和项 标准积之和

$F(A,B,C) = AB' + B'C = AB'(C+C') + B'(B+B')C = \boxed{AB'C} + AB'C' + A'BC + A'B'C$

变量顺序 $= \sum m_{101} + m_{100} + m_{011} + m_{001} = m_5 + m_4 + m_3 + m_1 = \sum m(1,3,4,5)$ 原变量正取1, 反取0.

性质: ① 有$2^n$个最小项 ② $m_i \cdot m_j = 0$ $(i \neq j)$ ③ 每一个最小项有n个相邻项 一位互补, 其余相同.

④ 所有最小项之和为1 $\sum_{i=0}^{2^n-1} m_i = 1$

② "最大项之积"表达式: 最大项: 和项: 标准和之积

$F(A,B,C) = AB' + B'C = (AB'+B')(AB'+C) = \boxed{(B'+A)}(A'+B')(C+A)(C+B')$

$= (CC'+A+B')(A+BB'+C)(AA'+B+C)$

$= (A'+B'+C')(A'+B'+C)(A+B+C)(A+B'+C)(A+B'+C)(A'+B'+C)$

$= M_{111} M_{110} M_{000} M_{010} = M_7 M_6 M_0 M_2 = M_0 M_2 M_6 M_7 = \prod M(0,2,6,7)$ 原正取0, 反取1

性质: ① $M_i + M_j = 1$ $(i \neq j)$ ② 每一个最大项有n个相邻项 ③ 最大项之积为 $\prod_{i=0}^{2^n-1} M_i = 0$

③ 最小项之和与最大项之积关系 $m_i = \overline{M_i}$ $F(x,y,z) = \sum m(1,4,5,6,7) = \prod M(0,2,3)$ 互补.

④ 电路成本: 门输入成本: ① 所有文字个数

② 加上含两个及以上文字项的个数 ③ 再加上不同的反变量个数

例: $F = AB \cdot (CD + C'D') + BC$ L: 8 G: 8+6=14. 对于G: 和项 积项 各自计算一次

⑤ 门传播的延时: 零延时, 传输无延迟, 惯性延迟 (连续两次变化 > 拒绝时间)

举例: 但是, 若最外面一项不予计算.

e.g. $AB \cdot (C+D)$ 这里不计算 $AB \cdot (CD)$ 这个门

# 第15讲 课堂活动

1. 最小项之和 $F(X,Y,Z)=\sum m(1,4,5,6,7)$

积之和 $F(X,Y,Z)=X'Y'Z+XY'Z'+XY'Z+XYZ'+XYZ$

$=X'Y'Z+XY'Z+XY'+XY=Y'Z+X$

最大项之和 $F(X,Y,Z)=\prod M(0,2,3)$

和之积 $F(X,Y,Z)=(X+Y+Z)(X+Y'+Z)(X+Y'+Z')$

$=(X+Y+Z)(X+Y')$

2.




3.




(拒绝时间0.5单位)

(拒绝时间1.5单位)

# 第15讲 课堂测验

1. 为何讨论函数的标准形式：

答：函数表达式复杂，比较不方便，难以看出；用标准形式容易比较函数是否相同，便于选择更适合的逻辑门。

2. 传输延迟模型 优点：更加简单直观

缺点：未考虑实际充放电时间

惯性延迟模型 优点：考虑实际充放电时间，更贴近事实

缺点：更加复杂，难以计算！

3. 素数检测电路

| A | B | C | 数值 | F |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 2√ | 1 |
| 0 | 1 | 1 | 3√ | 1 |
| 1 | 0 | 0 | 4 | 0 |
| 1 | 0 | 1 | 5√ | 1 |
| 1 | 1 | 0 | 6 | 0 |
| 1 | 1 | 1 | 7√ | 1 |

最小项之和表达式：

$F=F(A,B,C)=m_2+m_3+m_5+m_7$

$=\sum m(2,3,5,7)$

~~$=\overline{A}\overline{B}C+\overline{A}B\overline{C}+A\overline{B}C+ABC$~~

最大项之积表达式：

$F(A,B,C)=M_0M_1M_4M_6$

$=\prod M(0,1,4,6)$

~~$=(A+B+C)(A+B+\overline{C})(\overline{A}+B+C)(\overline{A}+\overline{B}+C)$~~

4. 原图形：




传输延时波形

惯性延时波形




## 第15讲 课后作业.

2-10.

(a)

| X | Y | Z | F |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

~~最小项之和~~ ~~3,5,6,7~~

$F=\sum xyz(3,5,6,7)$

$=\prod xyz(0,1,2,4)$

(b)

| A | B | C | F |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |

$F=\sum xyz(0,1,3,7)$

$=\prod xyz(2,4,5,6)$

(c)

| W | X | Y | Z | F |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

~~2,6,10,12,13,14,15~~

$F=\sum wxyz(2,6,10,12,13,14,15)$

$=\prod wxyz(0,1,3,4,5,7,8,9,11)$

2-12 (作废)

(a) $(AB+C)(B+\bar{C}D) = AB + AB\bar{C}D + BC = AB(C+\bar{C})(D+\bar{D}) + ABCD + (A+\bar{A})BC(D+\bar{D})$

$= AB(C+\bar{C})(D+\bar{D}) + \bar{A}BC(D+\bar{D})$

$= ABCD + AB\bar{C}D + AB\bar{C}\bar{D} + \bar{A}BCD + \bar{A}BC\bar{D}$ (积之和)

$(AB+C)(B+\bar{C}D) = (A+C)(B+C)(B+\bar{C})(B+D) = B(A+C)(B+D)$

$= (A\bar{A}+B+C\bar{C}+D\bar{D})(A+B\bar{B}+C+D\bar{D})(A\bar{A}+B+C\bar{C}+D)$

$= (A\bar{A}+B+C\bar{C}+D\bar{D})(A+\bar{B}+C+D\bar{D})$

$= (A+B+C+D)(\bar{A}+B+C+D)(A+B+C+\bar{D})(A+B+\bar{C}+\bar{D})$

$(A+B+\bar{C}+D)(\bar{A}+B+C+D)(\bar{A}+B+C+\bar{D})(\bar{A}+B+\bar{C}+\bar{D})$

$(\bar{A}+B+\bar{C}+\bar{D})(A+\bar{B}+C+D)(A+\bar{B}+C+\bar{D})$ (和之积)

2-12

(a) $(AB+C)(B+\bar{C}D) = AB + AB\bar{C}D + BC = AB + BC$ (积之和)

$= B(A+C)$ (和之积)

(b) $(A+B\bar{C}+CD)(\bar{B}+EF) = A\bar{B} + AEF + B\bar{C}EF + \bar{B}CD + CDEF$ (积之和)

$(A+B\bar{C}+CD)(\bar{B}+EF) = (A+B+C)(A+B+D)(A+\bar{C}+D)(\bar{B}+E)(\bar{B}+F)$ (和之积)

2-3 ☆传播延迟模型

(a) 对于C,D $t_{PHL}(C,D) = 2t_{PHL} + 2t_{PLH} = 2\times(0.36+0.2) = 1.12ns$

对于C,D $t_{PLH}(C,D) = 2t_{PLH} + 2t_{PHL} = 1.12ns$

对于C,D $t_{pd} = \frac{1}{2}\times 1.12\times 2 = 1.12ns$

对于$\bar{B}$ $t_{PHL}(\bar{B}) = 2t_{PHL} + t_{PLH} = 2\times 0.2 + 0.36 = 0.76ns$

$t_{PLH}(\bar{B}) = 2t_{PLH} + t_{PHL} = 2\times 0.36 + 0.2 = 0.92ns$

$t_{pd}(\bar{B}) = \frac{1}{2}\times(0.76+0.92) = 0.84\ ns$

对于A,B,$\bar{C}$ $t_{PHL}(A,B,\bar{C}) = t_{PHL} + t_{PLH} = 0.56ns$

$t_{PLH}(A,B,\bar{C}) = t_{PLH} + t_{PHL} = 0.56ns$

$t_{pd}(A,B,\bar{C}) = 0.56\times 2\times\frac{1}{2} = 0.56ns$.

(b) 对于C,D, $t_{pd}(C,D) = 4t_{pd} = 1.12ns$ 对于$\bar{B}$ $t_{pd}(\bar{B}) = 3t_{pd} = 0.78ns$

对于A,B,$\bar{C}$ $t_{pd}(A,B,\bar{C}) = 2t_{pd} = 0.56ns$

(c) 对于奇数个与非门，若$t_{PLH}$与$t_{PHL}$不等，则其路径$t_{PHL}$、$t_{PLH}$、$t_{pd}$不等.

对于偶数个与非门，其路径$t_{PHL}$、$t_{PLH}$、$t_{pd}$相等.

# 第16讲 卡诺图化简与异或门

课堂笔记

1. 卡诺图.




卡诺图中小方格为$2^m$, m为正整数且$m \le n$

可用$(n-m)$个变量的"与项"表示

该"与项"由圈中最小项相同变量构成,

若1覆盖为0区域,则乘积项取反.

正

若覆盖01,则不取.

△对F有唯一最简与或式X.

△对1画卡诺圈 → 求原函数与或

对0画卡诺圈 → 求反函数与或 → 反演 → 原函数或与.

↑完全确定性函数

2. 化简非完全确定型函数

可以包含约束项(含无关项).

卡诺圈数尽可能少,但圈尽可能多的!

3. 冒险及消除

相邻圈圈. 增加冗余项.

4. 异或 ⊕

$1 \oplus X = \overline{X}$

$0 \oplus X = X$

第16讲 课堂实验活动

1. 为什么说代数化简非常困难.

① 没有系统且有效的办法可以遵循，只能尽力而为.

② 没有办法判定是否为最简单的表达式.

2. 对下面卡诺图化简并反演求原函数式，

| CD \ AB | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 1 |
| 01 | 1 | 1 | 0 | 1 |
| 11 | 0 | 0 | 0 | 0 |
| 10 | 1 | 0 | 0 | 1 |

$F'(A,B,C,D) = B\bar{D} + AB + C$

$F(A,B,C,D) = [F'(A,B,C,D)]$

$= (\bar{B}+D)(\bar{A}+B)(\bar{C}+\bar{D})$

3. 对以下卡诺图化简并写出函数表达式.

| CD \ AB | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 1 | 1 | |
| 01 | d | 1 | d | |
| 11 | 1 | | d | 1 |
| 10 | d | | d | 1 |

$F(A,B,C,D) = B\bar{C} + \bar{B}C$

4. 为消除冒险，有什么办法?

① 使用卡诺图，判断是否存在冒险（存在相切的卡诺圈则有冒险）

② 增加冗余项的方法消除冒险（连起来）

其它：加滤波电容，选通脉冲等方法.

5.

原图




$P = X \oplus Y \oplus Z$

偶性校验器

校验电路




$F = X \oplus Y \oplus Z \oplus P$

若输出 $F=0$ 则正确

$F=1$ 则错误.

# 第16讲 课堂测验

3. $F(x,y,z)=\bar{x}y+x\bar{z}$.

| z \ xy | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 |

4. $F(x,y,z)=y+xz$.

| z \ xy | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | 0 | 1 | d | 0 |
| 1 | 0 | | 1 | 1 |

# 第16讲 课后作业

2-23(a)




$F=\bar{B}C\bar{D}+\bar{A}CD+B\bar{C}D+A\bar{C}\bar{D}$




$\bar{F}=\bar{A}C\bar{D}+\bar{B}C\bar{D}+ACD+BC\bar{D}$

$F=(A+C+D)\cdot(B+C+\bar{D})\cdot(\bar{A}+\bar{C}+\bar{D})\cdot(\bar{B}+\bar{C}+D)$

2-23(b)




$F=\bar{X}+\bar{W}\bar{Z}+YZ$




$\bar{F}=WX\bar{Z}+X\bar{Y}Z$

$F=(\bar{W}+\bar{X}+Z)\cdot(\bar{X}+Y+\bar{Z})$

2-26(a)

| YZ \ WX | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 0 | 1 | 0 |
| 01 | d | 1 | 0 | d |
| 11 | 0 | 0 | d | 1 |
| 10 | d | 1 | d | d |

$F = \bar{W}\bar{Y}Z + WX\bar{Z} + Y\bar{Z} + W\bar{Y}$

| YZ \ WX | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 0 | 1 | 0 |
| 01 | d | 1 | 0 | d |
| 11 | 0 | 0 | d | 1 |
| 10 | d | 1 | d | d |

$\bar{F} = \bar{X}\bar{Y} + \bar{W}\bar{Y}\bar{Z} + W\bar{Y}Z + \bar{W}YZ$

$F = (X+Y)\cdot(W+Y+Z)\cdot(W+Y+\bar{Z})\cdot(W+\bar{Y}+\bar{Z})$

2-26(b) 注意：(b)题原题有误，将 $\Pi_m$ 改为 $\Sigma_m$ 后得到如下答案。

| CD \ AB | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 1 | 1 | d |
| 01 | d | 0 | 0 | d |
| 11 | 1 | d | 0 | 1 |
| 10 | d | 1 | 1 | d |

$F = \bar{B} + \bar{D}$

| CD \ AB | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 1 | 1 | d |
| 01 | d | 0 | 0 | d |
| 11 | 1 | d | 0 | 1 |
| 10 | d | 1 | 1 | d |

$\bar{F} = BD$

$F = \bar{B} + \bar{D}$

2-28

$\because A\bar{D} + \bar{A}D = A \oplus D$

$\therefore F(A,B,C,D) = AB\bar{C}D + (A \oplus D)$

$\because A \oplus B = A + B - AB$

$\therefore F(A,B,C,D) = (A \oplus D) \oplus (AB\bar{C}D) + AD \cdot B\bar{C} \cdot (A \oplus D)$

$\because AD(A \oplus D) \cdot B\bar{C} = 0$

$\therefore F(A,B,C,D) = (A \oplus D) \oplus (AB\bar{C}D)$






# 第17讲 课堂活动

1. Verilog HDL程序由哪几部分组成?

模块名称与端口列表 module (端口1, 端口2, ...);

端口方向 input output inout

变量数据类型说明 wire a,b; reg [m-1:0] c;

内部电路功能描述 assign 语句 initial/always 语句等.

endmodule.

2. Verilog HDL中连续赋值语句, 模块实例化, 过程块语句是怎样执行的?

① 持续性赋值语句: 使用布尔表达式, 被赋值信号为线网类型, 变量变化时并发执行

② 模块实例化语句: half_adder G1 (.a(x), .s(m), .b(y), .co(c1));

模块名 实例化名 名称关联.

③ 过程块语句: initial语句: 无触发条件, 只执行一次

always语句: 在敏感信号激发下, 按顺序执行或并行执行

3. 阻塞语句与非阻塞语句区别.

阻塞语句使用=, 按顺序执行, 前句未执行时不执行后句.

非阻塞语句使用<=, 按并行执行, 前后句同时执行.

4. always语句执行及注意事项.

执行: 区分阻塞语句/非阻塞语句.

注意事项: ① 组合逻辑 → 阻塞赋值 时序逻辑 → 非阻塞赋值

② 不得在同一个always块中同时使用阻塞赋值(=)与非阻塞赋值(<=)

③ 不得在不同always块中对同一个变量进行赋值.

④ 被赋值变量必须为寄存器类型 (reg)

⑤ 敏感列表可包含多个电平信号或边沿触发, 但不可同时包含两者 只能存在一种

⑥ 敏感列表不得同时包含一个信号的上升沿与下降沿.

5. 9输入偶校验生成器.



# 第17讲 课堂测验.

(1) 8输入与门




$$F_1=\overline{(\overline{X_1X_2}+\overline{X_3X_4})\cdot(\overline{X_5X_6}+\overline{X_7X_8})}$$

(2)




使用与非门和反相器

$$F_2=\overline{(\overline{X_1X_2}\cdot\overline{X_3X_4})\cdot(\overline{X_5X_6}\cdot\overline{X_7X_8})}$$

(3)




使用或非门和反相器.

$$F_3=\overline{[(\overline{X_1}+\overline{X_2})+(\overline{X_3}+\overline{X_4})]}+\overline{[(\overline{X_5}+\overline{X_6})+(\overline{X_7}+\overline{X_8})]}$$

# 第17讲 课后作业

3-13

分层部件:




$W=X\bar{Y}+ZY$

用符号




代替

总电路图为

结果为 $A(C\bar{E}+DE)+\bar{A}D$



3-14

合成部件H 功能：$W=\bar{X}Y+X\bar{Z}$

G的顶层框图：




$G=\bar{A}(\bar{B}C+BD)+A(B\bar{C}+B\bar{D})$

$=\bar{A}\bar{B}C+\bar{A}BD+AB\bar{C}+AB\bar{D}$

第18讲 编码与译码. 课堂活动 (第3章 组合逻辑电路)

1. $f=D_0+D_4+D_5+D_6+D_8+D_9$

   $g=D_2+D_3+D_4+D_5+D_6+D_8+D_9$

2. 可以使用优先编码器，当有多个输入有效时，只输出优先级最高的有效输入的编码.

3. 编码器：实现将n位编码转化为m位编码，每个有效输入产生唯一有效输出且 $m\le n\le 2^m$，这样的电路。

   译码器：实现将n位编码转化为m位编码，每个有效输入编码产生唯一输出编码，并且 $n\le m\le 2^n$，这样的电路。

   定义不同：编码器中输入与输出的位数关系，正好与译码器相反

4. 每一个输出是一个最小项

5. 重用已有设计的好处：降低设计的复杂度，可以节省成本.

6. 被减数X 减数Y 从低位来的借位Z 高位借位事C 本位差S

| X | Y | Z | (本位差) S | (高位借位) C |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |



第18讲 课堂测验

1. 列出8输入优先编码器紧凑真值表，并写各输出逻辑表达式.

| Inputs | | | | | | | | Outputs | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|
| $D_7$ | $D_6$ | $D_5$ | $D_4$ | $D_3$ | $D_2$ | $D_1$ | $D_0$ | $A_2$ | $A_1$ | $A_0$ | V |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | X | X | X | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | X | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 0 | 0 | 1 | X | X | 0 | 1 | 0 | 1 |
| 0 | 0 | 0 | 0 | 1 | X | X | X | 0 | 1 | 1 | 1 |
| 0 | 0 | 0 | 1 | X | X | X | X | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 | X | X | X | X | X | 1 | 0 | 1 | 1 |
| 0 | 1 | X | X | X | X | X | X | 1 | 1 | 0 | 1 |
| 1 | X | X | X | X | X | X | X | 1 | 1 | 1 | 1 |

$V = D_0 + D_1 + D_2 + D_3 + D_4 + D_5 + D_6 + D_7$

$A_0 = \bar{D_7}\bar{D_6}\bar{D_5}\bar{D_4}\bar{D_3}\bar{D_2}D_1 + \bar{D_7}\bar{D_6}\bar{D_5}\bar{D_4}D_3 + \bar{D_7}\bar{D_6}D_5 + D_7 = D_7 + \bar{D_6}D_5 + \bar{D_6}\bar{D_4}D_3 + \bar{D_6}\bar{D_4}\bar{D_2}D_1$

$A_1 = \bar{D_7}\bar{D_6}\bar{D_5}\bar{D_4}\bar{D_3}D_2 + \bar{D_7}\bar{D_6}\bar{D_5}\bar{D_4}D_3 + \bar{D_7}D_6 + D_7 = D_7 + D_6 + \bar{D_5}\bar{D_4}D_3 + \bar{D_5}\bar{D_4}D_2$

$A_2 = \bar{D_7}\bar{D_6}\bar{D_5}D_4 + \bar{D_7}\bar{D_6}D_5 + \bar{D_7}D_6 + D_7 = D_7 + D_6 + D_5 + D_4$

2. 真值表：

| a | b | c | output f |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

电路图：



第18讲 课后作业.

Δ3-27 电路图:




$V=\overline{\prod_{i=0}^{5} S_i + M}$

~~$V=\overline{S_0 S_1 S_2 S_3 S_4 S_5}$~~

$A=\overline{\prod S_i + M} + A\text{-}EN$

$L=\overline{\prod S_i + M} + L\text{-}EN$

$C=\overline{\prod S_i + M} + P\text{-}EN$

Δ3-32

(a) 真值表

| $X_2$ | $X_1$ | $X_0$ | a | b | c | d | e | f | g |
|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | d | d | d | d | d | d | d |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | d | d | d | d | d | d | d |

电路图




(b) A={d}, B={a,g}, C={b,f}, D={c,e}.

| $X_2$ | $X_1$ | $X_0$ | A | B | C | D |
|---|---|---|---|---|---|---|
| 0 | 0 | 0 | d | d | d | d |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | d | d | d | d |

A:




$A=X_0$

B:




$B=X_1+X_2$

C:




$C=X_2$

D:




$D=X_1X_2$

电路图:




成本比较: (a): [(8+4)×2+3]+5+3+3=38

(b): 2×2=4

△3-35

紧凑真值表：

| Inputs | | | | outputs | | |
|---|---|---|---|---|---|---|
| $D_3$ | $D_2$ | $D_1$ | $D_0$ | $A_1$ | $A_0$ | V |
| 0 | 0 | 0 | 0 | d | d | 0 |
| × | × | × | 1 | 0 | 0 | 1 |
| × | × | 1 | 0 | 0 | 1 | 1 |
| × | 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 |

$A_1$：

| $D_1D_0$ \ $D_3D_2$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 1 | 1 | 0 |
| 01 | 0 | 0 | 0 | 0 |
| 11 | 0 | 0 | 0 | 0 |
| 10 | 0 | 0 | 0 | 0 |

$A_1 = \bar{D}_1\bar{D}_0$

$A_0$：

| $D_1D_0$ \ $D_3D_2$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 0 | 0 | 1 |
| 01 | 0 | 0 | 0 | 0 |
| 11 | 0 | 0 | 0 | 0 |
| 10 | 1 | 1 | 1 | 0 |

$A_0 = \bar{D}_2\bar{D}_0 + D_1\bar{D}_0$

$= \bar{D}_0(\bar{D}_2 + D_1)$

V：

$V = D_3 + D_2 + D_1 + D_0$

电路图：




（作废）

电路图




△补充：小测题




$F = \Sigma m(0,1,2,3,5,6)$

$F = m_0 + m_1 + m_2 + m_3 + m_5 + m_6$

$F = \overline{\bar{m}_0 \cdot \bar{m}_1 \cdot \bar{m}_2 \cdot \bar{m}_3 \cdot \bar{m}_5 \cdot \bar{m}_6}$

$\bar{F} = \bar{m}_0 \cdot \bar{m}_1 \cdot \bar{m}_2 \cdot \bar{m}_3 \cdot \bar{m}_5 \cdot \bar{m}_6$

$\bar{F} = \Sigma m(4,7)$

$\bar{F} = m_4 + m_7 = \overline{\bar{m}_4 \cdot \bar{m}_7}$

$\therefore F = \overline{\bar{m}_4 \cdot \bar{m}_7}$




$F(X,Y,Z) = X'Y + Y'Z + XZ$

$= \Sigma(0,2,3,4,5,7)$

$\bar{F} = \Sigma(1,6)$

$F = \overline{m_1 + m_6}$.

学会使用反函数.

补码→原码：按位取反再加1.

$[A]_{补}+[B]_{补}=[B]_{补}\oplus 0$

$[A]_{补}+[-B]_{补}=[B]_{补}\oplus 1$

# 第19讲 迭代法与模块加减法运算

## 第19讲 课堂活动

1. 迭代法与模块法、层次法有何不同

迭代法下，模块之间是平行关系，而层次法下，模块之间有从属关系

迭代法是对模块进行统筹的方法，而模块法是对更低级元件统筹的

两者并不冲突，可以同时用到

2. 以1位全加器延迟为计算单位，n位行波加法器最短、最长延时分别为多

最短延迟：1　　最长延迟：n.

3、写出下列二进制数的原、反、补码.

(1) $+1010010$　原码：$01010010$　反码：$01010010$　补码：$01010010$

(2) $-0010000$　原码：$10010000$　反码：$11101111$　补码：$11110000$

4. 采用补码运算

(1) $(-0011001)+(+0100100)$

$$\begin{array}{r} 11100111 \\ +\ 00100100 \\ \hline \textcircled{1}\ 00001011 \end{array}$$

舍

答案为 $00001011$

(2) $(-0011001)-(+0100100)$

$$\begin{array}{r} 11100111 \\ +\ 11011100 \\ \hline \textcircled{1}\ 11000011 \end{array}$$

舍

答案为 $11000011$

(3) 4位补码实现(-2)加(+7)相加

$$\begin{array}{r} 1110 \\ +\ 0111 \\ \hline 10101 \end{array}$$

舍

(4) 4位补码实现(-2)加(+7)相减

$$\begin{array}{r} 1110 \\ +\ 1001 \\ \hline \textcircled{1}\ 0111 \end{array}$$

舍（错误）

5. 进位：后项1+向前产生的进1；溢出：符号位发生进位.

进位不一定溢出，溢出也不一定是进位导致的.

6. 举例：$(+3)-(+4)=(+3)+(-4)=(-1)$

$(+3)_{补}=0011$

$(-4)_{补}=1100$

$$\begin{array}{r} 0011 \\ +\ 1100 \\ \hline 1111 \end{array}$$ ← 1111为(-1)的补码.

☆补码加减法器




S=0时做A+B

S=1时做A-B

☆检验溢出逻辑

$V=C_n\oplus C_{n-1}$

若V=1则溢出

# 第19讲 课堂测验

1. (-0001001)+(+0001100)

```
   11110111
+  00001100
------------
  (1)00000011
```

答案：00000011

2. (-0001001)-(+0001100)

```
   11110111
+  11110100
------------
  (1)11101011
```

答案：11101011

3.

(1) 乘法运算竖式

$$
\begin{array}{cccccc}
 & & & x_3 & x_2 & x_1 & x_0 \\
 & & & y_3 & y_2 & y_1 & y_0 \\
\hline
 & & x_3y_0 & x_2y_0 & x_1y_0 & x_0y_0 & \\
 & x_3y_1 & x_2y_1 & x_1y_1 & x_0y_1 & & \\
x_3y_2 & x_2y_2 & x_1y_2 & x_0y_2 & & & \\
x_3y_3 & x_2y_3 & x_1y_3 & x_0y_3 & & &
\end{array}
$$

(2) 位全加器模型.




$S = X \oplus Y \oplus Z$.

$C = XY + XZ + YZ$

完整电路图：



第19讲 课后作业.(双佳)

3-5b

真值表

| A | B | C | D | E | F | G | H |
|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |

得到电路简化的二级实现 与或与

a) 表达式: $H=D$

$G=C\oplus D$

$E=\bar{A}B+A\bar{B}\bar{C}\bar{D}+\bar{A}C+\bar{A}D$

$F=\bar{B}C+\bar{B}D+B\bar{C}\bar{D}$




b) 元件单元 $S=Bit\oplus Cin$ $Cout=Bit\cdot Cin$




内部




顶层设计




想法1: 思想: 求补码怎么求. 从右往左到第一个1不变, 从第1个1往左取反.

传递信息为是否到第一个1.




c) xor(异或)代价为6, 则 a: 4+0+6+10+14=34

b: 4×(2+6+2)=40 ∴a更好.

---

3-6b $A<B$ 输出1; $A\geq B$ 输出0. 相邻级联信息: 低位A,B的比较结果

底层结构




封装为:

| A | B | Cin | Cout |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |

本位相等取决于低位

顶层结构.



$E_i$ $G_i$

设计一个组合逻辑电路比较两个4位无符号数 A、B 是否 A=B 或 A>B.

3-62

底层设计




其中：$\begin{cases} E_{i+1}=\bar{A}_i\bar{B}_i E_i + A_i B_i E_i \\ G_{i+1}=A_i\bar{B}_i E_i + (A_i+\bar{B}_i)E_i \end{cases}$ 化简 $\Rightarrow$ $\begin{cases} E_{i+1}=\overline{(A_i\bar{B}_i+\bar{A}_i B_i)}E_i \\ G_{i+1}=(A_i\bar{B}_i+\overline{\bar{A}_i B_i})E_i \end{cases}$

顶层设计：




| (高位) $A_i$ | $B_i$ | $E_i$ | $G_i$ | $E_{i+1}$ | $G_{i+1}$ | |
|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | AB相等，低位决定 |
| 0 | 0 | 0 | 1 | 0 | 1 | |
| 0 | 0 | 1 | 0 | 1 | 0 | |
| 0 | 0 | 1 | 1 | d | d | (不存在) |
| 0 | 1 | 0 | 0 | 0 | 0 | |
| 0 | 1 | 0 | 1 | 0 | 0 | |
| 0 | 1 | 1 | 0 | d | d | (不存在) |
| 0 | 1 | 1 | 1 | d | d | (不存在) |
| 1 | 0 | 0 | 0 | 0 | 1 | |
| 1 | 0 | 0 | 1 | 0 | 1 | |
| 1 | 0 | 1 | 0 | 1 | 0 | |
| 1 | 0 | 1 | 1 | d | d | (不存在) |
| 1 | 1 | 0 | 0 | 0 | 0 | |
| 1 | 1 | 0 | 1 | 0 | 1 | |
| 1 | 1 | 1 | 0 | 1 | 0 | |
| 1 | 1 | 1 | 1 | d | d | (不存在) |

AB相等，低位决定

| $C_i$ \ $A_iB_i$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | | | | |
| 01 | | | | |
| 11 | d | d | d | d |
| 10 | 1 | 0 | 0 | 1 |

法2：由高位往低位传。

| $A_i$ | $B_i$ | $E_i$ | $G_i$ | | $E_{i+1}$ | $G_{i+1}$ |
|---|---|---|---|---|---|---|
| × | × | 0 | 0 | (A<B) | 0 | 0 |
| × | × | 0 | 1 | (A>B) | 0 | 1 |
| 0 | 0 | 1 | 0 | | 1 | 0 |
| 0 | 1 | 1 | 0 | | 0 | 0 |
| 1 | 0 | 1 | 0 | | 0 | 1 |
| 1 | 1 | 1 | 0 | | 1 | 0 |
| × | × | 1 | 1 | | d | d |

# 第20讲 选择与基于事件的模拟 课堂笔记

1. 选择器（多路复用器，多路开关，选择器，数据选择器）

构成：使能输入，选择输入（n个），数据输入（$2^{n-1}<i\leq 2^n$个），输出.

最简结构 2-1 多路开关.

$Y=\bar{S}I_0+SI_1$

△ 1个$2^n$-1多路开关 = 1个 $n-2^n$ 译码器 + 1个 $2^n\times 2$ 与或结构.

2. ~~多路~~ 多重多路复用器

e.g. (2重) 8-1多路开关 = 1个3-8译码器 + (2个) 8×2与或阵列.

理解：




n个选择输入 → 对应十进制 X → 第X个数据输入 → 输出

$2^{n-1}<i\leq 2^n$个数据输入.

3. Verilog实现（略）

4. 多路复用的应用：

| Gray A | B | C | Binary x | y | z |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 |










5. 基于事件的模拟.




检测所有共需 $2^3=8$.

条件：输出 $C_1$ 必须0和1各占一半.

检测电路即检测每一个全加器是否正常工作.

# 第20讲 课堂活动

1. 表3-7为真值表，~~覆盖所有输入S2S1S0的取值~~。有1个选择输入与2个信息输入。
   表3-8为紧凑真值表，~~包含所有~~。有2个选择输入与4个信息输入。

2. 8-1的8路开关紧凑真值表

| $S_2$ | $S_1$ | $S_0$ | Y |
|---|---|---|---|
| 0 | 0 | 0 | $I_0$ |
| 0 | 0 | 1 | $I_1$ |
| 0 | 1 | 0 | $I_2$ |
| 0 | 1 | 1 | $I_3$ |
| 1 | 0 | 0 | $I_4$ |
| 1 | 0 | 1 | $I_5$ |
| 1 | 1 | 0 | $I_6$ |
| 1 | 1 | 1 | $I_7$ |

3.

$D_0=0$
$D_1=1$
$D_2=1$
$D_3=0$
$D_4=0$
$D_5=1$
$D_6=1$
$D_7=0$

4.

| Event | Resulting events | | Event | Resulting events |
|---|---|---|---|---|
| (10, a, 1) | (11, a, 1) | (11, $x_1$, 1) | (12, s, 0) | |
| (11, $x_1$, 0) | (12, s, 0) | | (12, cout, 0) | |
| (11, a, 1) | (12, Cout, 1) | | | |

# 第20讲 课堂测验

真值表

| X | Y | Z | S | C |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |






注意这里端口的编号不样和左边

为了图形整洁不重画

# 第20讲 课后作业

## 3-41




注明：$D_{x,y}$表示

x表示编码器输入向量编号，

y表示向量内数据的编号位置.

$I_{x,y}$

x表示第x组向量

y表示第y组向量的第y位数据.

## 3-47

$F=\sum m(1,3,4,11,12,13,14,15)$ 用74LS151多路复用器实现

卡诺图

| CD \ AB | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | | 1 | 1 | |
| 01 | 1 | | 1 | |
| 11 | 1 | | 1 | 1 |
| 10 | | | 1 | |

电路图.




列真值表 → 根据给定使用器规模来选择.

若个数不等，则输入为剩余项的函数.

第3章末　　第4章

# 第21讲 常用组合芯片应用举例与时序电路.

## 课堂笔记.

1. 使用现成芯片达成目的. e.g. 用3-8译码器74X138构成4-16译码器.

① 译码器级联规则: 输入低位并联接译码器输入　　依次工
输入高位接各片使能信号使各译码器

e.g. 用74X139和8输入多路开关74X151 ⇒ 32-1多路复用器



→控制各使能端使各译码器依次工作

e.g. 用8输入优先编码器74X148加门电路 ⇒ 32输入优先编码

主有点,像C为层选择,使能来控制,一次选不定再下一次

e.g. 用2个4位比较器74X85 ⇒ 8位比较器.


→结果

高位直接给结果,若无法比较,再考虑较低位.

e.g. 键盘设计.

2. 时序电路(有限状态机 FSM)

结构: 组合电路(处理信息) + 存储元件(保存信息)

状态: 当前状态/现态/原态.
下一状态/次态/新态.

分类: { Mealy型 Outputs = g(Inputs, 现态.) (在右边)
Moore型 Outputs = h(现态.)




{ 同步时序电路 (必须时钟改变才会改变值)(触发沿到来)
异步时序电路

状态图与状态表 (所有输入状态都要考虑)

## 课堂活动

1. 为何要学时序逻辑电路?
   ① 组合电路依赖输入,若无输入则无输出.
   ② 当输出与输入关系存在时间依赖关系时无法用组合电路解决
   ③ 使电路更简单.
2. "状态"是过去输入的抽象表达.
3. 

Mealy型.



Moore型

4. 不做.(存储未讲)

## 课后作业

1.

| $A_0$ | $B_0$ | $C_0$ | $C_1$ | $A_1$ | $B_1$ | $C_2$ | $A_2$ | $B_2$ | $C_3$ | $A_3$ | $B_3$ |
|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

加载输入数据由方框框出所示

2. 如上(3)
3. 下一状态与现态的关系:
   在下一时钟信号到来时,现态将会变成的状态为就是现在的下一状态.
   在Mealy型下与当现态和输入有关,在Moore型下只与当前状态有关.

第4讲 课后作业.

(1) 错误：将编码器使能端 EIN 与高电平相接，这将导致 EIN 始终一直接收到1，反向后一直为0，编码器不工作，直接删去即可，如下图

(2) 正确的连接电路




(3) A 行编码：010 列编码：110

B 行编码：101 列编码：100

C 行编码：111 列编码：010

# 第22讲 记忆元件与时序电路分析 ☆☆

## 上课笔记

### 1. SR (set-reset)锁存器




| S | R | Q |
|---|---|---|
| 0 | 0 | 不变 状态不变. |
| 0 | 1 | 0 置0 (复位) |
| 1 | 0 | 1 置1 (置位) |
| 1 | 1 | d 不定 不允许 |




特征方程: $Q^{n+1}=S+\bar{R}Q$

$S\cdot R=0$

输入不变,输出也不变.

输入在一定作用下,由一状态变为另一状态,输入撤消输出不改变.

### 2. 带控制端的SR锁存器




状态图与上面一样 控制端不画.

| C | S | R | Q |
|---|---|---|---|
| 0 | × | × | 不变 |
| 1 | 0 | 0 | 不变 |
| 1 | 0 | 1 | 0 (复位) |
| 1 | 1 | 0 | 1 (置位) |
| 1 | 1 | 1 | 不允许 |

$Q^{n+1}=C(S+\bar{R}Q^n)+\bar{C}Q^n$, $S\cdot R=0$

### 3. 带控制端的D锁存器 (Date)




| C | D | Q |
|---|---|---|
| 0 | × | 0 |
| 1 | 0 | 0 (复位) |
| 1 | 1 | 1 (置位) |

$Q^{n+1}=CD+\bar{C}Q^n$

### 4. 锁存器的优缺点,

↳异步时序电路

优: 可以快速捕获外部输入

缺: 锁存器"透明"使电路状态不稳定.

### 5. 主从式边沿触发D触发器 $Q^{n+1}=D$ (只在输出仅在控制信号沿时刻变化)




(上升沿)




(下降沿触发的)




(上升沿触发的)

触发器: 定时捕获外部信号,使电路稳定,适用于同步时序电路

### 6. 时序电路分析 ☆☆

电路图 → $Q_0^*$, $Q_1^*$ Out表达式 → 列表 → 画图.

重点: 是Mealy型还是Moore型?

第22讲课堂活动.

1. SR锁存器功能表

| S | R | Next state of Q |
|---|---|---|
| 0 | 0 | No change |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | ✱d |

特征方程: $Q^{n+1}=S+\bar{R}Q^n$, $S\cdot R=0$

2. 带控制端的D锁存器

| C | D | Next state of Q |
|---|---|---|
| 0 | X | No change |
| 1 | 0 | Q=0, Reset state |
| 1 | 1 | Q=1, set state |

$Q^{n+1}=CD+\bar{C}Q^n$

3.




4.




5. 选择锁存器/触发器的情况

锁存器: 快速捕获外部输入, 异步时序电路

触发器: 定时捕获外部信号, 同步时序电路, 需要稳定电路时.

6.




(A题) 状态方程

$Q_A^*=Q_A\cdot Q_B+Q_B\cdot X$

$Q_B^*=X$

$Z=Q_A\cdot Q_B'\cdot X$

A的状态方程为 $Q_A^*=Q_A\cdot D_B+Q_B\cdot X$

(B题) 状态表

| $Q_A\cdot Q_B$ | $Q_A^*Q_B^*/Z$ | |
|---|---|---|
| | X=0 | X=1 |
| 0 0 | 00/0 | 01/0 |
| 0 1 | 00/0 | 11/0 |
| 1 1 | 10/0 | 11/0 |
| 1 0 | 00/0 | 01/1 |

(C题) 状态图




(D题) 文字描述

这是个1101序列检测器, 按照1-1-0-1输入, 不论初态为何, 都将输出1.

只要有1101序列, 就输出1.

第22讲 课堂测验.

1. 为实时捕获随机输入信号：应使用锁存器.
因为触发器会在时钟出沿外捕获瞬时信号，只能定时捕获，不能做到实时捕获.

2. SR锁存器：$Q^{n+1}=S+\bar{R}Q^n$ $C(S+\bar{R}Q^n)+\bar{C}Q^n$.
D锁存器：$Q^{n+1}=CD+\bar{C}Q^n$

3.




状态方程：$Q_A^*=\overline{(X+Y)\oplus Q_A}$，$Z=Q_A$

状态表：

| P.S. $Q_A$ | N.S. $Q_A^*$ X=0,Y=0 | X=0,Y=1 | X=1,Y=0 | X=1,Y=1 | Output Z |
|---|---|---|---|---|---|
| 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 | 1 |




状态图







课后作业.

4-3 通过模拟可得图4-47的功能表.

| C | D | Q |
|---|---|---|
| 0 | X | 不变 |
| 1 | 0 | 0（复位） |
| 1 | 1 | 1（置位） |

可见与图4-10有控制的D锁存器具有相同的功能行为.




模拟过程：

当C=0时，有$S^*=R^*=1$，故$Q^*=Q$

当C=1时，$S^*=\overline{CS\bar{D}R}=\bar{C}+S\bar{D}R=S\bar{D}$

$R^*=\overline{SCR\bar{D}}=\bar{C}+\bar{S}+DR=\bar{S}+$

有$R^*=\bar{S}^*$.

又$Q^*=\overline{\bar{Q}S^*}=\overline{\overline{QR^*}S^*}=QR^*+\bar{S}^*$

$=R^*=\bar{S}^*$

R研究前沿发时刻

关键 取上一时刻C=0（因为是上升沿触发）

故上一时刻S=R=1

故$S^*=\bar{D}$，$R^*=D$ 故$Q^*=D$

即与有一个控制的D锁存器相同

4-6 一个时序电路中，两个D触发器A和B，两个输入X和Y，一个输出Z

$D_A = XA + \bar{X}\bar{Y}$，$D_B = XB + \bar{X}A$，$Z = \bar{X}B$.

(a) 电路逻辑图：




(b) 状态表

| $D_A, D_B$ | $D_A^*, D_B^*/Z$ | | | |
|---|---|---|---|---|
| | X=0, Y=0 | X=1, Y=1 | X=1, Y=0 | X=1, Y=1 |
| 0 0 | 10/0 | 00/0 | 00/0 | 00/0 |
| 0 1 | 10/1 | 00/1 | 01/0 | 01/0 |
| 1 0 | 11/0 | 01/0 | 10/0 | 10/0 |
| 1 1 | 11/1 | 01/1 | 11/0 | 11/0 |

(c) 状态图：




(d) 类型：~~moore~~ mealy 型.

# 第23讲 时序电路设计(1) ☆☆☆

## 上课堂笔记

### 1. 设计步骤

功能说明→形式化(状态图/状态表)→状态赋值(给每个状态指定编码)
→选定触发器,确定输入方程→确定输出方程→优化,工艺映射

### 2. 1101序列识别器

Mealy型




| 现态 | 次态/输出 | |
|---|---|---|
| | X=0 | X=1 |
| A | A/0 | B/0 |
| B | A/0 | C/0 |
| C | D/0 | C/0 |
| D | A/0 | B/0 |

Moore型




| 现态 | 次态 X=0 | 次态 X=1 | 输出 |
|---|---|---|---|
| A | A | B | 0 |
| B | A | C | 0 |
| C | D | C | 0 |
| D | A | E | 0 |
| E | A | C | 1 |

### 3. 状态图/表设计方法:

### 4. 等价状态

(1) 定义:若$S_1$、$S_2$①输出相同,②下一状态相同、等效、交错(互相为下一状态),则$S_1$、$S_2$等价,记为($S_1$、$S_2$)

(2) 等价传递:若($S_1$,$S_2$),($S_2$,$S_3$)则($S_1$,$S_3$)

(3) 相等价状态可撤消重叠部分.

### 5. 状态赋值

(1) 计数分配法 A=00, B=01, C=10, D=11 简单直接但成本开销大

(2) 格雷码分配法 A=00, B=01, C=11, D=10 计数电路更适用,不易出错)

(3) 单热点分配法 A=0001, B=0010, C=0100, D=1000. (每个状态用一个触发器)
在作用电路调试分析.

☆列方程时有互斥性,只需写为1的就可.



上课堂活动（此部分题为附）

2. 101序列识别器 Mealy 状态图/状态表（末尾0不重叠）




| 现态 | 次态/输出 X=0 | X=1 |
|---|---|---|
| A | A/0 | B/0 |
| B | C/0 | B/0 |
| C | A/0 | A/1 |

~~3. 101序列识别~~

3. 1) 输入为0时，$S_1$、$S_2$ 输出为1且都跳转到 $S_0$。

2) 输入为1时，$S_1$、$S_2$ 输出为0且都跳转到 $S_2$。

4. 在什么情况下用各个状态赋值方法？

(1) 计数分配法：简单直接但成本开销大

(2) 格雷码分配法：计数电路更适用，且不易出错。

(3) 单热点分配法：往往用于电路调试与分析。

5. $D_A = A\bar{X} + B\bar{X} + D\bar{X}$

$D_B = AX + \cancel{B\bar{X}} + DX$

$D_C = BX + CX$

$D_D = C\bar{X}$

$Z = DX$

上课堂测验：设计001序列识别器（错误）




| 现态 | 次态/输出 X=0 | X=1 |
|---|---|---|
| A | B/0 | A/0 |
| B | ~~C~~/0 | ~~A~~/0 |
| C | ~~B~~/0 | D/0 |
| D | B/0 | ~~B~~/1 |




| $Q_A Q_B$ 现态 | $Q_A^* Q_B^*$ 次态/输出 X=0 | X=1 |
|---|---|---|
| 00 | 01/0 | 00/0 |
| 01 | 11/0 | 00/0 |
| 11 | 01/0 | 10/0 |
| 10 | 01/0 | 00/1 |

可得 $Q_A^* = \bar{Q_A}Q_B\bar{X} + Q_A\bar{Q_B}X$

$Q_B^* = \bar{X}$

$Z = Q_A\bar{Q_B}X$



上课堂测验：设计001序列识别器.




| $Q_A^n, Q_B^n$ 现态 | 次态/输出 $Q_A^{n+1}Q_B^{n+1}/Z$ | |
|---|---|---|
| | X=0 | X=1 |
| 00 | 01/0 | 00/0 |
| 01 | 11/0 | 00/0 |
| 11 | 11/0 | 10/0 |
| 10 | 01/0 | 00/1 |

有 $\begin{cases} Q_A^* = Q_B\bar{X} + Q_AQ_B \\ Q_B^* = \bar{X} \\ Z = Q_A\bar{Q}_BX \end{cases}$

电路图：




上课后作业23

4-15

状态图




(a) 给出状态表

| 现态 | 次态 X=0 | 次态 X=1 | 输出 |
|---|---|---|---|
| A | B | D | 0 |
| B | D | C | 0 |
| C | A | F | 0 |
| D | F | C | 1 |
| E | C | E | 1 |
| F | E | F | 1 |

(b) A-~~000~~ 001 B-~~001~~ 010 C-011

D-100 E-101 F-110

| $Q_AQ_BQ_C$ 现态 | 次态 $Q_A^*Q_B^*Q_C^*$ X=0 | 次态 X=1 | Z 输出 |
|---|---|---|---|
| ~~000~~ 001 | 010 | 100 | 0 |
| ~~001~~ 010 | 100 | 011 | 0 |
| 011 | 001 | 110 | 0 |
| 100 | 110 | 011 | 1 |
| 101 | 011 | 101 | 1 |
| 110 | 101 | 110 | 1 |

用这个编码编出来太烦了，所以重新编码。

(b) 新编码对应表：

| | |
|---|---|
| A | 010 |
| B | 100 |
| C | 110 |
| D | 001 |
| E | 011 |
| F | 101 |

这样输出值 $Z=Q_3$

| $Q_1Q_2Q_3$ 现态 | 次态 $Q_1^*Q_2^*Q_3^*$ X=0 | 次态 X=1 | Z 输出 |
|---|---|---|---|
| 010 | 100 | 001 | 0 |
| 100 | 001 | 110 | 0 |
| 110 | 010 | 101 | 0 |
| 001 | 101 | 110 | 1 |
| 011 | 110 | 011 | 1 |
| 101 | 011 | 101 | 1 |

有 $\begin{cases} Q_1^* = Q_1X + \bar{Q}_1\bar{X} + \bar{Q}_2X \\ Q_2^* = \bar{Q}_1XQ_3 + Q_1Q_2\bar{X} + Q_1Q_3\bar{X} + \bar{Q}_2X\bar{Q}_3 + Q_2Q_3 \\ Z = Q_3^* = Q_1Q_3 + Q_2X + \bar{Q}_2\bar{X} \end{cases}$

使用德摩律化简得变式 $\begin{cases} Q_1^* = \overline{\overline{Q_1X}\cdot\overline{Q_1\bar{X}}\cdot\overline{\bar{Q}_2X}} \\ Q_2^* = \overline{\overline{Q_1XQ_3}\cdot\overline{Q_1Q_2\bar{X}}\cdot\overline{Q_1Q_3\bar{X}}\cdot\overline{\bar{Q}_2X\bar{Q}_3}\cdot\overline{Q_2Q_3}} \\ Z = Q_3^* = \overline{\overline{Q_1Q_3}\cdot\overline{Q_2X}\cdot\overline{\bar{Q}_2\bar{X}}} \end{cases}$

(c) 设计最优电路：




(d) 单热点编码，ABCDEF →

| | P.S. | N.S. X=0 | N.S. X=1 | Z 输出 |
|---|---|---|---|---|
| A | 100000 | 010000 | 000100 | 0 |
| B | 010000 | 000100 | 001000 | 0 |
| C | 001000 | 100000 | 000001 | 0 |
| D | 000100 | 000001 | 001000 | 1 |
| E | 000010 | 001000 | 000010 | 1 |
| F | 000001 | 000010 | 000001 | 1 |

$D_A = C\bar{X}$　$D_B = A\bar{X}$　$D_C = BX + DX + E\bar{X} = \overline{\overline{BX}\cdot\overline{DX}\cdot\overline{E\bar{X}}}$

$D_D = AX + B\bar{X} = \overline{\overline{AX}\cdot\overline{B\bar{X}}}$　$D_E = EX + F\bar{X} = \overline{\overline{EX}\cdot\overline{F\bar{X}}}$　$D_F = CX + D\bar{X} + FX = \overline{\overline{CX}\cdot\overline{D\bar{X}}\cdot\overline{FX}}$

$Z = D + E + F = \overline{\bar{D}\bar{E}\bar{F}}$

4-16 (2021期末考题3)

(a) 从电路可抽象出状态方程

$$\begin{cases} Y_1^* = X\bar{Y}_3 + \bar{X}\bar{Y}_1 Y_3 \\ Y_2^* = \bar{X}\bar{Y}_3 + \bar{X}Y_2 + X\bar{Y}_2 Y_3 \\ Z = Y_3^* = \bar{Y}_2 Y_3 + X\bar{Y}_3 \end{cases}$$

显然这是一个Mealy型机

| 现态 $Y_1Y_2Y_3$ | $Y_1^*Y_2^*Y_3^*/Z$ X=0 | X=1 |
|---|---|---|
| A 000 | 010/0 | 101/1 |
| B 001 | 101/1 | 011/1 |
| C 010 | 010/0 | 101/1 |
| D 011 | 110/0 | 000/0 |
| E 101 | 001/1 | 011/1 |
| F 110 | 010/0 | 101/1 |

| 给定编码 | |
|---|---|
| A | 000 |
| B | 001 |
| C | 010 |
| D | 011 |
| E | 101 |
| F | 110 |

(a) 可得到

| P.S. | N.S./Z X=0 | X=1 |
|---|---|---|
| A | C/0 | E/1 |
| B | E/1 | D/1 |
| C | C/0 | E/1 |
| D | F/0 | A/0 |
| E | B/1 | D/1 |
| F | C/0 | E/1 |

(b)
不难发现 A、C、F等价，B、E等价

~~E6~~ 2

~~A、B、E~~ A、C、F → M

B、E → N

D → P

(b) 可得到

| P.S. | N.S./Z X=0 | X=1 |
|---|---|---|
| M | M/0 | N/1 |
| N | N/1 | P/1 |
| P | M/0 | M/0 |

(c) 令 M 00 有

| N | 01 |
|---|---|
| P | 11 |

(当然输出是状态变量$Y_2$)

| P.S. $Y_1Y_2$ | N.S./Z X=0 | X=1 |
|---|---|---|
| 00 | 00/0 | 01/1 |
| 01 | 01/1 | 11/1 |
| 11 | 00/0 | 00/0 |

有 $\begin{cases} Y_1^* = \bar{Y}_1 Y_2 X \\ Y_2^* = Z = \bar{Y}_1 X + \bar{Y}_1 Y_2 \end{cases}$

(d) 原电路：14×3+7×2+3+2×3+1=63

新电路：14×2+8×3+3=37

由于37<63 显然新电路成本减少了。

新电路图：



板校补充题.

一、时序电路设计补充

1. 设计一个有2个输入端X和Y以及1个输出Z的同步时序电路。复位后，当X和Y输入1的个数为4的整数倍时，输出为1否则为0.

| | S0 (Moore) | P.S. | N.S. XY=00 | XY=01 | XY=11 | XY=10 | Out |
|---|---|---|---|---|---|---|---|
| 4余1 | $S_1$ | $S_0$ | $S_0$ | $S_1$ | $S_2$ | $S_1$ | 1 |
| 4余2 | $S_2$ | $S_1$ | $S_1$ | $S_2$ | $S_3$ | $S_2$ | 0 |
| 4余3 | $S_3$ | $S_2$ | $S_2$ | $S_3$ | $S_0$ | $S_3$ | 0 |
| | | $S_3$ | $S_3$ | $S_0$ | $S_1$ | $S_0$ | 0 |

2. 3位二进制码串行奇偶检测器，若连续三位为有奇偶数个1则输出1

S0初态. (Mealy)

| | P.S. | N.S. X=0 | X=1 |
|---|---|---|---|
| $S_{10}$ 第一位有在且为偶 | $S_0$ | $S_{10}/0$ | $S_{11}/0$ |
| $S_{11}$ 第一位有在且为奇 | $S_{10}$ | $S_{20}/0$ | $S_{21}/0$ |
| $S_{20}$, ~~$S_{21}$~~ 第二位有在且和为偶 | $S_{11}$ | $S_{21}/0$ | $S_{20}/0$ |
| $S_{21}$. 第二位有在且和为奇. | $S_{20}$ | $S_0/1$ | $S_0/0$ |
| | $S_{21}$ | $S_0/0$ | $S_0/1$ |




3. 设计串行8421码合法性检测器 ~~(输入顺序先低后高)~~

非法数字 1010、1011、1100、1101、1110、1111. 时输出1




(输入顺序先低后高)

最高位为0
必定是码字
100X为码字
其余非码字.
即确定100
就可以pass了




(输入顺序先高位后低位)

~~数字电路补充~~ 补课后作业23 4-15(d)图.



# 第24讲 时序电路设计(2)

## 上课堂笔记

### 1. 状态机图




状态机图很难理解




// R有在B'情况下Y为1

// 输出之为1

// 输出皆为1写在这里

方法: 先写状态,值迁,写完再关注输出.

条件约束检验: 一个给定状态出发的不同时钟转 $T_{ij}\cdot T_{ik}=0$; $\Sigma T_{ij}=1$

同一输出不同取值的条件对 满足 $O_{ij}\cdot O_{ik}=0$ $\Sigma O_{ij}=1$

### 2. 以例题为例全过程解析.

题: 设计一个有2输入A,B,一输出Z的时钟同步时序电路,Z为1当且仅当①前面2个脉冲角出发沿上,A值相同 ②或从上一次①条件成立起,B一直为1;否则0.

(1) 做状态机图.

INPUT A,B
OUTPUT Z
Defaults Z=0




(2) 条件约束检验 (略)

(3) 状态编码: 必须考虑未使用的状态,有2种方法:

最小冒险法: 一旦进入后可快速脱离

最小成本法: 可简化激励函数,降低成本.

① 用表达式表示状态表

② 最小冒险法/最小成本法

| 状态 | 状态编码 $Q_1$ $Q_2$ $Q_3$ |
|---|---|
| INIT | 0 0 0 |
| $A_0$ | 1 0 0 |
| $A_1$ | 1 0 1 |
| OK0 | 1 1 0 |
| OK1 | 1 1 1 |

$Z = Q_1Q_2$

$D_1 = Q_1 + Q_1'Q_2'Q_3' = Q_1 + Q_2'Q_3'$

$D_2 = Q_1Q_3'A' + Q_1Q_3A + Q_1Q_2B$

$D_3 = Q_1A + Q_2'Q_3'A$.

| 状态 | 状态编码 $Q_1Q_2Q_3$ | 输入条件 | 下一状态 | 状态编码 $Q_1^*Q_2^*Q_3^*$ | 非0输出 |
|---|---|---|---|---|---|
| INIT | 000 | A' | $A_0$ | 100 | |
| | 000 | A | $A_1$ | 101 | |
| $A_0$ | 100 | A' | OK0 | 110 | |
| | 100 | A | $A_1$ | 101 | |
| $A_1$ | 101 | A' | $A_0$ | 100 | |
| | 101 | A | OK1 | 111 | |
| OK0 | 110 | B'B' | OK0 | 110 | Z |
| | 110 | AB | $A_1$ | 101 | Z |
| DK1 | 111 | A | OK1 | 111 | Z |
| | 111 | A'B' | OK1 | 111 | Z |
| | 111 | A'B | $A_0$ | 100 | Z |
| 未用状态 | 001 | 1 | OK0 | 110 | |
| | 010 | 1 | INIT | 000 | |
| | 011 | 1 | INIT | 000 | |
| 未用状态 | 001 | 1 | INIT | 000 | |
| | 010 | 1 | d | ddd | d |
| | 011 | 1 | d | ddd | d |

冒险 / 最小成本法

最小成本法：

$Z = Q_2$

$D_1 = 1$

$D_2 = Q_1Q_3'A + Q_3A + Q_2B$

$D_3 = A$

3. 时序电路验证：人工/计算机模拟

4. 用verilog描述时序电路

二进程：2个always语句，一个刻画时钟沿更迭状态，一个描述状态转移+输出

三进程：3个 …

noteVoid

Y=0 : $\bar{A}\bar{B}$, Y=1 : A+B　$(\bar{A}\bar{B})\cdot(A+B)=0$, $\bar{A}\bar{B}+(A+B)=1$

Z=0 : A+B, Z=1 : $\bar{A}\bar{B}$　$(\bar{A}\bar{B})\cdot(A+B)=0$, $\bar{A}\bar{B}+(A+B)=1$

满足约束

# P24课堂活动

1. 验证 $S_2$ 状态下转换条件与输出条件是否满足约束

转换条件 $(A+B)\cdot(\bar{A}\bar{B})=0$ ; $(A+B)+(\bar{A}\bar{B})=1$　满足约束

输出条件 ~~Y=Z=0 ; Y≠Z=1~~　~~满足约束~~

2. 将状态机图补完整.




3. 对于例24.1最低成本设计法.

$D_2 = Q_1Q_3'A' + Q_3A + Q_2B$

$D_3 = A$

该系统有自启动能力. 因为 $D_1=1$.

所以非未用状态的下一状态必是正常状态.

4. 为何在对时序电路验证时，不仅要观察输出是否正确，也要观察状态是否对?

答：输出是由状态和(与输入)决定的，通过观察状态是否正确，

可检测到错误发生的位置，也可防止输出碰巧正确但逻辑错误的情况

5. 三进程法设计ok电路.

```
module ok_circuit(CLK, RESET, A, B, Z)
  input CLK, RESET, A, B;
  output Z;
  reg [2:0] state, next_state;
  parameter INIT=3'b000, A0=3'b100, A1=3'b101, OK0=3'b110, OK1=3'b111;
  reg Z;
//进程一
always @(posedge CLK or posedge RESET)
  begin
    if (RESET) state<=INIT  else  state<=next_state;
  end
//进程二
  always @(~~A或~~ A or B or state)
  begin
```

```
case(state)
  INIT: begin next_state = A ? A1 : A0;
  A0 : next_state = A ? A1 : OK0;
  A1 : next_state = A ? OK1 : A0;
  OK0 : begin
        if (!A) next_state = OK0;
        else if (B) next_state = OK1;
        else next_state = A1;
        end
  OK1 : begin
        if (A) next_state = OK1;
        else if (B) next_state = OK0;
        else next_state = A0;
  endcase
end
//进程三
always@ (state)
 begin
   case (state)
     INIT: Z = 1'b0
     A0 : Z = 1'b0
     A1 : Z = 1'b0
     OK0 : Z = 1'b1
     OK1 : Z = 1'b1
   endcase
 end
endmodule
```

# 上24 课堂测验

1. 状态机图




| | $Q_1Q_2Q_3Q_4$ 状态编码 | 输入条件 | 下一状态 | $Q_1^*Q_2^*Q_3^*Q_4^*$ 状态编码 | 非0输出 |
|---|---|---|---|---|---|
| A | 1000 | X | B | 0100 | |
| | | X' | A | 1000 | |
| B | 0100 | X | C | 0010 | |
| | | X' | A | 1000 | |
| C | 0010 | X | C | 0010 | |
| | | X' | D | 0001 | |
| D | 0001 | X | B | 0100 | Z |
| | | X' | A | 1000 | |

(1) 验证转换条件与输出条件正确性.

转换条件验证:

A: $\bar{X}\cdot X=0$, $\bar{X}+X=1$

B: $\bar{X}\cdot X=0$, $\bar{X}+X=1$

C: $\bar{X}\cdot X=0$, $\bar{X}+X=1$

D: $\bar{X}\cdot X=0$, $\bar{X}+X=1$

输出条件验证

A: $Z=0: X+\bar{X}$; $Z=1: \emptyset$; $(\bar{X}+X)\cdot\emptyset=0$, $(\bar{X}+X)+\emptyset=1$

B: $Z=0: X+\bar{X}$; $Z=1: \emptyset$; $(\bar{X}+X)\cdot\emptyset=0$, $(\bar{X}+X)+\emptyset=1$

C: $Z=0: X+\bar{X}$; $Z=1: \emptyset$; $(\bar{X}+X)\cdot\emptyset=0$, $(\bar{X}+X)+\emptyset=1$

D: $Z=0: \bar{X}$; $Z=1: X$; $\bar{X}\cdot X=0$, $\bar{X}+X=1$

综上可见, 转换条件与输出条件均正确.

(2) 激励方程:

~~$D_A=AX'+BX'+DX'$~~ $Q_1^*=Q_1X'+Q_2X'+Q_4X'$

~~$D_B=AX+DX$~~ $Q_2^*=Q_1X+Q_4X$

~~$D_C=BX+CX$~~ $Q_3^*=Q_2X+Q_3X$

~~$D_D=CX'$~~ $Q_4^*=Q_3X'$

输出方程 $Z=Q_4X$

~~2. Clock Edge~~ 0 1 2 3 4 5 6 7 8 9

~~Input EN:~~ X 0 1 0 1 0 1 0 1

~~State(A,B):~~ X

~~Output MAX:~~ X

2. CLock Edge 0 1 2 3 4 5 6 7 8 9 10

Input R: X 1 0 0 0 0 0 0 0 0

Input EN: X 0 0 1 0 1 0 1 0 1

State(A,B): X,X 0,0* 0,0 0,0 0,1 0,1 1,0 1,0 1,1 1,1 0,0

Output MAX: X 0 0 0 0 0 0 0 0 1

P24 课后作业

4-23

注：状态0表示上一位输入的是0；状态1表示上一位输入的是1

(a) Mealy型状态图




(b) 状态表

| P.S. (Q) | N.S./Z (Q*) X=0 | X=1 |
|---|---|---|
| 0 | 0/1 | 0/0 |
| 1 | 0/0 | 1/1 |

可得 $\begin{cases} Q^* = X\bar{Q} + XQ \\ Z = X\bar{Q} + XQ \end{cases}$

(c) 用D触发器和逻辑门实现电路




4-26

(a) 状态图




(b) 状态表：

| 现态 | 次态/输出 XY=00 | XY=01 | XY=11 | XY=10 |
|---|---|---|---|---|
| INIT | INIT/0 | INIT/0 | S/1 | S/1 |
| S | S/0 | INIT/0 | INIT/0 | S/0 |

# 第25讲 时序电路定时与同步控制

## 上课笔记

1. 触发器定时：

△ 触发器建立、保持时间

△ D变化未满足建立、保持时间，Q将出错、不确定，亚稳态。

2. 时钟周期

$t_P$：时钟周期

$t_{pd,FF}$ 触发器传播延迟。

$t_{pd,COMB}$ 组合电路延迟。

$t_{slack}$ 冗余时间 ≥0

$t_{hold}$ 被包含在 $t_{pd,FF}$ 内，且 $t_{pd,FF} > t_{触发器hold}$

计算公式：$f = \frac{1}{t_P} = t_{pd,FF} + t_{pd,COMB} + t_{setup} (+ t_{slack})$

要预留 $t_{slack}$，导致结果（门的级数会取小的那个）

3. 同步控制

同步→同步　时钟同步可共用，时钟不同步用较小慢的。

同步→异步　同步输出不得有冒险。

异步→同步　异步输出必须与同步电路时钟同步

4. 同步

①保证

②用接收电路的时钟对输入信号进行同步

即在RDY与原电路间加多个D触发器，RDY_S在确定时刻翻转

（D触发器的时钟由原电路时钟控制）

上课堂测验 活动

1.




若D先从0→1，C再从1→0且D先于C到达输入，
对于S输入为1，保持不变；对于R，输入为1，此时Q为1
故触发器在时钟下降沿到来时，数据保持不变，具有保持时间.

2. 时序电路时钟周期至少为长：至少为 $t_{pd,FF} + t_{pd,comb} + t_{setup} + t_{clock}$.
$t_{hold}$ 为何未被计算在时钟周期内？$t_{hold}$ 与 $t_{pd,FF}$ 重合位置包含且 $t_{hold} \le t_{pd,FF}$，故被包含在 $t_{pd,FF}$ 内了.

3. 若RDY到左边触发器时间较短.




4. 若RDY到中间触发器时间较短.




5. 异步信号作用于同步电路的同步问题如何解决.
(1) 保证输入信号有足够的时间到达各触发器.
(2) 保证输入信号到达触发器的时间不违约.
(3) 用接收电路的时钟对输入信号进行同步.
工作过程：在RDY与原电路之间放置2个D触发器，RDY_S在确定的时刻落脚转。在实际中，用多个D触发器可有效减少亚稳态产生的概率.

## 上课堂测验

1. 为什么触发器有在定时问题？

① 电信号经过导线或元器件均需要时间

② 路径长短不同，负载不同，信号传递时间不一样，相距近时易产生错误

2. 若输入信号在触发器的建立时间或保持时间范围内发生变化，触发器的输出具体会出现什么情况？

输出可能为0，可能为1，也可能在0、1间跳变，是不确定的情况。

若不满足建立时间或保持时间，触发器将进入亚稳态，进入亚稳态后将在0、1之间跳变，此时需要一个恢复时间。

以如下电路为例：




若在 $t_{hold}$ 内 D由：0→1，C：1→0

则 $\bar{S}$ 有 1→0→1，$\bar{R}$ 有 0→1。

输出 Q 为 0→1→?，$\bar{Q}$ 为 1→?

此时输出就具有不确定性。

## 上课后作业

4-58

(a) 冲突时刻 28 ns

(b) 冲突时刻 16ns、24ns。

4-59

(a) $t_a = t_{pdXOR} + t_{pdXOR} = 0.04 + 0.04 = 0.08$ ns

(b) $t_b = t_{pdXOR} + t_{pd反} + t_s = 0.04 + 0.01 + 0.02 = 0.07$ ns

(c) $t_c = t_{pdFF} + 2t_{pdXOR} = 0.08 + 2 \times 0.04 = 0.16$ ns

(d) $t_d = t_{pdFF} + t_{pdXOR} + t_{pd反} + t_s = 0.08 + 0.04 + 0.01 + 0.02 = 0.15$ ns

(e) $f_{max} = 1/0.15\text{ns} = 6.67$ GHz.

# 第26讲 可编程逻辑器件

上课堂笔记。

1. 数字电路实现方式：通用芯片/可编程逻辑器件

2. 设计空间

3. 三类PLD，基本配置=与项1+与项2+…+与项n。

PROM（与固定，或可编程） PAL（与可编程 或固定~~不编程~~） PLA（都可编



4. 现场可编程逻辑器件 FPGA。

上课堂活动

1.




该种连接方式 不正确 原因：~~3.5V-0.1V=1.4V~~ ~~4.9V-3.5V=1.4V~~ 又.

中间级联噪声容限为0.

2. 当逻辑门输出负载的等效电容增加时，电路的延时是增加还是减小？

电路延时增加了.

3. 为什么说每个输出可实现n个最多至5变量函数？

对于译码器的每一位，其都相当于$I_0 \sim I_4$的函数.

若3号单元的值为46H，请画出连接符。 46H = 01000110




4. $W = AB\bar{C} + \bar{A}\bar{B}C\bar{D}$ $X = A + BCD$

$Y = \bar{A}B + CD + \bar{B}\bar{D}$ $Z = A\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + AB\bar{C} + \bar{A}\bar{B}C\bar{D}$

$F_1 = A\bar{B} + AC + \bar{A}B\bar{C}$ $F_2 = \overline{AC + BC}$

5. 配置：0-10位分别为 0110 0001 X 00 （X表示任意值）

上~~课后作业~~ 课堂测验

a接x，b接z，carry-in接y，f(x,y,z)从carry-out输出.

~~端~~序列0-10为 1010 0100 XXX （X表示随意）

上课后作业

5-8 PLA

A: 

B: 

C:

D: 

$A(x,y,z) = x\bar{Y} + \bar{x}Y + \bar{Y}z$

$B(x,y,z) = x\bar{Y} + \bar{x}Y + \bar{Y}z$

$C(x,y,z) = \bar{Y}z$

$D(x,y,z) = \bar{x} + \bar{Y}z + Y\bar{z}$

共有5个最小乘积项.

5-13 PAL

F: 

G: 

注意PAL每个输出至多3个接0, 即3个乘积项.

令 $H = A\bar{B}C + B\bar{C}D + BC\bar{D}$

有 $F = H + CD + \bar{A}B$

$G = H + \bar{A}B$

5-18

⚠注意卡诺图10,11的位置

由状态表绘制卡诺图



有 $Q^* = \bar{A}B\bar{Q} + AB + BQ$, $Z = Q$.

$Q=0$ 时 $Q^* = AB + A\bar{B}$, 故0:3为1001

$Q=1$ 时 $Q^* = B$, 故4:7为0011

MUX2要通过Q作为选择, 故8为1

9,10要通过有用的信号, 故9,10为1

综上 0:10 为 1001 0011 111

(接0: in_1接a, in_2接b, 右侧输出为Z)

FPGA示意图



模十计数器
记录10个.

CTR4的模式图.




# 第27讲 寄存器.

## 上课堂笔记

### 1. 寄存器与加载使能

①门控时钟 Load, clock → Cinput

load=0时 Cinput=1
load=1时 Cinput=clock. 有在 时钟歪斜

②控制数据 (如右图所示→)
(不有在时钟歪斜问题)




EN=1 $Q^*=D$ 触发
EN=0 $Q^*=Q$ 锁存

带使能端的D触发器.

### 2. 计数器.




行波计数器




(串行)同步计数器




(并行)同步计数器

### 3. 移位寄存器.

①




时钟每次上跳变, 内容向右移1位.




最简单的移位寄存器.

②具有并行加载功能的移位寄存器 (SHR4)

| 功能表 | shift | load | |
|---|---|---|---|
| | 0 | 0 | 保持不变 |
| | 0 | 1 | 并行加载 |
| | 1 | X | 从Q0→Q3向下移位 |




③扭环计数器. (Johnson计数器)




4位扭环计数器电路
(不具有自校正能力)




具有自校正能力的
4位扭环计数器
状态出现0x0x0时
重新装载0001

上课堂测验活动

## 控制数据电路

1. 功能电路：




逻辑门：




2. 假设移位寄存器工作在移位模式下.




x表示0任意值.

3.

| Load | Count | 功能 |
|---|---|---|
| 0 | 0 | 锁存 |
| 0 | 1 | 计数 |
| 1 | 0 | 加载数据 |
| 1 | 1 | 加载数据 |

并行计数

4.




5. 计数器：能够在输入脉冲序列的激励下遍历指定状态序列的寄存器.

6. 原扭环计数器可有输出状态0000、0001、0011、0111、1111、1110、1100/1000，当出现0XX0时，该计数器被重置为0001，重新加载使其进入正常状态，故有校正特性.

上课堂测验：

1. 用CTR4设计4-15模12计数器



2. 设计一个能实现有符号补码数左移和右移的8位移位寄存器。

用SHR4实现

左移：补0

右移：正数补0

负数补1

| $S_1$ | $S_0$ | 功能 |
|---|---|---|
| 0 | 0 | 右移 |
| 0 | 1 | 左移 |




上课后作业：

6-5 修改图6-11寄存器，按下面功能表描述进行。

| $S_1$ | $S_0$ | |
|---|---|---|
| 0 | 0 | 不变 |
| 0 | 1 | 加载并行数据 |
| 1 | 0 | 向下移位 |
| 1 | 1 | 清零 |




修改后的某一级逻辑图。

6-10 (a) 设计格雷码计数序列4位向上/向下计数器；若向上则 $U=1$，否则 $U=0$

$D_0 = U(\bar{G}_3\bar{G}_2\bar{G}_1 + \bar{G}_3G_2G_1 + G_3\bar{G}_2G_1 + G_3G_2\bar{G}_1) + \bar{U}(\bar{G}_3\bar{G}_2G_1 + \bar{G}_3G_2\bar{G}_1 + G_3G_2G_1 + G_3\bar{G}_2\bar{G}_1)$

$D_1 = G_1\bar{G}_0 + U(\bar{G}_3\bar{G}_2G_0 + G_3G_2G_0) + \bar{U}(\bar{G}_3G_2G_0 + \bar{G}_3G_2G_0)$

$D_2 = G_2\bar{G}_1 + G_2G_0 + U\bar{G}_3G_1\bar{G}_0 + \bar{U}G_3G_1\bar{G}_0$

$D_3 = G_3G_0 + G_3G_1 + U G_2\bar{G}_1\bar{G}_0 + \bar{U}\bar{G}_2G_1G_0$

b) 4位格雷码计数器 $2^n$ 次；同步二进制计数器/行波计数器：$(2^{n+1}-2)$ 次

6-13




11→ 0000 1011

233→ 1110 1001

# 第28讲 微操作与寄存器传输

上课笔记. RTL:寄存器传输级/语言.

1. 微操作:不再细分的操作. ⊕当在条件中表示"或".

① 传输类微操作: e.g. $K_1: R_2 \leftarrow R_1$

② 算术微操作: $R_0 \leftarrow R_1+R_2$ $R_2 \leftarrow \overline{R_2}$ $R_2 \leftarrow \overline{R_2}+1$ (求补)

$R_0 \leftarrow R_1+\overline{R_2}+1$ $(R_1-R_2)$ $R_0 \leftarrow R_1+1$ $R_0 \leftarrow R_1-1$

③ 逻辑微操作: $R_0 \leftarrow \overline{R_1}$ $R_0 \leftarrow R_1 \oplus R_2$

$R_0 \leftarrow R_1 \vee R_2$ $R_0 \leftarrow R_1 \wedge R_2$.

④ 移位微操作: 逻辑移位: $R_0 \leftarrow sr\ R_0$; $R_1 \leftarrow sl\ R_2$

算术移位: (符号不变,大小变化)

2. 寄存器传输方式.

① 基于MUX的多寄存器传输

② 基于BUX的多寄存器传输

△三态输出结构




| 功能表 | | |
|---|---|---|
| EN | IN | OUT |
| 0 | X | High-z |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

可能出现冲突,需保证时刻只能有一个接入总线.

△三态总线




3. 串行传输

# 上课堂活动

1. 画出与表达式 $K_1: R_2 \leftarrow R_1$ 对应的寄存器传输电路.




2. 画出与以下表达式对应的寄存器传输电路.

$\overline{X} \cdot K_1: R_1 \leftarrow R_1 + R_2$

或 $X \cdot K_1: R_1 \leftarrow R_1 + \overline{R_2} + 1$




3. 画出与表达式 if ($K_1$=1) then ($R_0 \leftarrow R_1$) else if ($K_2$=1) then ($R_0 \leftarrow R_2$) 对应.




4.

| | $S_0$ | $S_1$ | $S_2$ | $L_0$ | $L_1$ | $L_2$ |
|---|---|---|---|---|---|---|
| $R_0 \leftarrow R_1$ | 1 | X | X | 1 | 0 | 0 |
| $R_1 \leftarrow R_0, R_0 \leftarrow R_2$ | 0 | 0 | X | 1 | 1 | 0 |
| $R_1 \leftarrow R_0, R_2 \leftarrow R_1$ | X | 0 | 1 | 0 | 1 | 1 |
| ~~$R_0 \leftarrow R_1$~~ | ~~1~~ | ~~X~~ | ~~X~~ | ~~1~~ | ~~0~~ | ~~0~~ |
| ~~$R_1 \leftarrow R_0, R_0 \leftarrow R_2$~~ | ~~0~~ | ~~0~~ | ~~X~~ | ~~1~~ | ~~1~~ | ~~0~~ |
| ~~$R_1 \leftarrow R_0, R_2 \leftarrow R_1$~~ | ~~X~~ | ~~0~~ | ~~1~~ | ~~0~~ | ~~1~~ | ~~1~~ |

5.

| | $E_0$ | $E_1$ | $E_2$ | $L_0$ | $L_1$ | $L_2$ |
|---|---|---|---|---|---|---|
| $R_0 \leftarrow R_1$ | 0 | 1 | 0 | 1 | 0 | 0 |
| $R_1 \leftarrow R_0, R_2 \leftarrow R_0$ | 1 | 0 | 0 | 0 | 1 | 1 |
| $R_1 \leftarrow R_0, R_2 \leftarrow R_1$ | 0 | 1 | 0 | 0 | 0 | 1 |
| | 1 | 0 | 0 | 0 | 1 | 0 |

6.




7. 画出实现 0101+1001 运算的信号波形.




上课后作业：用多路开关与D触发器设计一个双向移位寄存器.

| 功能表 | |
|---|---|
| $S_1$ | $S_0$ |
| 0 | 0 保持不变 |
| 0 | 1 向左移位 |
| 1 | 0 向右移位 |
| 1 | 1 并行加载 |



※用逻辑门、多路复用器和D触发器设计一个4位计数器，功能如下所示

| 功能 | |
|---|---|
| $S_1$ | $S_0$ |
| 0 | 0 |
| 0 | 1 |
| 1 | 0 |
| 1 | 1 |




补：






上课后作业

6-31 (本题很多流异) 相同的目的→同一选择器.

(a) 目的寄存器 ← 源寄存器

$R_0 \leftarrow R_1, R_2$

$R_1 \leftarrow R_4$

$R_2 \leftarrow R_3, R_4$

$R_3 \leftarrow R_1$

$R_4 \leftarrow R_0, R_2$

(b) 源寄存器 → 目的寄存器

$R_0 \rightarrow R_4$

$R_1 \rightarrow R_0, R_3$

$R_2 \rightarrow R_0, R_4$

$R_3 \rightarrow R_2$

$R_4 \rightarrow R_1, R_2$

(c) 最少需3条总线 (考虑到$C_6$时同时有在3个操作)

(d)




6-32

(a) 最少需要2条总线. (因为有2个时钟周期)

(b)




3.



# 第29讲 寄存器单元设计与传输控制实例

上课堂笔记.

1. 寄存器单元设计.



上课堂活动 (假设前提买有1付为1).




1、 $EN = AND + EXOR + OR = AND \oplus EXOR \oplus OR$

$D_i = AND \cdot (A_i \cdot B_i) + EXOR(A_i \oplus B_i)$

2、①复位后不可直接进入S2，需要先对SD进行初始化，若删去S直接进入S2，每次SD将被重置为9999，不符合要求。

②存在问题：在DS=1时，UPDATE=0，将显示9999，不显示SD，不符合要求

3、增加一个回放最新成绩的功能




4. 用顺序编码方式对状态进行编码，并写出最高位触发器的激励方程。

编码：$S_1$:000 $S_2$:001 $S_3$:010 $S_4$:011 $S_5$:100 $S_6$:101 $S_7$:110

$$D_{Q_2} = S_5 + S_6 + S_7 = (S_4 \cdot CSS) + (S_5 \cdot ALTB) + (S_5 \cdot \overline{ALTB} + S_6 + S_7 \cdot \overline{START})$$

$$= \overline{Q_2} Q_1 Q_0 \cdot CSS + Q_2 \overline{Q_1} \overline{Q_0} \cdot ALTB + Q_2 \overline{Q_1} Q_0 \cdot \overline{ALTB} + Q_2 \overline{Q_1} Q_0 + Q_2 Q_1 \overline{Q_0} \cdot \overline{START}$$

$$= \overline{Q_2} Q_1 Q_0 \cdot CSS + Q_2 \overline{Q_1} + Q_2 Q_1 \overline{Q_0} \cdot \overline{START}$$

上课堂测验.

①电路原来在DS=1时只显示9999；

②更改后，SD已存储更新后的最佳成绩，DS=1时显示SD存储的当前最佳成绩.

上课后作业.

6-21




6-24.

$$D=\bar{S}_1\bar{S}_0R_1R_0+\bar{S}_1S_0(\bar{R}_1R_0+R_1\bar{R}_0)+S_1\bar{S}_0(R_1R_0+\bar{R}_1R_0+R_1\bar{R}_0)+S_1S_0(R_1R_0+\bar{R}_1\bar{R}_0)$$

$$=\bar{S}_1\bar{S}_0R_1R_0+\bar{S}_1S_0\bar{R}_1R_0+\bar{S}_1S_0R_1\bar{R}_0+S_1\bar{S}_0R_1R_0+S_1\bar{S}_0\bar{R}_1R_0+S_1\bar{S}_0R_1\bar{R}_0+S_1S_0R_1R_0+\bar{S}_1\bar{S}_0\bar{R}_1\bar{R}_0$$

画卡诺图可得

| $R_1R_0$ \ $S_1S_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 0 | 1 | 0 |
| 01 | 0 | 1 | 0 | 1 |
| 11 | 0 | 1 | 1 | 1 |
| 10 | 0 | 1 | 0 | 1 |

化简得 $D=S_1S_0R_1R_0+\bar{S}_1S_0\bar{R}_1R_0+\bar{S}_1S_0R_1\bar{R}_0$

$+S_1R_1R_0+S_0R_1R_0+S_1\bar{S}_0R_1+S_1\bar{S}_0R_0$

电路图为



期中复习（第1~17讲）.

## Ⅱ 集总电路抽象与二端元件.

1. 集总三原则 $\begin{cases} \oint \vec{E}\cdot d\vec{l} = -\frac{\partial \Phi}{\partial t} = 0 \\ \oint \vec{J}\cdot d\vec{S} = -\frac{\partial q}{\partial t} = 0 \\ \text{关注时间尺度} \gg \text{电磁波通过元件时间.} \end{cases}$

2. 参考方向与关联变量

关联参考方向 

功率计算 (题) e.g.  $P=(-3)\times 2=-6(W)$

关联参考方向选取不影响最终结果.

## Ⅲ 基尔霍夫定律与电路分析方法.

1. KCL基本概念：节点（2个以上元件的连接点） 支路 回路（闭合）

网孔（内部不含支路的回路） (题) 几个回路？

2. KCL、KVL.

广义KCL 

3. 基本分析方法：用关联方式定义支路I和V → 写出元件定律 → KCL & KVL → 解

4. 受控源

5. 电路等效变换 ①电阻串并联

②独立电源串并联  $V_1=V_2$才可并联 $I_1=I_2$才可串联

③转换  $V=I\cdot R_S$.

④Y-Δ等效变换. 

⑤电桥 

若 $\frac{R_1}{R_2}=\frac{R_3}{R_4}$，则 $R_5$ 可断可短

## IV 直觉分析法与节点法.

1. 节点法.
2. 超节点处理
3. 节点方程矩阵形式(Ⅲ)详见第4讲部分.

## V 回路分析法与叠加定理 *UP.

1. 回路法.




$$\begin{cases} L_1: (i_1+i_2)R_1+(i_1-i_3)R_2-V_0=0 \\ L_2: i_2R_4+(i_1+i_2)R_1+(i_2+i_3)R_3=0 \\ L_3: (i_3-i_1)R_2+(i_3+i_2)R_3+i_3R_5=0 \end{cases}$$

2. 超网孔处理.




超网孔: $3(i_a-i_b)+2(i_c-i_b)+50+4i_c+\cancel{*}6i_a-100=0$

B网孔: $10i_b+2(i_b-i_c)+3(i_b-i_a)=0$

约束条件: $\cancel{*}i_c-i_a=5$

3. 叠加定理: -Ⓥ-短路 -Ⓘ-断路.

4. 含受控源.

期中备考 2020级期中试卷

1. 集总抽象三原则 ① $\oint \vec{B}\cdot d\vec{S}=0$ ② $\oint \vec{E}\,dl=-\frac{\partial \Phi_B}{\partial t}=0$.

③ 时间关注尺度远大于电磁波通过元件的时间

2.







元件方程:




$U_{ad}=150V$




$U_{ac}=i_{ac}\times 4\Omega$




$U_{cd}=i_{cd}\times 65\Omega$

该回路电压方程: $U_e+U_{R1}+U_{R2}=0$

a节点电流方程. $\frac{U_s}{500\Omega}+\frac{U_1}{4\Omega}+\frac{U_o}{}$ $i_s+i_1+i_o=0$

b节点电流方程 $-i_s-i_3+i_4=0$

3.




对 $e_1$ 节点, $4.8A+\frac{e_2-e_1}{2\Omega}+\frac{0-e_1}{7.5\Omega}=0$

对 $e_2$ 节点, $\frac{e_1-e_2}{2\Omega}+\frac{0-e_2}{10\Omega}+\frac{e_2}{}$

对 $e_2$ 超节点, $\frac{e_1-e_2}{2\Omega}+\frac{0-e_2}{10\Omega}+\frac{0-(e_2+ix)}{2.5\Omega}+\frac{12-(e_2+ix)}{1\Omega}=0$.

对 ix 来历 $ix=\frac{e_1-0}{7.5\Omega}$.

⇒ 解得 $e_1=15V$, $e_2=8V$, $ix=2A$

$\frac{e_2-0}{10\Omega}=0.8A$

$V=e_2=8V$

4.




$V_{oc}=(-36V)\times\frac{60k\Omega}{12k\Omega+60k\Omega}+(18\times 60V)\times\frac{12}{60+12}=$

$I_{sc}$

求 $I_{sc}$:




$i_1=\frac{36V}{12k\Omega+12k\Omega}\times\frac{60}{60+15}=1.2mA$.







$i_2=\frac{1080V}{(60+\frac{20}{3})k\Omega}\times\frac{12}{12+15}=7.2mA$.

$I_{sc}=i_1+i_2=8.4mA$.

戴维南等效:




$R_{eq}=\frac{V_{oc}}{I_{sc}}=\frac{150V}{8.4mA}=$

5.




(1) 这是个~~加法器~~运放电路

(2) ~~由等式~~

对V⁻列KCL有 $\frac{V_a-V^-}{5k\Omega}+\frac{V_b-V^-}{25k\Omega}+\frac{V_o-V^-}{250k\Omega}=0$

又"虚短"有 $V^-=V^+=0$

故 $V_o=-\left(\frac{250k\Omega}{25k\Omega}V_b+\frac{250k\Omega}{5k\Omega}V_a\right)=-10V_b-50V_a$.

将 $V_a=0.1V$, $V_b=0.25V$ 代入 $V_o=-7.5V$

∵ $-7.5V>-10V$ 故未饱和

(3) 由 $V_o=-10V_b-50V_a$ 代入 $V_b=0.25V$ 有 $V_o=-2.5-50V_a$.

代入 $-10V\le V_o\le 15V$ 解得 $-0.35V\le V_o\le 0.15V$

故 $V_a>0.15V$ 或 $V_a<-0.35V$ 时会出现饱和.

6.




对V⁻列KCL有 $\frac{V_o-V^-}{\frac{1}{j\omega C}}+\frac{V_i-V^-}{R}=0$

又"虚短"有 $V^-=V^+=0$

故 $V_o=\frac{-V_i}{RC\omega j}=\frac{-V_i}{RC\omega}e^{\pm\frac{\pi}{2}\cdot 1}$

7.

| YZ \ WX | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | d | 1 | 1 | |
| 01 | d | 1 | d | |
| 11 | 1 | | d | 1 |
| 10 | d | | d | 1 |

草稿:

| YZ \ WX | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 4 | 12 | 8 |
| 01 | 1 | 5 | 13 | 9 |
| 11 | 3 | 7 | 15 | 11 |
| 10 | 2 | 6 | 14 | 10 |

$F(W,X,Y,Z)=X\bar{Y}+\bar{X}Y$

电路图:




8. 解释略. 高电平噪声容限 0.9-0.6=0.3

低电平噪声容限 0.4-0.1=0.3



2021期末考试

1.




要求用三进程法设计

```
module task1(CLK, RDY, Reset, Z)
input CLK, RDY, Reset;
output Z;
reg [2:0] state, next_state;
reg Z;
parameter S0=3'b100, S1=3'b010, S2=3'b001
always @(posedge CLK, posedge Reset)        状态寄存器.
begin
    if (Reset) state<=S0 else state<=next_state;
end
always @(RDY, state)                        下一状态函数 状态跳转
begin
    case (state)                            RDY?3'b010:3'b100.
    3'b100 S0: if (RDY) next_state = S1
               else     next_state = S0.
    3'b010 S1: next_state = 3'b001
    3'b001 S2: next_state = S0 3'b100
    default: next_state = 3'b100.
    endcase
end
always @(state)                             输出.
begin
    case(state)
        S0: Z = 1'b1
        S1: Z = 1'b0
        S2: Z = 1'b0
    endcase  default: Z=1'b0.
end
```




SM 下降沿,若(Sm_en)则取反 clk

PSW 状态寄存器(运算器扩展部分) 下降沿,若(cf_en),cf写入C;若(zf_en) clk zf写入Z

con_signal