

本节内容

主存储器与 CPU的连接


知识总览



存储器与CPU的连接


- 位扩展法 —— 增加存储器的存储字长
- 字扩展法 —— 增加存储器的地址空间
- 字位同时扩展法 —— 增加存储器的存储字长&地址空间

主存储器与 CPU 的连接




主存储器通过数据总线、地址总线和控制总线与 CPU 相连，三者协同完成数据传输、地址定位与操作控制。

一根内存条包含多块DRAM存储芯片




位扩展法：增加存储器的存储字长



👉 8片 $8K \times 1$ 位的 RAM 存储芯片，组成 1 个 $8K \times 8$ 位的存储器

各芯片的地址线 $A_{12} \sim A_0$ 、片选线和读/写控制线均连在一起，每片的数据线依次对应 CPU 数据总线的一位。

位扩展法：增加存储器的存储字长




D_{63} → 64位宽数据总线（一次可并行传输64bit）

👉 8片 $8K \times 8\text{位}$ 的 RAM 存储芯片，组成 1个 $8K \times 64\text{位}$ 的存储器

各芯片的地址线 $A_{12} \sim A_0$ 、片选线和读/写控制线均连在一起，每片的数据线依次对应 CPU 数据总线的一位。


该CPU最大寻址能力是 $2^{16}=64\text{K}$ 。在本例中，主存总容量仅32K，地址最高位 A_{15} 可以不启用

字扩展法：扩大存储器地址空间



4片8K × 8位的 RAM存储芯片，组成 1个32K × 8位的存储器


字扩展法：扩大存储器地址空间



👉 4片 $16K \times 8$ 位的 RAM 存储芯片，组成 1个 $64K \times 8$ 位的存储器

字位同时扩展法：扩大存储器地址空间&存储字长

8片 $16K \times 4$ 位的 RAM 芯片构成 $64K \times 8$ 位的存储器



真题训练：2010_15

15. 假定用若干个 $2K \times 4$ 位的芯片组成一个 $8K \times 8$ 位的存储器，则地址 0B1FH 所在芯片的最小地址是（ ）。
- A. 0000H B. 0600H C. 0700H ☒ D. 0800H

【分析】

- 根据题意，需要将 $2K \times 4$ bit 芯片以**两块为一组（位扩展至8位）**，**共计4组（字扩展至8K）**。
- 总地址为 $8K=2^{13}$ ，至少需 13bit 表示地址。**每组**芯片包含 2K 地址
 - 第一组芯片地址范围：0 0xxx xxxx xxxx
 - 第二组芯片地址范围：0 1xxx xxxx xxxx
 - 第三组芯片地址范围：1 0xxx xxxx xxxx
 - 第四组芯片地址范围：1 1xxx xxxx xxxx
- 题目给的地址 0B1FH = 0000 1011 0001 1111，属于**第二组**芯片，最小地址为 0000 1000 0000 0000 = 0800H

真题训练：2016_16

16. 某存储器容量为 64KB，按字节编址，地址 4000H~5FFFH 为 ROM 区，其余为 RAM 区。若采用 8K×4 位的 SRAM 芯片进行设计，则需要该芯片的数量是（ ）。
- A. 7 B. 8 ☒ C. 14 D. 16

【分析】

- 64KB = 2^{16} B，按字节编址，因此地址应为 16bit
- 4000H~5FFFH，即 0100 0000 0000 0000 ~ 0101 1111 1111 1111，ROM 区地址范围共计 $2^{13} = 8K$
- 其余 RAM 区占 64KB - 8KB = 56KB。如果采用 8K×4 位 SRAM 芯片，需采用字位同时扩展连接方式。每 2 片为一组（每组位扩展至 8bit），共计需要 $56/8=7$ 组。因此共需要 $2 \times 7=14$ 片。