

王道考研——组成原理

WWW.CSKAOYAN.COM

第五章 中央处理器


本节内容

CPU 的功能 和基本结构

CPU 的功能

CPU 的功能 = 执行程序 + 检测并响应异常/中断

程序 P1



指令 1
指令 2
指令 3
指令 4
指令 5 → 引发“异常”
指令 6
.....
程序的数据 (int 变量、数组 等)

内存

P1 的指令序列
P1 的数据
中断/异常处理程序

- 取指译码：取出指令 → 解析操作码 → 生成控制信号
- 更新 PC：定位下一条指令地址
- 取操作数/写结果：需访存
- 执行算数/逻辑运算：ALU 执行

- 处理中断/异常：检测并转入相应的处理程序

- 时序控制：时钟打节拍，按节奏指挥各部件工作


点击鼠标，设备给 CPU 发出“中断信号”，CPU 需处理这个事件

CPU 的基本结构



Ref: 唐朔飞老师教材理论

CPU 的基本结构 = 控制部件+执行部件+各种寄存器+中断系统



Ref: 袁春风老师教材理论


CPU 的基本结构=控制部件+数据通路

数据通路
(干活的)

控制部件
(指挥的)




CPU 的基本结构



- 控制部件的职责
- 取指令
 - **程序计数器 PC**: 指向下一条指令; 取指后 PC 自动 + “1”。若执行转移类指令, 则 PC 更新为目标转移地址
 - **指令寄存器 IR**: 暂存当前正在执行的指令
 - 分析指令
 - **指令译码器 ID**: 分析 IR 中的操作码, 识别指令并输出译码信号
 - 发出控制信号
 - **时序信号产生部件**: 负责打节奏。以时钟为基础, 产生周期、节拍和脉冲
 - **操作控制信号形成部件**: 综合译码信号、时序信号和状态标志, 生成微操作控制信号
 - **总线控制逻辑**: 控制总线传输, 实现 CPU $\rightleftharpoons$ 内存、CPU $\rightleftharpoons$ I/O 之间的传输

CPU 的基本结构



- 执行部件的职责：运算
- **算术逻辑单元（ALU）**。执行数据运算的核心部件，完成算术与逻辑操作。运算结果送回其他寄存器，状态标志（OF/ZF/CF/SF 标志位）则写入标志寄存器。
 - **标志寄存器（FR），或称程序状态字寄存器（PSWR）**。保存 ALU 运算产生的状态信息（OF/ZF/CF/SF 标志位），可用于条件判断、转移控制等。

- 其他寄存器：辅助实现数据通路功能
- **通用寄存器组（GPRs）**。供程序员灵活使用，用于暂存操作数、中间结果或地址指针等
 - **MAR（地址）+ MDR（数据）**。从主存读写数据

中断系统（中断机构）： 实现对异常情况和外部中断请求的处理。

常考：CPU 支持的最大内存容量

CPU 支持的最大内存容量 = $2^{\text{MAR 位数}}$ × 编址单位

- MAR 的位数决定“能寻址多少个地址单元”，
- “编址单位”决定每个地址对应多少 bit
 - 按字节编址：每个地址对应 1 个字节（Byte）
 - 按字编址：每个地址对应 1 个存储字（Word），字的大小看题目条件（可能是 16bit、32bit 或其他），若题目未专门说明，则一个存储字的位数默认与 MDR 长度一致

【例 1】某 CPU 按字编址，MAR = 20 位、存储字长 = 32 位，该 CPU 支持的最大内存容量是多少字节？

- CPU 寻址范围 = 2^{20} 个地址
- CPU 支持的最大内存容量 = $2^{20} \times 32 \text{ bit} = 1\text{M} \times 4\text{B} = 4 \text{ MB}$

【例 2】某 CPU 按字节编址，MAR = 20 位、存储字长 = 32 位，该 CPU 支持的最大内存容量是多少字节？

- CPU 寻址范围 = 2^{20} 个地址
- CPU 支持的最大内存容量 $2^{20} \times 1\text{B} = 1\text{MB}$

常考：各类寄存器的位数

MAR 位数 = 地址总线宽度；MDR 位数 = 数据总线宽度

机器字长 = ALU 位宽 = 通用寄存器位数

指令寄存器 IR 的位数：取决于 CPU 的指令字长（需确保存得下系统中最长的一条指令）

程序计数器 PC 位数：

Key: PC 存放的是“下一条指令的地址”，要确保 PC 能指向内存的任一位置


- 通常 **PC 位数 = MAR 位数 = 地址总线宽度**
- 若采用**定长指令字（且指令按边界对齐）**，则 PC 可以更短，可以比 MAR 少几位
PC 位数 = MAR 位数 - $\log_2$ (每条指令占用的编址单元数)，取决于内存最多能存几条指令

【例】某 CPU 按字节编址，MAR 宽度 22 位，采用定长指令字结构，指令字长固定为 4 字节，且指令按边界对齐方式存储。求 PC 位数最少可以是多少？

内存最多能存放的指令条数 = $\frac{2^{22} \text{字节}}{\text{每条指令 } 4 \text{ 字节}} = 2^{20}$ 条指令，因此 PC 位数最少 = 20bit

要点回顾


CPU 的功能和基本结构



真题速览

【2022年_43题】

43. (15 分) 某 CPU 中部分数据通路如题 43 图所示, 其中, GPRs 为通用寄存器组; FR 为标志寄存器, 用于存放 ALU 产生的标志信息; 带箭头虚线表示控制信号, 如控制信号 Read、Write 分别表示主存读、主存写, MDRin 表示内部总线上数据写入 MDR, MDRout 表示 MDR 的内容送内部总线。




Tips: 本节课介绍的各寄存器/部件的名称、缩写、作用要有印象

真题速览

【2015年_43题】

43. (13 分) 某 16 位计算机的主存按字节编码, 存取单位为 16 位; 采用 16 位定长指令字格式; CPU 采用单总线结构, 主要部分如下图所示。图中 R0~R3 为通用寄存器; T 为暂寄存器; SR 为移位寄存器, 可实现直送 (mov)、左移一位 (left) 和右移一位 (right) 3 种操作, 控制信号为 SRop, SR 的输出由信号 SRout 控制; ALU 可实现直送 A (mova)、A 加 B (add)、A 减 B (sub)、A 与 B (and)、A 或 B (or)、非 A (not) 和 A 加 1 (inc) 7 种操作, 控制信号为 ALUop。



Tips: 本节课介绍的各寄存器/部件的名称、缩写、作用要有印象。[王道考研/CSKAOYAN.COM](http://www.cskaoyan.com)

本节内容

CPU 中的寄存器

用户可见/不可见的寄存器

用户可见的寄存器（程序员可以用汇编语言指令读/写的寄存器）：

- 通用寄存器组（GPRs）
- 专用地址寄存器（如基址寄存器、变址寄存器、堆栈指针等）
- 程序计数器（PC）：转移类指令 jmp/jz/jg/jle、函数调用 call/ret 指令都可以直接写 PC 值
- 标志寄存器（FR）：其内容由 ALU 运算结果自动生成（OF/CF/SF/ZF），用户程序不能直接修改其值（不可用 mov 指令修改），但可以间接影响并使用该寄存器。例如：用户可以使用 cmp 指令做减法对比两个数的大小，从而影响标志寄存器的 OF/CF/SF/ZF 标志位；再使用条件转移指令（jz/jg/jle）使用 OF/CF/SF/ZF 标志位判断条件是否满足。

用户不可见的寄存器（程序员不能用汇编语言指令读/写的寄存器，仅由 CPU 硬件或操作系统内核在特权模式下使用）：

- 指令寄存器（IR）：程序员只能影响 PC 值，IR 是硬件根据 PC 取出指令后用于存放指令的
- MAR、MDR：只能由 CPU 在访存时自动读/写，程序员不能直接读/写 MAR、MDR 寄存器
- 页表基址寄存器：操作系统在切换进程时用特权指令设置页表机制寄存器值

x86架构CPU，有哪些通用寄存器？

每个寄存器都是32bit

31	0
EAX	
EBX EBX 兼职基址寄存器	
ECX	
EDX	
ESI ESI、EDI 兼职变址寄存器	
EDI	
EBP EBP、ESP 兼职堆栈寄存器	
ESP	

通用寄存器 (X = 未知)

E = Extended = 32bit

变址寄存器 (I = Index)

S = Source, D=Destination

堆栈基指针 (Base Pointer)

堆栈顶指针 (Stack Pointer)

都属于通用寄存器，可以用 mov 指令读写：

mov e?x, 5

#立即数→（写）寄存器

mov [地址], e?x

#（读）寄存器→主存