实验报告

cache 设计实验

姓名: 陈锦赐___

学号: <u>141220008</u>

14级计算机科学与技术系 1班

邮箱: njucjc@163.com

时间: 2017年1月日星期日

一、实验目的


- 1. 了解 cache 的内部构造
- 2. 掌握 cache 控制器的原理及其设计方法
- 3. 了解 cache 替换算法
- 4. 学会设计有限状态机

二、实验环境

- 1. 装有 Vivado 的计算机一台
- 2. Nexy4 开发板

三、实验原理

- 1. Cache 的对外接口
- (1)处理器-Cache-DDR 之间的接口图




(2)信号含义说明表

信号	方向	宽度	信号说明
instr_req	core->cache	1	来自 core 的读指令请求
data_r_req	core->cache	1	来自 core 的读数据请求
data_w_req	core->cache	1	来自 core 的写数据请求
byte_w_en	core->cache	4	来自 core 的数据字节写使能
instr_addr	core->cache	32	来自 core 的指令地址
data_addr	core->cache	32	来自 core 的读/写数据地址
data_in	core->cache	32	来自 core 的写入数据
ddr_response	ddr->cache	1	来自 DDR 的访存反馈
line_in	ddr->cache	255	ddr 载入 cache 的数据块
mem_stall	cache->core	1	标识当前还有来自 core 的请求未完成
data_out	cache->core	32	从 cache 读取的数据
instr_out	cache->core	32	从 cache 读取的指令
ram_en_out	cache->ddr	1	Cache 发送给 DDR 的信号,表示要读写 DDR
ram_write_out	cache->ddr	1	1表示写 DDR, 0表示读 DDR

1. cache 顶层模块

(1)顶层模块图




上图红色方框为处理I\$ read miss时先读D\$的逻辑图

注:上图主要分为三个模块: cache_control、i_cache、d_cache 分别表示 cache 控制器、指令 cache、数据 cache

(2) cache 控制器

i) 控制器接口图




ii)控制器接口信号说明

信号名	类型	宽度	信号说明
instr_req	input	1	读指令请求
data_r_req	input	1	读数据请求
data_w_req	input	1	写数据请求
hit	input	2	cache 读写是否命中(i/d_cache)
dirty	input	2	cache 行是否为脏
valid	input	2	cache 行是否有效
byte_w_en_in	input	4	字节写使能
status	input	3	当前 cache 状态
enab l e	output	2	i/d_cache 使能信号
write	output	2	i/d_cache 读写信号


compare	output	2	结合 write 产生读写模式
i_byte_w_en_out	output	4	i_cache 字节写使能
d_byte_w_en_out	output	4	d_cache 字节写使能
load	output	2	请求载入 cache 行(cache 内部信号)
ram_en_out	output	1	DDR 使能
ram_write_out	output	1	DDR 读写(1:写 0:读)
d_cache_r_sel	output	1	d_cache 行载入端选择(i_cache 或 ddr)
next_status	output	3	转移的下一个状态

iii)控制器状态转换图



注:状态信号取值见随附表格

- (3) i_cache 和 d_cache 设计
 - i) 二路组相联 cache 图



tag_out、data_out、valid、dirty、的选择依赖于victim_line的选择逻辑decide

注:上图为一个二路组相联 cache, 其内部构造为两个 128 行每行 256 个字节的直接相联 cache 并联拼接而成。

ii)信号说明


基本信号与顶层模块大致相同,故仅说明几个内部信号


信号	类型	宽度	信号说明
tag_in	input	20	tag 字段
index	input	6	cache 组索引
word	input	3	cache 行内字索引
victim		1	cache 替换行组内行索引


四、实验步骤

- 1. cache 仿真
- (1)新建测试工程











(2)添加源文件及测试文件





点击 Select 选择添加

最终模块结构如下:



(3)进行仿真

注:测试仿真过程自底向上地进行

i)direct_mapped_cache(直接相联 cache)

测试代码:

```
itimescale Ins / Ips

module direct_map_cache_test();

reg clk;
reg rst;
reg enable;
reg compare;
reg compare;

// input load,
reg [30] index;
reg [2:0] word;
reg [31:0] data_in;
reg [3:0] byte_w_en;

wire dirty;
wire dirty;
wire [31:0] data_out;
```

```
44    initial begin
    clk = 1;
    rst = 0;
    enable = 1;
    write = 1;
    compare = 0;
    tag_in = 20'h01000;
    index = 7'd128;
    word = 0;
    data_in = 32'h0c0c_0c0c;
    line_in = 255'h11111111_22222222_33333333_444444444_55555555_66666666_7777777_888888888;
    byte_w_en = 4'b0000;
    #20;
    write = 0;
    compare = 1;
    #20;
    word = 1;
    #20;
    word = 2;
    #20;
```

仿真图:



仿真分析:

此段代码主要测试此直接相联 cache 模块地载入及数据读取功能,先将数据

line_in = 255'h11111111_22222222_33333333_44444444_55555555_66666666_77777777_888888888;

载入某行,并顺次读出各个字,结果显示如下表所示:

word	data_out
0	8888888
1	7777777
2	6666666
3	5555555

ii)two_ways_cache(2 路组相联 cache)仿真

测试代码:


```
two_ways_cache test5(
    .clk(clk),
    .rst(rst),
    .enable(enable),
    .write(write),
    .compare(compare),
    .addr(addr),
    .line_in(line_in),
    .byte_w_en(byte_w_en),

    .dirty(dirty),
    .valid(valid),
    .tag_out(tag_out),
    .line_out(line_out));
}
```

```
40    initial begin
41    clk = 1;
42    rst = 0;
43    enable = 1;
44    write = 1;
45    compare = 0;
46    addr = 32'h0100_0000;
47    data_in = 32'h0999_9999;
48    line_in = 255'h1111111_22222222_33333333_444444444_5555555_66666666_7777777_88888888;
49    byte_w_en = 4'b0000;
50    #20;
51    surite = 0;
52    compare = 1;
53    addr = 32'h0100_0000;
54    compare = 0;
55    addr = 32'h0100_0000;
56    #20;
57    surite = 1;
58    compare = 0;
59    compare = 0;
60    addr = 32'h0200_0000;
61    line_in = 255'h99999999_aaaaaaaa_bbbbbbbb_cccccccc_dddddddd_eeeeeeee_ffffffff_00000000;
62    #20;
```

```
65 write = 0;
66 compare = 1;
67 addr = 32'h0200_0000;
68 #20;
69
70 addr = 32'h0200_0004;
71 #20;
72 addr = 32'h0100_0004;
74 #20;
75 end
67
78 always begin
78 #10 clk = ~clk;
79 end
80 endmodule
```

仿真图:



仿真分析:

此段代码测试了一个二路组相联 cache 对同一组的两行进行操作的过程,,构造了两次读 cache miss 从而引发 cache 行载入同一组的两行,之后依次读取它们的数据验证 cache 基本数据读写正确性。结果如下表所示:

addr	data_out
32'h0200_0000	00000000
32'h0200_0004	ffffffff
32'h0100_0004	7777777

iii)cache_top(I cache 和 d cache 的顶层)模块

测试代码:

```
timescale 1ns / 1ps
            reg clk;
reg rst;
reg instr_req;
reg data_r_req;
reg data_w_req;
reg [3:0] byte_w_en;
reg [31:0] instr_addr;
reg [31:0] data_addr;
reg [31:0] data_in;
             //from RAM
reg ddr_response;    //write back ready or load data ready
reg [255:0] line_in;    //load data
             //TO CPU
//output instr_response,
//output data_response,
wire mem_stall;
wire [31:0] data_out;
wire [31:0] instr_out;
             //TO RAM
wire ram_en_out;
             //output [19:0] tag_ou
wire [31:0] ram_addr;
wire [255:0] line_out;
                      che_top_test6(
.clk(clk),
.rst(rst),
.instr_req(instr_req),
.data_r_req(data_r_req)
.data_w_req(data_w_req)
.byte_w_en(byte_w_en),
.instr_addr(instr_addr)
.data_addr(data_addr),
.data_addr(data_addr),
.data_in(data_in)
                       .data_in(data_in),
.ddr_response(ddr_response),
.line_in(line_in),
                       .mem_stall(mem_stall),
.data_out(data_out),
                      .uata_out(data_out),
.instr_out(instr_out),
.ram_en_out(ram_en_out),
.ram_write_out(ram_write_out),
.ram_addr(ram_addr),
.line_out(line_out));
                                     clk = 1;
rst = 0;
                                   rst = 0;

instr_req = 0;

data_rreq = 0;

data_w_req = 1;

byte_w_en = 4'b11111;

instr_addr = 32'h0100_0000;

data_a_ddr = 32'h0100_0000;


data_in = 32'hffff_ffff;

ddr_response = 1'b0;

line_in = 255'h11111111_22222222_33333333_444444444_55555555_666666666_7777777_888888888;

#20:
                                    data_r_req = 1;
data_w_req = 0;
ddr_response = 1'b0;
```

仿真图:



仿真分析:

此段测试代码测试是 cache 的最顶层模块,构造了一些 i_cache 及 d_cache 的缺失载入用例,以此测试 cache 行的替换算法正确性,先在 d_cache 中载入一行以 0x010000000 为首地址的数据,然后再让 i_cache 读这一块数据,发现 I cache miss 后重新从 d cache 中载入了该行,从而验证了 cache 一致性问题。

2. 生成二进制文件并用 FPGA 测试

本次上板测试所使用的方式是将已有的流水线 CPU 的 cache 模块替换为自己实现的 cache 并进行测试, 主要测试内容分为两大块, 一是基本的读/写数据功能, 而是 cache 行的替换和写回功能,, 这两大块各有一个测试文件。

(1)基本读写功能测试

使用一段快速排序的代码进行测试, 最终将排序结果打印在屏幕上。

(2)cache 行的替换和写回功能测试

由于用的是现成的代码,故生成二进制文件和调试时没有出现太大的问题。

五、实验心得

本次实验认识和掌握 Cache 控制器的原理及其设计方法以及掌握 Cache 控制器的实现方法, 代码实现方法。

对于 cache 的理解更加深入,工作的机制和原理比较清晰。

其中遇到了比较多的问题,逐一上网查询解决办法,并逐个进行尝试, 并最终得到了解决,对于个人的信心有极大的提高。

六、cache 代码

见随附 code 目录文件