

2025-2026 学年第 2 学期 《数字逻辑和计算机组成》期末考试

智能科学与技术 考试方式：闭卷

系（专业） 智能科学与技术
学号

年级 2026
姓名

班级
成绩

题号	一	二	三	四	总分
分数	30	10	20	40	100
得分					

一、选择题（20 题，共 30 分）

- 冯·诺依曼计算机中的指令和数据均以二进制形式存放在存储器中，CPU 依据（ ）来区分它们。
 - 指令和数据的表示形式不同
 - 指令和数据的寻址方式不同
 - 指令和数据的访问时点不同
 - 指令和数据的地址形式不同
- 若变址寄存器编号为 X ，形式地址为 D ，则变址寻址方式的有效地址为（ ）。
 - $R[X] + D$
 - $R[X] + R[D]$
 - $M[R[X] + D]$
 - $M[R[X] + M[D]]$
- 相比于硬布线控制器，关于微程序控制器的特点，说法正确的是（ ）。
 - 电路简单，指令修改和扩展简单
 - 电路复杂，指令修改和扩展简单
 - 电路简单，指令修改和扩展复杂
 - 电路复杂，指令修改和扩展复杂
- 32 位补码整数的表示范围是（ ）。
 - $-2^{31} \sim 2^{31} - 1$
 - $-2^{32} \sim 2^{32} - 1$
 - $-2^{31} \sim 2^{31}$
 - $-2^{32} \sim 2^{32}$
- 某短浮点数格式如下： b_0 为数符， $b_1 \sim b_7$ 为阶码并用移码表示， $b_8 \sim b_{31}$ 共 24 位为尾数。规格化尾数用十六进制表示为 $0.x_1x_2x_3x_4x_5x_6$ ，其中 $x_1 \neq 0$ ，偏置量为 64，基数为 16。十进制数 -265.625 的该格式短浮点数用十六进制表示为（ ）。
 - 82109A00H
 - 32109A00H
 - C2109A00H
 - 02109A00H

6. 输出 F 的逻辑表达式为

$$\overline{A \cdot B \cdot C} \oplus D + \overline{B} + D,$$

对应的与-或表达式是 ()。

A. $F = \overline{A} \cdot B \cdot D$

B. $F = B \cdot C \cdot \overline{D}$

C. $F = A \cdot B \cdot \overline{C} + \overline{B} \cdot C \cdot D$

D. $F = \overline{A} \cdot B \cdot \overline{D} + B \cdot C \cdot \overline{D}$

7. 下列部件中, 不属于时序逻辑电路部件的是 ()。

A. 通用寄存器

B. 超前进位加法器

C. 程序计数器

D. 移位寄存器

8. 下列关于 CPI 的说法中, 错误的是 ()。

A. 一条特定指令的 CPI 是固定的

B. 总时钟周期数 = CPI × 指令条数

C. ? (AI 补全: 平均 CPI 可由各类指令 CPI 按动态执行次数加权得到)

D. CPI 和编译器无关

9. 已知 8 位补码数 $a = 11000010$ 、 $b = 01001011$, 执行 $a - b$, 运算结果和溢出标志位为 ()。

A. 115, 1

B. 119, 1

C. 119, 0

D. 115, 0

10. 下列关于 Booth 补码乘法的描述中, 正确的是 ()。

A. 通过循环执行“加”运算以及“移位”操作得到乘积

B. 由乘数最高两位决定对部分积和被乘数进行“加”还是“减”运算

C. 移位时, 将进位位、部分积和乘数部分一起进行算术右移

D. 符号位和数值位一起参加运算, 无须使用专门的符号生成部件

11. 下列关于溢出判断的说法中, 错误的是 ()。

A. 可以通过人工计算结果范围判断是否溢出

B. 补码符号位进位和次高位进位不同肯定不溢出

C. 加数和结果符号不同一定发生溢出

D. 采用双符号位时, 符号位为 00 和 11 表示不溢出, 01 和 10 表示溢出

12. 下列关于存储系统的说法中, 正确的是 ()。

A. 传输速度通常为: 寄存器 > Cache > 内存 > 后备存储器 > 外存

B. Cache 采用直接映射时, 只要有空闲 Cache 行, 就不会发生冲突

C. ? (AI 补全: 程序访问具有时间局部性和空间局部性, 因此 Cache 可以提高平均访问速度)

D. Cache 是一种小容量高速缓冲存储器, 速度几乎与 CPU 一样快

13. 下列逻辑表达式中，正确的是（ ）。

A. $A + A \cdot B = B$

B. $A \cdot (\bar{A} + B) = B$

C. $A + \bar{A} \cdot B = A$

D. $A + A \cdot B = A$

14. 下列关于 RISC 指令系统特点的说法中，错误的是（ ）。

A. 指令格式规整，常采用定长指令

B. 优先使用通用寄存器，访存指令较少

C. 通常由复杂指令直接完成多步存储器操作

D. 便于流水线实现和编译器优化

15. 显示屏分辨率为 1200×1600 ，颜色深度为 24 位，刷新率为 85 Hz，若显存带宽的 50% 用于刷新，则所需显存带宽约为（ ）。

A. 245 Mb/s

B. 979 Mb/s

C. 1958 Mb/s

D. 7832 Mb/s

16. 下列关于 RISC 指令特点的描述中，错误的是（ ）。

A. 除了存储器访问指令外，指令通常在寄存器之间操作

B. 每条指令功能相对简单，便于流水线实现

C. 汇编程序和机器语言程序本质相同，可以被处理器直接执行

D. 常采用简单寻址方式和规整编码

17. 执行完当前指令后，PC 中存放的是后继指令的地址，因此 PC 的位数通常与（ ）的位数相同。

A. 指令寄存器

B. 程序状态字寄存器

C. 主存地址寄存器

D. 主存数据寄存器

18. 已知 8 位补码数 $x =$ （只记得 1 开头了，由 ai 补全）10110110，对其分别执行算术左移一位和算术右移一位，得到的结果为（ ）。


A. 01101100, 11011011

B. 01101100, 01011011

C. 10110110, 11011011

D. 11011000, 11011011

19. 下列元件中，与“与门”等效的是（ ）。



20. 以下关于时序逻辑电路分析的叙述中，错误的是（ ）。

A. 存在“挂起”现象的时序逻辑电路一定不能进行自启动

B. 存在“挂起”现象的时序逻辑电路一定存在多个状态循环

C. 存在多个状态循环的时序逻辑电路，可以通过预置初态进行正常工作

D. 要使存在“挂起”现象的时序逻辑电路正常工作，可以修改设计方案

二、判断题（10 题，共 10 分）

1. 用 CMOS 搭建二输入与非门需要 4 个晶体管。 ()
2. 8KB 等于 8192 bit。 ()
3. 阶码位数增大、尾数位数减小时，浮点数表示范围变小、精度提高。 ()
4. Cache 通常由触发器电路组成。 ()
5. 指令集设计应遵循以下原则：指令尽量短；指令编码必须有唯一解释；指令尽量规整。
()
6. 提升 CPI 一定会提升程序运行速度。 ()
7. Cache 采用直接映射时，只要有空闲 Cache 行，就不会发生冲突。 ()
8. 时钟频率受电路、器件工艺和微结构影响。 ()
9. ? (AI 补全：硬布线控制器通常比微程序控制器速度快，但修改控制逻辑更困难。)()
10. ? (AI 补全：在补码运算中，符号位和数值位可以统一参加加减运算。)()

三、简答题（4 题，共 20 分）

1. 简述时序逻辑电路和组合逻辑电路的区别，并说明二者与操作元件、存储元件之间的对应关系。
2. 已知加法器可输出 OF、ZF、SF、CF 四个标志位，说明如何利用这些标志位比较两个带符号整数的大小。
3. 简述立即寻址、直接寻址、间接寻址、寄存器间接寻址、偏移寻址分别如何获取操作数。

4. 已知 store word 指令的 RTL 表示为


$$M[R[rs] + \text{SignExt}(\text{imm16})] \leftarrow R[rt].$$

解释该指令的含义，并说明该指令执行过程中用到的主要操作元件和存储元件。



四、分析题（4 题，共 40 分）

1. 某组合逻辑电路如下图所示。请完成下列任务。




(a) 画出该电路的真值表。（2 分）

(b) 该电路是否存在冒险？若存在，说明如何修改；若不存在，说明原因。（2 分）

(c) 若由于某种原因不会出现 $ABCD = 0000, 0001, 0011, 0010$ ，将这些状态作为无关项，利用卡诺图写出新的真值表并求最简 F 表达式。（6 分）

2. 将右图所示右移一位寄存器中的 Q_1 和 Q_0 经异或后送入输入端 X ，可构成一个特殊编码计数器。请完成下列任务。




- (a) 画出该特殊编码计数器构成的 $Q_3Q_2Q_1Q_0$ 状态转换图。(设计数器无输入输出，因此无须标注转换条件)
- (b) 若以状态图中最多状态构成的大循环为工作循环，判断该电路是否存在“挂起”风险；该电路是否可以自启动？说明理由。
- (c) 已知异或门延迟为 2 ns，触发器时钟到输出延迟为？(AI 补全：3 ns)，计算满足要求的最小时钟周期。

3. 某计算机 M 的字长为 16 位，按字节编址，采用单字长定长指令格式，指令各字段定义如下图所示。请回答下列问题。

格式	15-10	9-8	7-6	5-4	3-0	功能说明
R 型	000000	rs	rt	rd	op1	$R[rd] \leftarrow R[rs] \text{ op1 } R[rt]$
I 型	op2	rs	rt	imm		含 ALU 运算、条件转移和访存 3 类指令
J 型	op3	target				$PC \leftarrow PC + 2 + \text{SEXT}[target \ll 1]$

其中，op1~op3 为操作码，rs、rt 和 rd 为通用寄存器编号，imm 为立即数；转移指令采用相对寻址方式，target 为转移目标的形式地址，作为相对寻址方式中的偏移量。

- (a) 转移指令采用的相对寻址方式中，基准地址是什么？target 给出的是相对于基准地址的偏移指令条数还是偏移单元数？转移目标地址的跳转范围是多少？
- (b) 若 op1 为 0010 和 0011 时，分别表示带符号整数减法和带符号整数乘法操作，汇编指令分别为 `sub rs, rt, rd` 和 `mulh rs, rt, rd`，则机器码 01B2H 对应的汇编指令及其功能（参考上述功能说明的格式描述）各是什么？若 1、2、3 号通用寄存器当前内容分别为 B052H、0008H、0020H，则分别执行机器码 01B2H、01B3H 代表的指令后，3 号通用寄存器的内容各是什么？各自结果是否溢出？
- (c) 若采用 I 型格式的访存指令中 imm（偏移量）为带符号整数，则地址计算时应对应 imm 进行零扩展还是符号扩展？
4. 某处理器数据通路如下图所示。(数字可能回忆不准确) 已知器件延迟为：指令存储器和数据存储器取数 5 ns，寄存器读数 2 ns，ALU 延迟 2 ns，寄存器建立时间 1 ns，寄存器保持时间 1 ns。



- (a) 该处理器是单周期处理器还是多周期处理器？分别说明单周期处理器和多周期处理器的优缺点。
- (b) 写出 ORI 指令的执行过程，并在下表中填写对应的控制信号 (无关用 x 表示)。(3 分)
- (c) 写出 JAL 指令的执行过程，并在下表中填写对应的控制信号。(3 分)

指令	RegWr	ALUASrc	ALUBSrc	ALUctr	Jump	Branch	MemWr	MemtoReg
ORI								
JAL								

- (d) 计算该处理器的最小时钟周期。(3 分)