
6.9 根据表6-2, 在最场情况下,对于74LS00 tpLH = tpHL = 15 ns


公对于该电路而言,从低态到高态和高态到低态的转换 最大传播延迟都是 15×6=90ns


鹅

6.16 低电平有效输出的 译码器更快 因为CMOS负相的一般要比非反向门速度快



F= W. Z' + W' X . Y' + W . X', Y






74×138

6.21 错误: 两十2-4译码器的使能端的输入呈同一个, 这样两个译码器可同时开始工作, 导致1位同线上3能有两个输入

> 3消华方法: 给某一个许码器使能端加久向器, 这样可以保证 在任何时刻, 2个译码器 仅有1个在工作

6.26 最大传播延迟 = 50+41+30=121 ns



GI, G2A_L, G2B_L 是使能信号, 三者同时有效时, 输出有效 EN_L 指于使能端是否有效


A,B,C代表输入码字,10-47是输出,Thost,输出低位有效,Th)比输出高位有效

6,50	输入	输出			
	1	Y3	Y2	Y,	Yo
	0	0	0	0	0
	1	O	0	\mathcal{O}	1
	2	0	0	1	0
	3	0	0) [l
	4	0	1	\mathcal{O}	0
	5	0	1	0	1
	6	0	l	l	0
	7	\mathcal{O}	ĺ	1	
	8	,	l	1	0
	a	1	١	1	1


$$Y_3 = I_8 + I_9$$

 $Y_2 = Y_4 + I_5 + I_6 + I_7 + I_9 + I_9$
 $Y_1 = I_2 + I_3 + I_6 + I_7 + I_8 + I_9$
 $Y_0 = I_1 + I_3 + I_5 + I_7 + I_9$

电路及



6.77 使用4个4-1多路选择器选出 B.C.D.E中的一个伦勒八 5A的输入连接在4个2-1多路选择器,选出最终的输入



6.80D使用74X08时

档错时, RD为1,所有74×280的输入工与有储器输出POUT相等 ERROR 取值与74×280输出ODD相等


DEO:7]与@POUT 组合,保证共有偶数个1,所以ERROR正常为O当DEO:7]中有1位翻转时,共有奇数个1,ERROR是1


图使用在XOO时,I在非读操作时为| 档错时,RD为1,所以 I= POUT

ERROR = OPD

在沒有错误时,DIO:7]与POUT组合,保证有盘数个 | 2因为 I= POUT, 新以 OPD为 O, ERROR=| 发生 | 位置的转时,DIO:7]与POUT中有偶数个 | 74x280年创,中有高数个 | ERROR= ODD = 0

6.82 0 最大传播。延迟,延迟量为:(2n-1)*异或门延迟量





根据进位产信号gi与进位传递信号Pi

八只需证 B.C.D.E=C3即可

$$C_{3} = P_{2} \cdot (g_{1} + C_{1})$$

$$= P_{2} \cdot (g_{2} + P_{1} \cdot (g_{1} + P_{0} \cdot g_{0}))$$

$$= P_{2} \cdot (g_{2} + P_{1} \cdot (g_{1} + P_{0} \cdot g_{0}))$$

$$= P_{2} \cdot (g_{2} + P_{1} \cdot P_{2} \cdot g_{1} + P_{0} \cdot P_{1} \cdot P_{2} \cdot g_{0})$$

$$= P_{2} \cdot (g_{1} + P_{1}) \cdot (g_{1} + g_{1}) \cdot (g_{2} + g_{1} + g_{0})$$

$$= P_{2} \cdot (g_{1} + P_{1}) \cdot (g_{1} + g_{1}) \cdot (g_{2} + g_{1} + g_{0})$$

$$= P_{2} \cdot (g_{1} + P_{1}) \cdot (g_{1} + g_{1}) \cdot (g_{2} + g_{1} + g_{0})$$

$$= P_{3} \cdot (g_{1} + g_{1}) \cdot (g_{2} + g_{0} + g_{0}$$

6-10)