



南京理工大学
NANJING UNIVERSITY OF SCIENCE & TECHNOLOGY

电子线路综合实验

姓 名: 肖心亮
学 号: 924110800231
专 业: 自动化
指导老师: 丁淑艳
实验日期: 2026.6.15-2026.6.18

2026.6.19

目录

实验七 组合逻辑电路设计	2
一、实验目的	2
二、实验原理及电路图	2
三、实验仪器	5
四、实验内容及步骤	5
五、思考题	13
六、实验体会	20
七、实验内容的改进要求及设想方案	20

实验七 组合逻辑电路设计

一、实验目的

- 1. 熟悉门电路逻辑功能及应用。
- 2. 掌握组合逻辑电路设计的设计方法。
- 3. 初步学会电路故障的检查与排除。

二、实验原理及电路图

在组合逻辑电路设计中，首先需要了解电路整体功能与所需参数，然后选择能实现电路逻辑功能的器件，再利用不同设计思路设计实现组合逻辑电路

2.1 与非门实现异或门

74LS00 是二输入四与非门，其引脚（如下图）排列为：1A、1B 为第一组与非门输入端，1Q 为输出端；2A、2B 为第二组与非门输入端，2Q 为输出端；3A、3B 为第三组与非门输入端，3Q 为输出端；4A、4B 为第四组与非门输入端，4Q 为输出端。引脚 7 为 GND，引脚 14 为 Vcc。




图 7.1 与非门 74LS00 引脚图

与非门的逻辑关系为 $Q = \overline{AB}$ ，即只有当两个输入端均为高电平时输出低电平，其他情况输出高电平，其功能表如下所示。

表 7.1 与非门的功能表

输入 A	输入 B	输出 Q
0	0	1
0	1	1
1	0	1
1	1	0

异或门的逻辑功能为：当两个输入相同时输出 0，不同时输出 1，其逻辑表达式为 $Q = \overline{A}B + A\overline{B}$ 。用与非门实现异或门时，需要对上述表达式进行变换，使其仅包含与非运算。具体推导过程如下：

$$\begin{aligned}
 Q &= \overline{A}B + A\overline{B} \\
 &= \overline{\overline{\overline{A}B}} \\
 &= \overline{\overline{\overline{A}B} \cdot \overline{\overline{A}B}} \\
 &= \overline{\overline{A \cdot \overline{A}B} \cdot \overline{B \cdot A\overline{B}}} \\
 &= \overline{\overline{A \cdot \overline{A}B} \cdot \overline{B \cdot A\overline{B}}}
 \end{aligned}$$

由此得到用四个与非门实现异或门的逻辑表达式：

$$Q = \overline{\overline{A \cdot \overline{A}B} \cdot \overline{B \cdot A\overline{B}}}$$

逻辑电路为：第一级与非门产生 $\overline{AB}$ ，第二级两个与非门分别产生 $\overline{A \cdot \overline{A}B}$ 和 $\overline{B \cdot A\overline{B}}$ ，第三级一个与非门将两者与非得到最终输出 Q 。

最终的门电路如下图所示：




图 7.2 与非门构成异或表达式

2.2 用数据选择器实现逻辑函数

数据选择器又称多路数据选择器，有多个数据输入端，每个数据输入端都有自己的脉冲变化数据（可以是脉冲频率或编码数据）。在内部地址端的控制下，从多个数据输入端中选择一个数据送到输出端。




图 7.3 74LS153 双四选一数据选择器逻辑图与引脚图

本实验采用 74LS153 双四选一数据选择器，图 7-3 给出其逻辑图和引脚图，其包含两个独立的数据选择器，每个数据选择器都有四个数据输入端 D_0 、 D_1 、 D_2 、 D_3 和一个输出端 Q ， $\overline{S}$ 为使能端（低电平有效）， A_1 、 A_0 为内部地址公共选择端。当 $\overline{S} = 1$ 时，数据选

择器被禁止，输出端 $Q = 0$ ；当 $\bar{S} = 0$ 时，数据选择器正常工作，输出端输出由内部地址选择端 A_1A_0 所选中的数据。其功能如表 7.2 所示。

表 7.2 74LS153 双四选一数据选择器的功能表

使能端 $\bar{S}$	地址码 A_1	A_0	输出 Q
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3

数据选择器的输出表达式为：

$$Q = \bar{S}(\bar{A}_1\bar{A}_0D_0 + \bar{A}_1A_0D_1 + A_1\bar{A}_0D_2 + A_1A_0D_3)$$

当 $\bar{S} = 0$ 时：

$$Q = \bar{A}_1\bar{A}_0D_0 + \bar{A}_1A_0D_1 + A_1\bar{A}_0D_2 + A_1A_0D_3$$

数据选择器实现逻辑函数通常使用卡诺图进行设计。下具体例子说明。

图 7.3 为一四变量函数输出状态卡诺图，其中 A 、 B 、 C 、 D 为四个输入变量。在设计中以 A_1A_0 （对应变量 B 、 A ）作为内部地址选择端，将卡诺图按 B 、 A 的四种取值组合（00、01、11、10）划分为四个区域，分别对应数据输入端 D_0 、 D_1 、 D_2 、 D_3 。将每个区域中 C 、 D 的四种取值组合对应的输出值进行卡诺图化简，得到各数据输入端的逻辑表达式为 $D_0 = D$ 、 $D_1 = \overline{CD}$ 、 $D_2 = CD$ 、 $D_3 = C$ 。将这些数据端按相应地址连接后，即可用一片 74LS153 实现该四变量逻辑函数，逻辑图如图 7.4 所示。

表 7.3 四变量函数输出状态卡诺图

DC BA A ₁ A ₀				
	00	01	11	10
00	0	0	1	1
01	1	1	0	1
11	0	1	1	0
10	0	0	1	0




图 7.4 74LS153 双四选一数据选择器实现四变函数值的逻辑图

三、实验仪器

- | | | |
|----|-----------------|----|
| 1. | 三用表及工具 | 一套 |
| 2. | 74LS00 | 一片 |
| 3. | 74LS86 | 一片 |
| 4. | 74LS153 | 一片 |
| 5. | 发光二极管 | 两个 |
| 6. | 300 Ω 电阻 | 两个 |

四、实验内容及步骤

4.1 验证与非门逻辑功能

本实验首先验证 74LS00 与非门的基本逻辑功能。74LS00 内部包含四个独立的二输入与非门，其逻辑关系为 $Q = \overline{A \cdot B}$ ，即只有当两个输入端均为高电平时输出低电平，其他情况输出高电平。

在 Multisim 仿真软件中，从元件库中选择 NAND2 基本与非门，放置四个与非门并按上述逻辑关系连线（00、01、10 和 11）。从元件库中选择万用表，放置四块万用表分别连接至四个与非门的输出端（XMM1 接 U1 输出、XMM2 接 U2 输出、XMM3 接 U3 输出、XMM4 接 U4 输出）。设置输入信号 A 和 B 为高电平或低电平，运行仿真后读取四块万用表的电压值，验证异或门的逻辑功能。

仿真电路如下图所示：




图 7.5 与非门逻辑验证仿真电路与结果

由仿真结果可以验证表 7.1 中与非门的逻辑功能。

4.2 用 74LS00 和 74LS86 设计全加器电路

全加器是实现两个一位二进制数 A 、 B 与低位进位 J' 三者相加的运算电路，输出为和 F 和向高位的进位 J ，其功能表如表 7.5 所示。

表 7.5 全加器功能表

输入			输出	
J'	B	A	F	J
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

全加器逻辑表达式的详细推导：首先根据功能表推导和 F 的逻辑表达式。观察表中 F 的输出状态，当三个输入中 1 的个数为奇数时（即 $000 \rightarrow 0$ 、 $001 \rightarrow 1$ 、 $010 \rightarrow 1$ 、 $011 \rightarrow 0$ 、 $100 \rightarrow 1$ 、 $101 \rightarrow 0$ 、 $110 \rightarrow 0$ 、 $111 \rightarrow 1$ ）， F 为 1，这正是三变量异或逻辑：

$$F = A \oplus B \oplus J'$$

对于进位 J ，观察表中 J 的输出状态，当三个输入中 1 的个数大于等于 2 时（即 011 、 101 、 110 、 111 ） J 为 1。将其写为最小项表达式：

$$\begin{aligned}
 J &= J'B(A + \bar{A}) + J'\bar{B}A + \bar{J}'BA \quad (\text{提取公因式 } J'B, \text{ 分配律}) \\
 &= J'B + J'\bar{B}A + \bar{J}'BA \quad (\text{互补律 } A + \bar{A} = 1) \\
 &= J'B(A + \bar{A}) + J'\bar{B}A + \bar{J}'BA \quad (\text{对 } J'B \text{ 配项, 互补律 } A + \bar{A} = 1) \\
 &= J'BA + J'B\bar{A} + J'\bar{B}A + \bar{J}'BA \quad (\text{展开, 分配律}) \\
 &= AB(J' + \bar{J}') + J'(A\bar{B} + \bar{A}B) \quad (\text{交换律、结合律、合并同类项}) \\
 &= AB + J'(A \oplus B) \quad (\text{互补律 } J' + \bar{J}' = 1; \text{ 异或定义 } A\bar{B} + \bar{A}B = A \oplus B)
 \end{aligned}$$

将进位表达式转换为与非-与非形式，以便用 74LS00 实现：

$$\begin{aligned}
 J &= AB + J'(A \oplus B) \\
 &= \overline{\overline{AB} \cdot \overline{J'(A \oplus B)}}
 \end{aligned}$$

选用 74LS86（四异或门，功能表和引脚图如下）和 74LS00（四与非门功能表和引脚图分别如表 7.1 和图 7.1）各一片。74LS86 内部包含四个独立的二输入异或门，逻辑关系为 $Y = A \oplus B$ ，功能表为： $00 \rightarrow 0$ 、 $01 \rightarrow 1$ 、 $10 \rightarrow 1$ 、 $11 \rightarrow 0$ 。74LS00 内部包含四个独立的二输入与非门，逻辑关系为 $Y = \overline{AB}$ 。

表 7.6 74LS86 功能表

输入 A	输入 B	输出 Y
0	0	0
0	1	1
1	0	1
1	1	0




图 7.6 74LS86 引脚图

使用一般的门电路实现全加器，逻辑电路图如下：




图 7.7 全加器的逻辑电路

在 Multisim 中具体连接方式如下：

(1) 实现和 F

用 74LS86 的两个异或门级联实现 $F = A \oplus B \oplus J'$ 。

第一级：用 74LS86 的第一个异或门实现 $G = A \oplus B$ 。将 A 接该异或门的 1A 端，B 接 1B 端，1Y 端输出 G。

第二级：用 74LS86 的第二个异或门实现 $F = A \oplus B \oplus J'$ 。将 G 接 2A 端， J' 接 2B 端，2Y 端输出 F 。

(2) 实现进位 J

用 74LS00 的三个与非门实现 $J = \overline{\overline{AB} \cdot \overline{J'(A \oplus B)}}$ 。

第一步：用第一个与非门实现 $\overline{AB}$ 。将 A 接 1A 端，B 接 1B 端，1Y 端输出 $\overline{AB}$ 。

第二步：用第二个与非门实现 $\overline{J'(A \oplus B)}$ 。将 J' 接 2A 端，G 接 2B 端，2Y 端输出 $\overline{J'(A \oplus B)}$ 。

第三步：用第三个与非门将两者与非，得到 $J = \overline{\overline{AB} \cdot \overline{J'(A \oplus B)}}$ 。将 $\overline{AB}$ 接 3A 端， $\overline{J'(A \oplus B)}$ 接 3B 端，3Y 端输出进位 J 。

(3) 仿真验证

在仿真软件（如 Multisim）中按上述连接方式搭建电路。74LS86 的引脚 7 接 GND、引脚 14 接 5V 电源；74LS00 的引脚 7 接 GND、引脚 14 接 5V 电源。通过功能表中八种输入组合（ J' 、 B 、 A 从 000 到 111）逐一验证输出 F 和 J 是否正确。






图 7.8 全加器的仿真电路


其中万用表 XMM1 测量的是和 F ，万用表 XMM2 测量的是进位 J ，测试结果如下：




(a) $J'BA = 000$



(b) $J'BA = 001$



(c) $J'BA = 010$



(d) $J'BA = 011$




图 7.9 全加器的仿真电路测试结果

综合测试结果，其与表 7.5（全加器功能表）一致，验证了仿真电路的正确性。

4.3 测试 74LS153 双四选一数据选择器的逻辑功能

74LS153 内部包含两个独立的四选一数据选择器，共用一个地址端 A_1 、 A_0 ，各自具有独立的使能端 ($\overline{1S}$ 、 $\overline{2S}$) 和独立的数据输入端 ($1D_0 \sim 1D_3$ 、 $2D_0 \sim 2D_3$)，输出端分别为 1Q 和 2Q。每个选择器在使能有效时，根据地址码 A_1A_0 从四个数据输入端中选择一路送至输出端。

四选一数据选择器的逻辑表达式为：


$$Q = \overline{S}(\overline{A_1}\overline{A_0}D_0 + \overline{A_1}A_0D_1 + A_1\overline{A_0}D_2 + A_1A_0D_3)$$

当使能端 $\overline{S} = 1$ 时，输出被强制为 0；当 $\overline{S} = 0$ 时，正常工作，输出由地址端决定。

测试时按引脚图连接电路，引脚 8 接 GND、引脚 16 接 5V 电源。分别测试两个选择器的功能：使能端 $\overline{1S}$ 和 $\overline{2S}$ 分别接有效电平（低电平使能）和无效电平（高电平禁止），地址端 A_1A_0 分别接 00、01、10、11，各数据输入端按需接高电平或低电平。


设 $D_0 = D_1 = D_2 = D_3 = 1$ ，观察输出端 1Q 和 2Q，将测试结果填入表 7.7 中。

当 $\overline{2S}$ 接有效电平而 $\overline{1S}$ 无效电平时，测试结果为



(a) $A_1A_0 = 00$

(b) $A_1A_0 = 01$




(c) $A_1A_0 = 10$

(d) $A_1A_0 = 11$


图 7.10 $\overline{2S}$ 有效电平而 $\overline{1S}$ 无效时双数据选择器的输出

当 $\overline{1S}$ 接有效电平而 $\overline{2S}$ 无效电平时，测试结果为



(a) $A_1A_0 = 00$

(b) $A_1A_0 = 01$



(c) $A_1A_0 = 10$

(d) $A_1A_0 = 11$

图 7.11 $\overline{1S}$ 有效电平而 $\overline{2S}$ 无效时双数据选择器的输出

综上所述，可以完成结果汇总：

表 7.7 74LS153 双四选一数据选择器的测试功能表

输入				输入	
$\bar{2S}$	$\bar{1S}$	A_1	A_0	1Q	2Q
0	1	0	0	1D0=1	0
0	1	0	1	1D1=1	0
0	1	1	0	1D2=1	0
0	1	1	1	1D3=1	0
1	0	0	0	0	2D0=1
1	0	0	1	0	2D1=1
1	0	1	0	0	2D2=1
1	0	1	1	0	2D3=1

4.4 用 74LS153 和少量门设计一位全加器

使用一片 74LS153 双四选一数据选择器实现一位全加器。以输入变量 B 、 A 作为地址选择端（分别接 A_1 、 A_0 ），以低位进位 J' 作为数据输入端的变量。根据全加器的逻辑表达式，联立求解和 F 与进位 J 的数据端表达式。

全加器的逻辑表达式为：

$$F = A \oplus B \oplus J'$$

$$J = AB + J'(A \oplus B)$$

以 $A_1 = B$ 、 $A_0 = A$ 作为地址选择端。将 B 、 A 的四种取值组合分别代入上述两式：

当地址 $A_1A_0 = 00$ （即 $B = 0$ 、 $A = 0$ ）时：

$$F = 0 \oplus 0 \oplus J' = J'$$

$$J = 0 \cdot 0 + J'(0 \oplus 0) = 0$$

当地址 $A_1A_0 = 01$ （即 $B = 0$ 、 $A = 1$ ）时：

$$F = 0 \oplus 1 \oplus J' = \bar{J}'$$

$$J = 0 \cdot 1 + J'(0 \oplus 1) = J'$$

当地址 $A_1A_0 = 10$ （即 $B = 1$ 、 $A = 0$ ）时：

$$F = 1 \oplus 0 \oplus J' = \bar{J}'$$

$$J = 1 \cdot 0 + J'(1 \oplus 0) = J'$$

当地址 $A_1A_0 = 11$ （即 $B = 1$ 、 $A = 1$ ）时：

$$F = 1 \oplus 1 \oplus J' = J'$$

$$J = 1 \cdot 1 + J'(1 \oplus 1) = 1$$

汇总如下：

表 7.8 使用 74LS153 双四选一数据选择器完成全加器的接线表

地址 A_1A_0	B	A	F	J	数据端
00	0	0	J'	0	D_0
01	0	1	$\bar{J}'$	J'	D_1
10	1	0	$\bar{J}'$	J'	D_2
11	1	1	J'	1	D_3

使用一般的门电路和数据选择器实现全加器，逻辑电路图如下：




图 7.11 使用四选一数据选择器与少量门实现全加器逻辑电路图

仿真电路连接方案：

用 74LS153 的第一个选择器实现和 F ：地址端 A_1A_0 分别接 B 、 A ；使能端 $\overline{1S}$ 接地；数据端连接为： $1D_0 = J'$ ， $1D_1 = \bar{J}$ ， $1D_2 = \bar{J}$ ， $1D_3 = J$ 。输出 $1Q$ 即为和 F 。

用 74LS153 的第二个选择器实现进位 J ：地址端 A_1A_0 与第一选择器共用（分别接 B 、 A ）；使能端 $\overline{2S}$ 接地；数据端连接为： $2D_0 = 0$ （接地）， $2D_1 = J'$ ， $2D_2 = J'$ ， $2D_3 = 1$ （接 V_{cc} ）。输出 $2Q$ 即为进位 J 。

可通过 74LS04 非门（功能表和引脚图如下）实现：将 74LS04 的引脚 7 接 GND、引脚 14 接 5V 电源；将输入信号 J' 接至第六个非门的输入端（引脚 13，即 6A），该非门的输出端（引脚 12，即 6Y）即为 $\bar{J}$ ，分别连接至 74LS153 的 $1D_1$ 和 $1D_2$ 端。

表 7.9 74LS04 的功能表

输入 A	输出 Y
0	1
1	0




图 7.12 74LS04 的引脚图

仿真验证：

在仿真软件中按上述连接方式搭建电路。逐一切换 J' 、 B 、 A 的八种输入组合，观察输出 $1Q$ 和 $2Q$ 是否与全加器功能表一致，得到：

其中万用表 XMM1 测量的是和 F ，万用表 XMM2 测量的是进位 J ，测试结果如下：




图 7.13 利用四选一数据选择器和门电路搭建的全加器的仿真电路测试结果

综上所述，可以验证搭建仿真电路的正确性。

五、思考题

- (1) 仿真实现用九个与非门设计全加器。
全加器的输出表达式为：

$$F = A \oplus B \oplus J'$$

$$J = AB + J'(A \oplus B)$$

用与非门实现全加器时，需将上述表达式全部转换为与非-与非形式。

1) 第一步：实现中间变量 $G = A \oplus B$

用四个与非门构成一个异或门，实现 $G = A \oplus B$ 。根据与非门实现异或门的推导结果：

$$G = \overline{A \cdot \overline{AB} \cdot B \cdot \overline{AB}}$$

具体连接为：第一个与非门输入 A、B，输出 $\overline{AB}$ ；第二个与非门输入 A 和第一个与非门的输出，输出 $\overline{A \cdot \overline{AB}}$ ；第三个与非门输入 B 和第一个与非门的输出，输出 $\overline{B \cdot \overline{AB}}$ ；第四个与非门输入第二个和第三个与非门的输出，输出 $G = A \oplus B$ 。至此使用 4 个与非门。

2) 第二步：实现和 $F = G \oplus J'$

再用四个与非门构成第二个异或门，实现 $F = G \oplus J'$ 。同理可得：

$$F = \overline{G \cdot \overline{GJ'} \cdot J' \cdot \overline{GJ'}}$$

具体连接为：第五个与非门输入 G 和 J' ，输出 $\overline{GJ'}$ ；第六个与非门输入 G 和第五个与非门的输出，输出 $\overline{G \cdot \overline{GJ'}}$ ；第七个与非门输入 J' 和第五个与非门的输出，输出 $\overline{J' \cdot \overline{GJ'}}$ ；第八个与非门输入第六个和第七个与非门的输出，输出 $F = G \oplus J'$ 。至此用掉 8 个与非门。

3) 第三步：实现进位 $J = AB + J'(A \oplus B)$

将进位表达式转换为与非形式：

$$J = \overline{\overline{AB} \cdot \overline{J'G}}$$

其中 $\overline{AB}$ 已在第一个与非门中产生，可直接引出使用； $\overline{J'G}$ 与第五个与非门的输出 $\overline{GJ'}$ 相同（交换律 $GJ' = J'G$ ），可直接复用第五个与非门的输出，无需额外门。

因此，进位 J 只需第九个与非门：输入第一个与非门的输出（ $\overline{AB}$ ）和第五个与非门的输出（ $\overline{J'G}$ ），输出 $J = \overline{\overline{AB} \cdot \overline{J'G}}$ 。

通过以上九个与非门的级联，实现了全加器的和 F 与进位 J，其中第五个与非门的输出被复用，无需额外产生 $\overline{J'G}$ ，达到了用九个与非门设计全加器的要求。

因此，逻辑电路图为：






图 7.14 利用与非门实现全加器的逻辑电路图


仿真电路与测试结果为：




(a) $J'BA = 000$




(b) $J'BA = 001$




(c) $J'BA = 010$




(d) $J'BA = 011$




(e) $J'BA = 100$



(f) $J'BA = 101$



(g) $J'BA = 110$



(h) $J'BA = 111$

图 7.15 利用与非门实现全加器的仿真电路图与测试结果

可见该电路功能表与全加器功能表一致，验证了该仿真电路的正确性。

(2) 仿真实现用双四选一数据选择器，并设计实现八选一数据选择器

1) 设计原理

八选一数据选择器有 8 个数据输入端 $D_0 \sim D_7$ ，3 个地址选择端 $A_2A_1A_0$ ，1 个输出端 Q。其逻辑功能为：根据地址码 $A_2A_1A_0$ 从 8 个输入数据中选择一路送至输出端。

2) 输出逻辑表达式

八选一数据选择器的输出逻辑表达式为：

$$Q = \bar{A}_2\bar{A}_1\bar{A}_0D_0 + \bar{A}_2\bar{A}_1A_0D_1 + \bar{A}_2A_1\bar{A}_0D_2 + \bar{A}_2A_1A_0D_3 \\ + A_2\bar{A}_1\bar{A}_0D_4 + A_2\bar{A}_1A_0D_5 + A_2A_1\bar{A}_0D_6 + A_2A_1A_0D_7$$

3) 电路实现方案

用两片 74LS153 双四选一数据选择器（每片含两个四选一，实际设计中使用两片各一个选择器，即共两个四选一）实现八选一数据选择器。将 8 个数据输入端分成两组： $D_0 \sim D_3$ 接入第一片 74LS153 的四个数据输入端（1D0~1D3）， $D_4 \sim D_7$ 接入第二片 74LS153 的四个数据输入端（2D0~2D3）。两片 74LS153 的内部地址选择端 A_1 、 A_0 并联，分别接系统地址 A_1 、 A_0 。最高位地址 A_2 作为片选信号：第一片的使能端 1S 接 A_2 ，第二片的使能端 1S 接 A_2 （经非门反相后的 A_2 ）。当 $A_2 = 0$ 时，第一片被使能工作，输出 $D_0 \sim D_3$ 中的一路；当 $A_2 = 1$ 时，第二片被使能工作，输出 $D_4 \sim D_7$ 中的一路。两片的输出端 1Q 和 2Q 通过一个或门（可由与非门实现）合并为最终输出 Q。

综上所述，八选一数据选择器的功能表为

表 7.10 八选一数据选择器的功能表

A_2	A_1	A_0	工作片	选中数据
0	0	0	第一片	D_0
0	0	1	第一片	D_1
0	1	0	第一片	D_2
0	1	1	第一片	D_3
1	0	0	第二片	D_4
1	0	1	第二片	D_5
1	1	0	第二片	D_6
1	1	1	第二片	D_7

由此可以得出其逻辑电路图为




图 7.16 利用双四选一数据选择器设计实现八选一数据选择器的逻辑电路图

4) 仿真验证

在仿真软件中按上述连接方式搭建电路，逐一切换 $A_2A_1A_0$ 的八种组合，观察输出 Q 是否与对应数据输入端一致，验证八选一数据选择器功能的正确性。

仿真电路中非运算使用 74LS04（功能表见表 7.9，引脚图见图 7.12）实现，与运算使用 74SL32 实现，引脚图和功能表如下：





图 7.17 74SL32 引脚图


表 7.11 74SL32 功能表

输入 A	输入 B	输出 Q
0	0	0
0	1	1
1	0	1
1	1	1


仿真电路图连接中，设 $D_0 = 0$ 、 $D_1 = 1$ 、 $D_2 = 0$ 、 $D_3 = 1$ 接第一片 74LS153 的数据输入端（1D0~1D3）； $D_4 = 1$ 、 $D_5 = 0$ 、 $D_6 = 1$ 、 $D_7 = 0$ 接第二片 74LS153 的数据输入端（1D0~1D3）。仿真电路连接与测试如下：




(a) $A_2A_1A_0 = 000$




(b) $A_2A_1A_0 = 001$




(c) $A_2A_1A_0 = 010$




(d) $A_2A_1A_0 = 011$




(e) $A_2A_1A_0 = 100$



(f) $A_2A_1A_0 = 101$



(g) $A_2A_1A_0 = 110$



(h) $A_2A_1A_0 = 111$

图 7.16 利用双四选一数据选择器设计实现八选一数据选择器的仿真电路图与测试结果

汇总结果可得：

表 7.12 仿真电路输出数据

A_2	A_1	A_0	输出 Q
0	0	0	$D_0 = 0$
0	0	1	$D_1 = 1$
0	1	0	$D_2 = 0$
0	1	1	$D_3 = 1$
1	0	0	$D_4 = 0$
1	0	1	$D_5 = 1$
1	1	0	$D_6 = 0$
1	1	1	$D_7 = 1$

从表中可以看出，当地址码从 000 依次变化至 111 时，输出 Q 依次对应 D_0 至 D_7 的数据，实现了根据地址码选择对应数据输出的功能，验证了八选一数据选择器的逻辑功能正确性。

六、实验体会

通过本次组合逻辑电路设计实验，我进一步加深了对门电路逻辑功能的理解，掌握了组合逻辑电路从功能分析、真值表推导、逻辑表达式化简到电路实现的完整设计流程。在实验过程中，我通过用与非门实现异或门、用 74LS00 和 74LS86 设计全加器、用 74LS153 数据选择器实现全加器以及用双四选一数据选择器扩展为八选一数据选择器等多种实践操作，充分体会到了同一逻辑功能可以通过多种不同器件和不同设计方案实现，每种方案各有其特点和适用场景。与非门方案体现了门电路作为基本逻辑单元的基础性和通用性，而数据选择器方案则体现了中规模集成电路在实现组合逻辑时的简洁性和高效性。

七、实验内容的改进要求及设想方案

(1) 可以增加一个用译码器（如 74LS138）实现全加器的设计任务，让学生体验更多种类的组合逻辑器件，拓宽设计思路。

(2) 可以增加一个综合设计题目，如用数据选择器和译码器配合设计一个多路信号采集与显示系统，将多个知识点串联起来，提升综合设计能力。

(3) 在实验指导书中补充各芯片内部结构的详细说明和典型应用示例，便于学生在预习时更快理解芯片的工作原理和使用方法。

(4) 可以在实验内容中增加一个故障排查环节，人为设置一个电路故障点，让学生通过测量和分析自行定位并修复，以增强故障诊断能力的训练。

这些改进将有助于进一步提升实验的教学效果和学生的实践能力。