

# 第7章 指令系统


**第1讲 概述与指令系统设计**

**第2讲 指令系统实例：RISC-V架构**

## 主 要 内 容


- ◆ 指令系统概述
- ◆ 指令系统设计
  - 操作数及其寻址方式
    - » 立即 / 寄存器 / 寄存器间接 / 直接 / 间接 / 堆栈 / 偏移
  - 操作类型和操作码编码
    - » 定长编码法、变长扩展编码法
  - 标志信息的生成与使用
- ◆ 指令设计风格
- ◆ 异常和中断处理机制

- ◆ 指令系统处在软/硬件交界面，同时被硬件设计者和系统程序员看到
- ◆ 硬件设计者角度：指令系统为CPU提供功能需求，要求易于硬件设计
- ◆ 系统程序员角度：通过指令系统来使用硬件，要求易于编写编译器
- ◆ 指令系统设计的好坏还决定了：计算机的性能和成本



## 冯·诺依曼结构机器对指令规定：

- ◆ 用二进制表示，和数据一起存放在主存中
- ◆ 由两部分组成：操作码和操作数（或其地址码）



问题：一条指令必须**明显**或**隐含**包含的信息有哪些？

操作功能：用操作码表示，指定操作类型

（操作码长度：固定 / 可变）

源操作数参照：一个或多个源操作数所在的地址

（操作数来源：主（虚）存/寄存器/I/O端口/指令本身）

结果值参照：产生的结果存放何处（目的操作数）

（结果地址：主（虚）存/寄存器/I/O端口）

下一条指令地址：下条指令存放何处

（下条指令地址：主（虚）存）

（正常情况隐含在PC中，改变顺序时由指令给出）

# 一条指令中应该有几个地址码字段？

## 零地址指令

- (1) 无需操作数 如：空操作 / 停机等
- (2) 所需操作数为默认的 如：堆栈 / 累加器等

形式：

OP
----

## 一地址指令

其地址既是操作数的地址，也是结果的地址

- (1) 单目运算：如：取反 / 取负等
- (2) 双目运算：另一操作数为默认的 如：累加器等

形式：

OP	A1
----	----

## 二地址指令（最常用）

分别存放双目运算中两个操作数，并将其中一个地址作为结果的地址。

形式：

OP	A1	A2
----	----	----

## 三地址指令（RISC风格）

分别作为双目运算中两个源操作数的地址和一个结果的地址。

形式：

OP	A1	A2	A3
----	----	----	----

## 多地址指令

用于成批数据处理的指令，如：向量 / 矩阵等运算的SIMD指令。



指令执行的每一步都可能发生异常或中断，因此，指令集系统架构（ISA）还需要考虑异常和中断机制

## 指令格式的选择应遵循的几条基本原则

- ◆ 应尽量短
- ◆ 要有足够的操作码位数
- ◆ 指令编码必须有唯一的解释，否则是不合法的指令
- ◆ 指令字长应是字节的整数倍
- ◆ 合理地选择地址字段的个数
- ◆ 指令尽量规整

一般通过对操作码进行不同的编码来定义不同的含义，操作码相同时，再由功能码定义不同的含义！

## 与指令集设计相关的重要方面

- ◆ 操作码的全部组成：操作码个数 / 种类 / 复杂度  
LD/ST/INC/BRN 四种指令已足够编制任何可计算程序，但程序会很长
- ◆ 数据类型：对哪几种数据类型完成操作
- ◆ 指令格式：指令长度 / 地址码个数 / 各字段长度
- ◆ 通用寄存器：个数 / 功能 / 长度
- ◆ 寻址方式：操作数地址的指定方式
- ◆ 下条指令的地址如何确定：顺序，PC+1；条件转移；无条件转移；.....
- ◆ 异常和中断机制，包括存储保护方式等

# 1、操作数类型和存储方式

操作数是指令处理的对象，与高级语言数据类型对应，基本类型有哪些？

## 地址（指针）

被看成无符号整数，用来参加运算以确定主(虚)存地址

## 数值数据

定点数(整数)：一般用二进制补码表示

浮点数(实数)：大多数机器采用IEEE754标准

十进制数：用NBCD码表示，压缩/非压缩（汇编程序设计时用）

## 位、位串、字符和字符串

用来表示文本、声音和图像等

» 4 bits is a nibble（一个十六进制数字）

» 8 bits is a byte

» 16 bits is a half-word

» 32 bits is a word

## 逻辑(布尔)数据

按位操作（0-假 / 1-真）

操作数存放在寄存器  
或内存单元中，也可以立即数的方式直接出现在指令中



## ◆ IA-32

- 基本类型：
  - » 字节、字(16位)、双字(32位)、四字(64位)
- 整数：
  - » 16位、32位、64位三种2-补码表示的整数
  - » 18位压缩8421 BCD码表示的十进制整数
- 无符号整数 (8、16或32位)
- 近指针：32位段内偏移 (有效地址)
- 浮点数：IEEE 754 (80位扩展精度浮点数寄存器)

## ◆ RISC-V

- 基本类型：
  - » 字节、半字(16位)、字(32位)、四字(64位)
- 整数：16位、32位、64位三种2-补码表示的整数
- 无符号整数：16位、32位、64位整数
- 浮点数：IEEE 754 (32位/64位浮点数寄存器)

## ◆ 什么是“寻址方式”？

指令或操作数地址的指定方式。即：根据地址找到指令或操作数的方法。

## ◆ 地址码编码由操作数的寻址方式决定

## ◆ 地址码编码原则：

指令地址码尽量短	—————为什么?—————>	目标代码短，省空间
操作数存放位置灵活，空间应尽量大	—————>	利于编译器优化产生高效代码
地址计算过程尽量简单	—————>	指令执行快

## ◆ 指令的寻址----简单

正常：PC增值

跳转 ( jump / branch / call / return )：同操作数的寻址

## ◆ 操作数的寻址----复杂 (想象一下高级语言程序中操作数情况多复杂)

操作数来源：寄存器 / 外设端口 / 主(虚)存 / 栈顶

操作数结构：位 / 字节 / 半字 / 字 / 双字 / 一维表 / 二维表 / ...

通常寻址方式指 “操作数的寻址方式”

## ◆ 寻址方式的确定

### (1) 没有专门的寻址方式位（由操作码确定寻址方式）

如：MIPS指令，一条指令中最多仅有一个主(虚)存地址，且仅有一到两种寻址方式，Load/store型机器指令属于这种情况。

### (2) 有专门的寻址方式位

如：X86指令，一条指令中有多个操作数，且寻址方式各不相同，需要各自说明寻址方式，因此每个操作数有专门的寻址方式位。

## ◆ 有效地址的含义

操作数所在存储单元的地址（可能是逻辑地址或物理地址），可通过指令的寻址方式和地址码计算得到

## ◆ 基本寻址方式

立即 / 直接 / 间接 / 寄存器(直接) / 寄存器间接 / 偏移 / 栈

## ◆ 基本寻址方式的算法及优缺点

(见下页)

# 基本寻址方式的算法和优缺点

假设：A=地址字段值，R=寄存器编号，  
EA=有效地址，(X)=X中的内容



方式	算法	主要优点	主要缺点
立即数	操作数=A	指令执行速度快	操作数幅值有限
直接	EA=A	有效地址计算简单	地址范围有限
间接	EA=(A)	有效地址范围大	多次存储器访问
寄存器(直接)	操作数=(R)	指令执行快，指令短	地址范围有限
寄存器间接	EA=(R)	地址范围大	额外存储器访问
偏移	EA=A+(R)	灵活	复杂
栈	EA=栈顶	指令短	应用有限


偏移方式：将直接方式和寄存器间接方式结合起来。

有：相对 / 基址 / 变址三种（见后面几页！）

**问题：以上各种寻址方式下，操作数在寄存器中还是在存储器中？**

**需要计算有效地址EA的操作数都是在存储器中**

指令中给出的地址码A称为形式地址



偏移寻址:  $EA = A + (R)$  R可以明显给出, 也可以隐含给出

R可以为PC、基址寄存器B、变址寄存器I

- 相对寻址:  $EA = A + (PC)$  相对于当前指令处位移量为A的单元
- 基址寻址:  $EA = A + (B)$  相对于基址(B)处位移量为A的单元
- 变址寻址:  $EA = A + (I)$  相对于首址A处位移量为(I)的单元

## ◆ 自动变址

指令中的地址码A给定数组首址，  
变址器I每次自动加/减数组元素的  
长度x。


$$EA = A + (I)$$

$$I = (I) \pm x$$

例如，X86中的串操作指令

- ◆ 对于“for (i=0; i<N; i++) ....”，  
即地址从低→高变化：加
- ◆ 对于“for (i=N-1; i>=0; i--) ....”，  
即地址从高→低变化：减
- ◆ 可提供对线性表的方便访问

假定一维数组A从100号单元开始



假设按字节编址，则：

每个元素为一个字节时， $I = (I) \pm 1$

每个元素为4个字节时， $I = (I) \pm 4$

一般RISC机器不提供自动变址寻址，并将变址  
和基址寻址统一成一种偏移寻址方式

## Example: MIPS32中的循环处理

```
for (i=0;i<N,i++)
    g = g +A[i];
```

数组元素为int类型，即  
`sizeof(int)=4`。

Assuming variables i, g ~ \$7, \$8 and base address  
of array is in \$9

```

    add $7, $0, $0          ; i=0
Loop: add $10, $7, $9        ; $10=&A[i]
    lw  $6, 0($10)          ; $6=A[i]
    add $8, $8, $6          ; g= g+A[i]
    addi $7, $7, 4          ; i=i+1
    bne $7, $2, Loop
```

MIPS不区分变址还是基址  
统一为偏移寻址方式

MIPS不支持自动变址，需  
用专门指令进行下标增量

编译器和汇编语言程序员不必计算分支指令的地址，  
而只要用标号即可！汇编器完成相对地址的计算。

最终链接器通过重定位完成绝对地址计算。

```
int x;
float a[100];
short b[4][4];
char c;
double d[10];
```

**a[i]的地址如何计算?**

**104**+i×**4**

i=99时,  $104+99\times 4=500$

**b[i][j]的地址如何计算?**

**504**+i×**8**+j×**2**

i=3、j=2时,  $504+24+4=532$

**d[i]的地址如何计算?**

**544**+i×**8**

i=9时,  $544+9\times 8=616$

b31		b0	
d[9]			
			616
⋮			
d[0]			
			544
		c	536
b[3][3]	b[3][2]		532
⋮			
b[0][1]	b[0][0]		504
a[99]			500
⋮			
a[0]			104
x			100
⋮			



- ◆ 算术和逻辑运算指令
  - 加、减、乘、除、比较、与、或、非、取反、取负、异或等
  - 加算术运算包含整数和浮点数操作
- ◆ 移位指令
  - 算术移位、逻辑移位、循环移位、半字交换
- ◆ 数据传送指令
  - 寄存器间、内存-寄存器、内存内换
- ◆ 顺序控制指令
  - 条件转移、无条件转移
  - 调用、返回
- ◆ 系统控制指令
  - 停机、开中断、关中断、系统模式切换等
- ◆ 输入/输出指令

## ◆ 操作码的编码有两种方式

- Fixed Length Opcodes (定长操作码法)
- Expanding Opcodes (扩展操作码编法)

## ◆ instructions size

- 代码长度更重要时：采用变长指令字、变长操作码
- 性能更重要时：采用定长指令字、定长操作码

为什么？

变长指令字和变长操作码使机器代码更紧凑；定长指令字和定长操作码便于快速访问和译码。学了CPU设计就更明白了。

**问题：是否可以有定长指令字、变长操作码？定长操作码、变长指令字呢？**

指令长度是否可变与操作码长度是否可变没有绝对关系，但通常是“定长操作码不一定是定长指令字”、“变长操作码一般是变长指令字”。

## 基本思想

指令的操作码部分采用固定长度的编码

如：假设操作码固定为6位，则系统最多可表示64种指令

## 特点

译码方便，但有信息冗余

## 举例

IBM360/370采用：

8位定长操作码，最多可有256条指令

只提供了183条指令，有73种编码为冗余信息

机器字长32位，按字节编址


有16个32位通用寄存器，基址器B和变址器X可用其中任意一个

问题：通用寄存器编号有几位？ B和X的编号占几位？ 都是4位！


RR型



RX型



RS型



SI型



SS型



Ri: 寄存器

X: 变址器

Bi: 基址器

Di: 位移量

I: 立即数

L: 数的长度

RR: 寄存器 - 寄存器

RX: 寄存器 - 变址存储器

RS: 寄存器 - 基址存储器

SS: 基址存储器 - 基址存储器

SI: 基址存储器 - 立即数

格式: 定长操作码、变长指令字

## 基本思想

将操作码的编码长度分成几种固定长的格式。被大多数指令集采用。  
PDP-11是典型的变长操作码机器。

## 种类

等长扩展法：4-8-12； 3-6-9； ..... / 不等长扩展法

## 举例说明如何扩展

设某指令系统指令字是16位，每个地址码为6位。若二地址指令15条，一地址指令34条，则剩下零地址指令最多有多少条？

解：操作码按短到长进行扩展编码

二地址指令：(0000 ~ 1110)

一地址指令：11110 (00000 ~ 11111); 11111 (00000 ~ 00001)

零地址指令：11111 (00010 ~ 11111) (000000 ~ 111111)

故零地址指令最多有  $30 \times 2^6 = 15 \times 2^7$  种

### 3、条件测试方式

- 条件转移指令通常根据 **Condition Codes (条件码 CC/ 状态位 / 标志位)** 转移  
通过执行算术指令或显式地由比较和测试指令来设置CC

ex: `sub r1, r2, r3` ;r2和r3相减, 结果在r1中, 并生成标志位ZF、CF等  
`bz label` ;标志位ZF=1时转到label处执行; 否则顺序执行

- 常用的标志 (条件码) 有四种 (哪四种?)

SF – negative OF – overflow

CF – 进位/借位 ZF – zero

借位如何生成?  $CF = Cout \oplus sub$

$z = x - y;$

`if (z==0) goto lable;`

带符号和无符号整数运算,  
标志生成方式完全一样!

- 标志可存于 **标志寄存器/条件码寄存器**

**/状态寄存器/程序状态字寄存器**

也可由指定的通用寄存器来存放状态位

bgt的条件?

无符号数:  $(ZF=0) \wedge (CF=0)$

带符号整数:  $(ZF=0) \wedge (SF=OF)$

Ex: `cmp r1, r2, r3` ;比较r2和r3, 标志位存储在r1中

`bgt r1, label` ;判断r1是否大于0, 是则转移到label处


- 可以将两条指令合成一条指令, 即: 计算并转移

Ex: `bgt r1, r2, label` ;如果 $r1 > r2$ , 则转移到label处执行; 否则顺序执行

# 标志信息是干什么的？

Ex1:  $-7 - 6 = -7 + (-6) = +3$


$9 - 6 = 3$



OF=1、ZF=0  
SF=0、借位CF=0

$6 - (-7) = 6 + 7 = -3$

$6 - 9 = 13$



OF=1、ZF=0  
SF=1、借位CF=1

做减法以比较大小，规则：  
Unsigned: CF=0时，大于  
Signed: OF=SF时，大于

分三类:

(1)根据单个标志的值转移

(2)按无符号整数比较转移

(3)按带符号整数比较转移

序号	指令	转移条件	说明
1	jc label	CF=1	有进位/借位
2	jnc label	CF=0	无进位/借位
3	je/jz label	ZF=1	相等/等于零
4	jne/jnz label	ZF=0	不相等/不等于零
5	js label	SF=1	是负数
6	jns label	SF=0	是非负数
7	jo label	OF=1	有溢出
8	jno label	OF=0	无溢出
9	ja/jnbe label	CF=0 AND ZF=0	无符号整数 $A > B$
10	jae/jnb label	CF=0 OR ZF=1	无符号整数 $A \geq B$
11	jb/jnae label	CF=1 AND ZF=0	无符号整数 $A < B$
12	jbe/jna label	CF=1 OR ZF=1	无符号整数 $A \leq B$
13	jg/jnle label	SF=OF AND ZF=0	带符号整数 $A > B$
14	jge/jnl label	SF=OF OR ZF=1	带符号整数 $A \geq B$
15	jl/jnge label	SF $\neq$ OF AND ZF=	带符号整数 $A < B$
16	jle/jng label	SF $\neq$ OF OR ZF=1	带符号整数 $A \leq B$



## 4、指令设计风格 -- 按操作数位置指定风格来分

### Accumulator: (earliest machines) 累加器型

特点：其中一个操作数（源操作数1）和目的操作数总在累加器中

1 address            add A             $\text{acc} \leftarrow \text{acc} + \text{mem}[A]$

1(+x) address        add x A             $\text{acc} \leftarrow \text{acc} + \text{mem}[A + x]$

### Stack: (e.g. HP calculator, Java virtual machines) 栈型

特点：总是将栈顶两个操作数进行运算，指令无需指定操作数地址

0 address            add             $\text{tos} \leftarrow \text{tos} + \text{next}$

### General Purpose Register: (e.g. IA-32, Motorola 68xxx) 通用寄存器型

特点：操作数可以是寄存器或存储器数据（即A、B和C可以是寄存器或存储单元）

2 address            add A B             $\text{EA}(A) \leftarrow \text{EA}(A) + \text{EA}(B)$

3 address            add A B C             $\text{EA}(A) \leftarrow \text{EA}(B) + \text{EA}(C)$

### Load/Store: (e.g. SPARC, MIPS, RISC-V) 装入/存储型

特点：运算操作数只能是寄存器数据，只有load/store能访问存储器

3 address    add Ra Rb Rc         $\text{Ra} \leftarrow \text{Rb} + \text{Rc}$

          load Ra Rb         $\text{Ra} \leftarrow \text{mem}[\text{Rb}]$

          store Ra Rb         $\text{mem}[\text{Rb}] \leftarrow \text{Ra}$

## Comparison:

Bytes per instruction? Number of Instructions? Cycles per instruction?

。 Code sequence for  $C = A + B$  for four classes of instruction sets:

Stack	Accumulator	Register (register- memory)	Register (load - store)
Push A	Load A	Load R1,A	Load R1,A
Push B	Add B	Add R1,B	Load R2,B
Add	Store C	Store C, R1	Add R3,R1,R2
Pop C			Store C,R3

指令条数较少

复杂表达式时，累加器型风格指令条数变多，因为所有运算都要用累加器，使得程序中多出许多移入 / 移出累加器的指令！

想象一下 “ $C=a*x+b*y+x*y$ ” 用累加器型风格实现的情况！

75年开始，寄存器型占主导地位，原因：

- 寄存器速度快，使用大量通用寄存器可减少访存操作
- 表达式编译时与顺序无关（相对于Stack）

( Java Virtual Machine 采用Stack型)

## 每条典型ALU指令中的存储器地址个数

## 每条典型ALU指令中的最多操作数个数

### Examples

0	3	SPARC, MIPS, Precision Architecture, Power PC, RISC-V
1	2	Intel 80x86, Motorola 68000
2	2	VAX (also has 3-operand formats)
3	3	VAX (also has 2-operand formats)

In VAX(CISC): **ADDL (R9), (R10), (R11)**      一条指令！  
; mem[R9] ← mem[R10] + mem[R11]

In MIPS(RISC):

lw R1, (R10) : R1 ← mem[R10]

lw R2, (R11) : R2 ← mem[R11]

**add R3, R1, R2** : R3 ← R1+R2

sw R3, (R9) : mem[R9] ← R3

四条指令！

哪种CPI小？

MIPS!

哪一种风格更好呢？学了第5章后会有更深的体会！

# 指令设计风格 – 按指令格式的复杂度来分

按指令格式的复杂度来分，有两种类型计算机：

复杂指令集计算机CISC (Complex Instruction Set Computer)

精简指令集计算机RISC (Reduce Instruction Set Computer)

早期CISC设计风格的主要特点

## (1) 指令系统复杂

变长操作码 / 变长指令字 / 指令多 / 寻址方式多 / 指令格式多

## (2) 指令周期长

绝大多数指令需要多个时钟周期才能完成

## (3) 各种指令都能访问存储器

除了专门的存储器读写指令外，运算指令也能访问存储器

## (4) 采用微程序控制

## (5) 有专用寄存器

## (6) 难以进行编译优化来生成高效目标代码

例如，VAX-11/780小型机

16种寻址方式；9种数据格式；303条指令；

一条指令包括1~2个字节的操作码和下续N个操作数说明符。

一个说明符的长度达1 ~10个字节。

## ◆ CISC的缺陷

- 日趋庞大的指令系统不但使计算机的研制周期变长，而且难以保证设计的正确性，难以调试和维护，并且因指令操作复杂而增加机器周期，从而降低了系统性能。

## ◆ 1975年IBM公司开始研究指令系统的合理性问题，John Cocks提出精简指令系统计算机 RISC ( Reduce Instruction Set Computer )。

## ◆ 对CISC进行测试，发现一个事实：

- 在程序中各种指令出现的频率悬殊很大，最常使用的是一些简单指令，这些指令占程序的80%，但只占指令系统的20%。而且在微程序控制的计算机中，占指令总数20%的复杂指令占用了控制存储器容量的80%。

## ◆ 1982年美国加州伯克利大学的RISC-I，斯坦福大学的MIPS，IBM公司的IBM801相继宣告完成，这些机器被称为第一代RISC机。

# Top 10 80x86 Instructions

Rank	instruction	Integer Average Percent total executed
1	load	22%
2	conditional branch	20%
3	compare	16%
4	store	12%
5	add	8%
6	and	6%
7	sub	5%
8	move register-register	4%
9	call	1%
10	return	1%
	Total	96%

- Simple instructions dominate instruction frequency

( 简单指令占主要部分, 使用频率高! )

[BACK](#)

## (1) 简化的指令系统

指令少 / 寻址方式少 / 指令格式少 / 指令长度一致

## (2) 以RR方式工作

除Load/Store指令可访问存储器外，其余指令都只访问寄存器。

## (3) 指令周期短

以流水线方式工作，因而除Load/Store指令外，其他简单指令都只需一个或一个不到的时钟周期就可完成。

## (4) 采用大量通用寄存器，以减少访存次数

## (5) 采用组合逻辑电路控制，不用或少用微程序控制

## (6) 采用优化的编译系统，力求有效地支持高级语言程序


MIPS、RISC(RISC-I到RISC-V) 系列架构是典型的RISC处理器，82年以来新的指令集大多采用RISC体系结构

x86因为“兼容”的需要，保留了CISC的风格，同时也借鉴了RISC思想

- ◆ 程序执行过程中CPU会遇到一些特殊情况，使正在执行的程序被“中断”
  - CPU中止原来正在执行的程序，转到处理异常情况或特殊事件的程序去执行，结束后再返回到原被中止的程序处（断点）继续执行。
- ◆ 程序执行被“中断”的事件有两类
  - 内部“异常”：在CPU内部发生的意外事件或特殊事件  
按发生原因分为硬故障中断和程序性中断两类  
硬故障中断：如电源掉电、硬件线路故障等  
程序性中断：执行某条指令时发生的“例外(Exception)”事件，如溢出、缺页、越界、越权、越级、非法指令、除数为0、堆/栈溢出、访问超时、断点设置、单步、系统调用等
  - 外部“中断”：在CPU外部发生的特殊事件，通过“中断请求”信号向CPU请求处理。如实时钟、控制台、打印机缺纸、外设准备好、采样计时到、DMA传输结束等。



- ◆ 发生**异常(exception)**和**中断(interrupt)**事件后，系统将进入OS内核态对相应事件进行处理，即改变处理器状态（**用户态**→**内核态**）



用户进程的正常控制流中插入了一段**内核控制路径**

- ◆ 指令由“操作码”和“地址码”两部分组成。
- ◆ 操作类型
  - 传送 / 算术 / 逻辑 / 移位 / 字符串 / 转移控制 / 调用 / 中断 / 信号同步
- ◆ 操作数类型
  - 整数（带符号、无符号、十进制）、浮点数、位、位串
- ◆ 地址码的编码要考虑：
  - 操作数的个数
  - 寻址方式：立即 / 寄存器 / 寄存间 / 直接 / 间接 / 相对 / 基址 / 变址 / 堆栈
- ◆ 操作码的编码要考虑：
  - 定长操作码 / 扩展操作码
- ◆ 条件码的生成
  - 四种基本标志：NF（SF） / VF（OF） / CF / ZF
- ◆ 指令设计风格：
  - 按操作数地址指定方式来分：
    - » 累加器型、通用寄存器型、load/store型、栈型
  - 按指令格式的复杂度来分
    - » 复杂指令集计算机CISC、精简指令集计算机RISC
- ◆ 典型指令系统举例
  - MIPS / IA-32 / MMX

以下将详细介绍RISC-V指令系统

## 主要内容

- ◆ RISC-V指令系统概述
- ◆ RISC-V指令参考卡和指令格式
- ◆ RISC-V基础整数指令集
  - 整数运算
  - 控制转移
  - 存储访问
  - 系统控制
- ◆ RISC-V可选的扩展指令集
  - 标准扩展指令集
  - 压缩指令集
  - 向量处理指令集
  - 未来可选扩展指令集

## ◆ 设计目标

- 广泛的适应性：从最袖珍的嵌入式微控制器，到最快的高性能计算机
- 支持各种异构处理架构，成为定制加速器的基础
- 稳定的基础指令集架构，并能灵活扩展，且扩展时不影响基础部分

## ◆ 开源理念和设计原则

- 本着“指令集应自由（Instruction Set Want to be Free）”的理念，指令集完全公开，且无需为指令集付费
- 由一个非盈利性质的基金会管理，以保持指令集的稳定性和加快生态建设
- 与以前的增量ISA不同，遵循“大道至简”的设计哲学，采用模块化设计，既保持基础指令集的稳定，也保证扩展指令集的灵活配置
- 特点：具有模块化结构、稳定性和可扩展性好，在简洁性、实现成本、功耗、性能和程序代码量等各方面具有显著优势

## ◆ RISC-V的模块化结构

- 核心：RV32I + 标准扩展集：RV32M、RV32F、RV32D、RV32A = RV32G
- 32位架构RV32G = RV32IMAFD，其压缩指令集RV32C（指令长度16位）
- 64位架构RV64G = RV64IMAFD，其压缩指令集RV64C（指令长度16位）
- 向量计算RV32V和RV64V；嵌入式RV32E（RV32I的子集，16个通用寄存器）



# 指令参考卡①

- ◆ 核心指令集：基础整数指令集 RV32I 和 RV64I
- ◆ 特权指令：陷阱指令对应的返回指令、wfi等待中断指令、sfence.vma 虚拟存储器的同步操作
- ◆ 伪指令举例
- ◆ 压缩指令集：RV32C和RV64C

Base Integer Instructions: RV32I and RV64I						RV Privileged Instructions			
Category	Name	Fmt	RV32I Base		+RV64I	Category	Name	Fmt	RV mnemonic
Shifts	Shift Left Logical	R	SLL	rd,rs1,rs2	SLLW rd,rs1,rs2	Trap	Mach-mode trap return	R	MRET
	Shift Left Log. Imm.	I	SLLI	rd,rs1,shamt	SLLIW rd,rs1,shamt		Supervisor-mode trap return	R	SRET
	Shift Right Logical	R	SRL	rd,rs1,rs2	SRLW rd,rs1,rs2	Interrupt	Wait for Interrupt	R	WFI
	Shift Right Log. Imm.	I	SRLI	rd,rs1,shamt	SRLIW rd,rs1,shamt		MMU Virtual Memory FENCE	R	SFENCE.VMA rs1,rs2
	Shift Right Arithmetic	R	SRA	rd,rs1,rs2	SRAW rd,rs1,rs2	Examples of the 60 RV Pseudoinstructions			
	Shift Right Arith. Imm.	I	SRAI	rd,rs1,shamt	SRAIW rd,rs1,shamt	Branch = 0 (BEQ rs,x0,imm)	B	BEQZ rs,imm	
Arithmetic	ADD	R	ADD	rd,rs1,rs2	ADDW rd,rs1,rs2	Jump (uses JAL x0,imm)	J	J imm	
	ADD Immediate	I	ADDI	rd,rs1,imm	ADDIW rd,rs1,imm	MoVe (uses ADDI rd,rs,0)	R	MV rd,rs	
	SUBtract	R	SUB	rd,rs1,rs2	SUBW rd,rs1,rs2	RETurn (uses JALR x0,0,ra)	I	RET	
	Load Upper Imm	U	LUI	rd,imm					
Add Upper Imm to PC						Optional Compressed (16-bit) Instruction Extension: RV32C			
Add Upper Imm to PC						Category	Name	Fmt	
Logical	XOR	R	XOR	rd,rs1,rs2	Loads Load Word	CL	C.LW rd',rs1',imm	LW	rd',rs1',imm*4
	XOR Immediate	I	XORI	rd,rs1,imm	Load Word SP	CI	C.LWSP rd,imm	LW	rd,sp,imm*4
	OR	R	OR	rd,rs1,rs2	Float Load Word SP	CL	C.FLW rd',rs1',imm	FLW	rd',rs1',imm*8
	OR Immediate	I	ORI	rd,rs1,imm	Float Load Word	CI	C.FLWSP rd,imm	FLW	rd,sp,imm*8
	AND	R	AND	rd,rs1,rs2	Float Load Double	CL	C.FLD rd',rs1',imm	FLD	rd',rs1',imm*16
	AND Immediate	I	ANDI	rd,rs1,imm	Float Load Double SP	CI	C.FLDSP rd,imm	FLD	rd,sp,imm*16
Compare	Set <	R	SLT	rd,rs1,rs2	Stores Store Word	CS	C.SW rs1',rs2',imm	SW	rs1',rs2',imm*4
	Set < Immediate	I	SLTI	rd,rs1,imm	Store Word SP	CSS	C.SWSP rs2,imm	SW	rs2,sp,imm*4
	Set < Unsigned	R	SLTU	rd,rs1,rs2	Float Store Word	CS	C.FSW rs1',rs2',imm	FSW	rs1',rs2',imm*8
	Set < Imm Unsigned	I	SLTIU	rd,rs1,imm	Float Store Word SP	CSS	C.FSWSP rs2,imm	FSW	rs2,sp,imm*8
Branches	Branch =	B	BEQ	rs1,rs2,imm	Float Store Double	CS	C.FSD rs1',rs2',imm	FSD	rs1',rs2',imm*16
	Branch ≠	B	BNE	rs1,rs2,imm	Float Store Double SP	CSS	C.FSDSP rs2,imm	FSD	rs2,sp,imm*16
	Branch <	B	BLT	rs1,rs2,imm	Arithmetic ADD	CR	C.ADD rd,rs1	ADD	rd,rd,rs1
	Branch ≥	B	BGE	rs1,rs2,imm	ADD Immediate	CI	C.ADDI rd,imm	ADDI	rd,rd,imm
	Branch < Unsigned	B	BLTU	rs1,rs2,imm	ADD SP Imm * 16	CI	C.ADDI16SP x0,imm	ADDI	sp,sp,imm*16
	Branch ≥ Unsigned	B	BGEU	rs1,rs2,imm	ADD SP Imm * 4	CIW	C.ADDI4SPN rd',imm	ADDI	rd',sp,imm*4
Jump & Link	J&L	J	JAL	rd,imm	SUB	CR	C.SUB rd,rs1	SUB	rd,rd,rs1
	Jump & Link Register	I	JALR	rd,rs1,imm	AND	CR	C.AND rd,rs1	AND	rd,rd,rs1
Synch	Synch thread	I	FENCE		AND Immediate	CI	C.ANDI rd,imm	ANDI	rd,rd,imm
	Synch Instr & Data	I	FENCE.I		OR	CR	C.OR rd,rs1	OR	rd,rd,rs1
Environment	CALL	I	ECALL		eXclusive OR	CR	C.XOR rd,rs1	AND	rd,rd,rs1
	BREAK	I	EBREAK		MoVe	CR	C.MV rd,rs1	ADD	rd,rs1,x0
						CI	C.LI rd,imm	ADDI	rd,x0,imm
						CI	C.LUI rd,imm	LUI	rd,imm
Control Status Register (CSR)									
	Read/Write	I	CSRRW	rd,csr,rs1	Shifts Shift Left Imm	CI	C.SLLI rd,imm	SLLI	rd,rd,imm
	Read & Set Bit	I	CSRRS	rd,csr,rs1	Shift Right Ari. Imm.	CI	C.SRAI rd,imm	SRAI	rd,rd,imm
	Read & Clear Bit	I	CSRRC	rd,csr,rs1	Shift Right Log. Imm.	CI	C.SRLI rd,imm	SRLI	rd,rd,imm
	Read/Write Imm	I	CSRRWI	rd,csr,imm	Branches Branch=0	CB	C.BEQZ rs1',imm	BEQ	rs1',x0,imm
	Read & Set Bit Imm	I	CSRRSI	rd,csr,imm	Branch≠0	CB	C.BNEZ rs1',imm	BNE	rs1',x0,imm
	Read & Clear Bit Imm	I	CSRRCI	rd,csr,imm	Jump	CJ	C.J imm	JAL	x0,imm
Loads	Load Byte	I	LB	rd,rs1,imm	Jump Register	CR	C.JR rd,rs1	JALR	x0,rs1,0
	Load Halfword	I	LH	rd,rs1,imm	Jump & Link J&L	CJ	C.JAL imm	JAL	ra,imm
	Load Byte Unsigned	I	LBU	rd,rs1,imm	Jump & Link Register	CR	C.JALR rs1	JALR	ra,rs1,0
	Load Half Unsigned	I	LHU	rd,rs1,imm	System Env. BREAK	CI	C.EBREAK		EBREAK
	Load Word	I	LW	rd,rs1,imm					
	Store Byte	S	SB	rs1,rs2,imm					
Stores	Store Halfword	S	SH	rs1,rs2,imm					
	Store Word	S	SW	rs1,rs2,imm					
						Optional Compressed Extension: RV64C			
						All RV32C (except C.JAL, 4 word loads, 4 word stores) plus:			
						ADD Word (C.ADDW) Load Doubleword (C.LD)			
						ADD Imm. Word (C.ADDIW) Load Doubleword SP (C.LDSP)			
						SUBtract Word (C.SUBW) Store Doubleword (C.SD)			
						Store Doubleword SP (C.SDSP)			



指令参考卡②

◆ 扩展指令集

乘除运算指令集  
**RVM**、原子操作  
指令集**RVA**、浮  
点运算指令集  
**RVF**和**RVD**、向  
量操作指令集  
**RVV**

◆ 通用寄存器的  
调用约定

32个定点通用寄  
存器x0~x31；32  
个浮点寄存器  
f0~f31；通用寄  
存器x0中恒0；  
x1中返回地址；  
x2、x3和x4分别  
为栈指针、全局  
指针和线程指针

Optional Atomic Instruction Extension: RVM						
Category	Name	Fmt	RV32M (Multiply-Divide)		+RV64M	
Multiply	Multiply	R	MUL	rd,rs1,rs2	MULW	rd,rs1,rs2
	Multiply High	R	MULH	rd,rs1,rs2		
	Multiply High Sign/Uns	R	MULHSU	rd,rs1,rs2		
	Multiply High Uns	R	MULHU	rd,rs1,rs2		
Divide	DIVide	R	DIV	rd,rs1,rs2	DIVW	rd,rs1,rs2
	DIVide Unsigned	R	DIVU	rd,rs1,rs2		
Remainder	REMAinder	R	REM	rd,rs1,rs2	REMW	rd,rs1,rs2
	REMAinder Unsigned	R	REMU	rd,rs1,rs2	REMUW	rd,rs1,rs2

Optional Atomic Instruction Extension: RVA						
Category	Name	Fmt	RV32A (Atomic)		+RV64A	
Load	Load Reserved	R	LR.W	rd,rs1	LR.D	rd,rs1
Store	Store Conditional	R	SC.W	rd,rs1,rs2	SC.D	rd,rs1,rs2
Swap	SWAP	R	AMOSWAP.W	rd,rs1,rs2	AMOSWAP.D	rd,rs1,rs2
Add	ADD	R	AMOADD.W	rd,rs1,rs2	AMOADD.D	rd,rs1,rs2
Logical	XOR	R	AMOXOR.W	rd,rs1,rs2	AMOXOR.D	rd,rs1,rs2
	AND	R	AMOAND.W	rd,rs1,rs2	AMOAND.D	rd,rs1,rs2
	OR	R	AMOOOR.W	rd,rs1,rs2	AMOOOR.D	rd,rs1,rs2
		R				
Min/Max	MINimum	R	AMOMIN.W	rd,rs1,rs2	AMOMIN.D	rd,rs1,rs2
	MAXimum	R	AMOMAX.W	rd,rs1,rs2	AMOMAX.D	rd,rs1,rs2
	MINimum Unsigned	R	AMOMINU.W	rd,rs1,rs2	AMOMINU.D	rd,rs1,rs2
	MAXimum Unsigned	R	AMOMAXU.W	rd,rs1,rs2	AMOMAXU.D	rd,rs1,rs2

Two Optional Floating-Point Instruction Extensions: RVF & RVD						
Category	Name	Fmt	RV32{F D} (SP,DP Fl. Pt.)		+RV64{F D}	
Move	Move from Integer	R	FMV.W.X	rd,rs1	FMV.D.X	rd,rs1
	Move to Integer	R	FMV.X.W	rd,rs1	FMV.X.D	rd,rs1
Convert	ConVerT from Int	R	FCVT.{S D}.W	rd,rs1	FCVT.{S D}.L	rd,rs1
	ConVerT from Int Unsigned	R	FCVT.{S D}.WU	rd,rs1	FCVT.{S D}.LU	rd,rs1
	ConVerT to Int	R	FCVT.W.{S D}	rd,rs1	FCVT.L.{S D}	rd,rs1
	ConVerT to Int Unsigned	R	FCVT.WU.{S D}	rd,rs1	FCVT.LU.{S D}	rd,rs1

				Calling Convention		
Load	Load	I	FL{W,D}	rd,rs1,imm	Register	ABI Name Saver
Store	Store	S	FS{W,D}	rs1,rs2,imm	x0	zero
	Arithmetic	R	FADD.{S D}	rd,rs1,rs2	x1	ra
		R	FSUB.{S D}	rd,rs1,rs2	x2	sp
		R	FMUL.{S D}	rd,rs1,rs2	x3	gp
		R	FDIV.{S D}	rd,rs1,rs2	x4	tp
	Square Root	R	FSQRT.{S D}	rd,rs1	x5-7	t0-2
Mul-Add	Multiply-ADD	R	FMADD.{S D}	rd,rs1,rs2,rs3	x8	s0/fp
	Multiply-SUBtract	R	FMSUB.{S D}	rd,rs1,rs2,rs3	x9	s1
	Negative Multiply-SUBtract	R	FNMSUB.{S D}	rd,rs1,rs2,rs3	x10-11	a0-1
	Negative Multiply-ADD	R	FNMADD.{S D}	rd,rs1,rs2,rs3	x12-17	a2-7
Sign Inject	SIGN source	R	FSGNJ.{S D}	rd,rs1,rs2	x18-27	s2-11
	Negative SIGN source	R	FSGNJN.{S D}	rd,rs1,rs2	x28-31	t3-t6
	Xor SIGN source	R	FSGNJX.{S D}	rd,rs1,rs2	f0-7	ft0-7
Min/Max	MINimum	R	FMIN.{S D}	rd,rs1,rs2	f8-9	fs0-1
	MAXimum	R	FMAX.{S D}	rd,rs1,rs2	f10-11	fa0-1
Compare	compare Float =	R	FEQ.{S D}	rd,rs1,rs2	f12-17	fa2-7
	compare Float <	R	FLT.{S D}	rd,rs1,rs2	f18-27	fs2-11
	compare Float ≤	R	FLE.{S D}	rd,rs1,rs2	f28-31	ft8-11
Categorize	CLASSify type	R	FCCLASS.{S D}	rd,rs1		
Configure	Read Status	R	FRCSR	rd	zero	Hardwired zero
	Read Rounding Mode	R	FRRM	rd	ra	Return address
	Read Flags	R	FRLAGS	rd	sp	Stack pointer
	Swap Status Reg	R	FSCSR	rd,rs1	gp	Global pointer
	Swap Rounding Mode	R	FSRM	rd,rs1	tp	Thread pointer
	Swap Flags	R	FSFLAG	rd,rs1	t0-0,ft0-7	Temporaries
	Swap Rounding Mode Imm	I	FSRMI	rd,imm	s0-11,fs0-11	Saved registers
	Swap Flags Imm	I	FSFLAGSI	rd,imm	a0-7,fa0-7	Function args

Optional Vector Extension: RVV						
	Name	Fmt	RV32V/R64V			
SET Vector Len.	SET Vector Len.	R	SETVL	rd,rs1		
		R				
MULTIPLY High REMAinder	MULTIPLY High REMAinder	R	VMULH	rd,rs1,rs2		
		R	VREM	rd,rs1,rs2		
Shift Left Log.	Shift Left Log.	R	VSLL	rd,rs1,rs2		
Shift Right Log.	Shift Right Log.	R	VSRL	rd,rs1,rs2		
Shift R. Arith.	Shift R. Arith.	R	VSRA	rd,rs1,rs2		
LoaD	LoaD	I	VLD	rd,rs1,imm		
LoaD Strided	LoaD Strided	R	VLDS	rd,rs1,rs2		
LoaD indeXed	LoaD indeXed	R	VLDX	rd,rs1,rs2		
STORE	STORE	S	VST	rd,rs1,imm		
		R	VSTS	rd,rs1,rs2		
STORE indeXed	STORE indeXed	R	VSTX	rd,rs1,rs2		
AMO SWAP	AMO SWAP	R	AMOSWAP	rd,rs1,rs2		
AMO ADD	AMO ADD	R	AMOADD	rd,rs1,rs2		
AMO XOR	AMO XOR	R	AMOXOR	rd,rs1,rs2		
AMO AND	AMO AND	R	AMOAND	rd,rs1,rs2		
AMO OR	AMO OR	R	AMOOOR	rd,rs1,rs2		
AMO MINimum	AMO MINimum	R	AMOMIN	rd,rs1,rs2		
AMO MAXimum	AMO MAXimum	R	AMOMAX	rd,rs1,rs2		
Predicate =	Predicate =	R	VPEQ	rd,rs1,rs2		
Predicate <	Predicate <	R	VPNE	rd,rs1,rs2		
Predicate ≠	Predicate ≠	R	VPLT	rd,rs1,rs2		
Predicate ≥	Predicate ≥	R	VPGE	rd,rs1,rs2		
Predicate AND	Predicate AND	R	VPAND	rd,rs1,rs2		
Pred. AND NOT	Pred. AND NOT	R	VPANDN	rd,rs1,rs2		
Predicate OR	Predicate OR	R	VPOR	rd,rs1,rs2		
Predicate XOR	Predicate XOR	R	VPXOR	rd,rs1,rs2		
Predicate NOT	Predicate NOT	R	VPNOT	rd,rs1		
Pred. SWAP	Pred. SWAP	R	VPSWAP	rd,rs1		
MOVE	MOVE	R	VMOV	rd,rs1		
ConVerT	ConVerT	R	VCVT	rd,rs1		
ADD	ADD	R	VADD	rd,rs1,rs2		
		R				
	SUBtract	R	VSUB	rd,rs1,rs2		
	MULTIPLY	R	VMUL	rd,rs1,rs2		
	DIVide	R	VDIV	rd,rs1,rs2		
	Square Root	R	VSQRT	rd,rs1,rs2		
Multiply-ADD	Multiply-ADD	R	VFMADD	rd,rs1,rs2,rs3		
		R				
Multiply-SUB	Multiply-SUB	R	VFMSUB	rd,rs1,rs2,rs3		
		R				
Neg. Mul.-SUB	Neg. Mul.-SUB	R	VFNMSUB	rd,rs1,rs2,rs3		
		R				
Neg. Mul.-ADD	Neg. Mul.-ADD	R	VFNMADD	rd,rs1,rs2,rs3		
		R				
SIGN inject	SIGN inject	R	VSGNJ	rd,rs1,rs2		
Neg SIGN inject	Neg SIGN inject	R	VSGNJN	rd,rs1,rs2		
Xor SIGN inject	Xor SIGN inject	R	VSGNJX	rd,rs1,rs2		
MINimum	MINimum	R	VMIN	rd,rs1,rs2		
		R				
MAXimum	MAXimum	R	VMAX	rd,rs1,rs2		
		R				
XOR	XOR	R	VXOR	rd,rs1,rs2		
OR	OR	R	VOR	rd,rs1,rs2		
AND	AND	R	VAND	rd,rs1,rs2		
CLASS	CLASS	R	VCLASS	rd,rs1		
SET Data Conf.	SET Data Conf.	R	VSETDCFG	rd,rs1		
EXTRACT	EXTRACT	R	VEXTRACT	rd,rs1,rs2		
MERGE	MERGE	R	VMERGE	rd,rs1,rs2		
SELECT	SELECT	R	VSELECT	rd,rs1,rs2		

# RV32I寄存器的功能定义和两种汇编表示

寄存器	ABI 名	功能描述	被调用过程保存?
x0	zero	硬编码 0	—
x1	ra	返回地址	否
x2	sp	栈指针	是
x3	gp	全局指针	—
x4	tp	线程指针	—
x5	t0	临时寄存器	否
x6~x7	t1~t2	临时寄存器	否
x8	s0/fp	保存寄存器/帧指针	是
x9	s1	保存寄存器	是
x10~x11	a0~a1	过程参数/返回值	否
x12~x17	a2~a7	过程参数	否
x18~x27	s2~s11	保存寄存器	是
x28~x31	t3~t6	临时寄存器	否

Registers are referenced either by number—x0, ... x31, or by name —zero, ra, s1... t0.

## ◆ 共有6种指令格式

R-型为寄存器操作数指令

I-型为短立即数或装入 (Load) 指令

S-型为存储 (Store) 指令

B-型为条件跳转指令

U-型为长立即数操作指令

J-型为无条件跳转指令

◆ **opcode**: 操作码字段

◆ **rd**、**rs1**和**rs2**: 通用寄存器编号

◆ **imm**: 立即数, 其位数在括号[]中表示

◆ **funct3**和**funct7**: 分别表示3位功能码和7位功能码, 和opcode字段一起定义指令的操作功能

	31	27	26	25	24	20	19	15	14	12	11	7	6	0			
R	funct7					rs2			rs1			funct3		rd		opcode	
I	imm[11:0]						rs1			funct3		rd		opcode			
S	imm[11:5]				rs2			rs1			funct3		imm[4:0]		opcode		
B	imm[12 10:5]				rs2			rs1			funct3		imm[4:1 11]		opcode		
U	imm[31:12]											rd		opcode			
J	imm[20 10:1 11 19:12]											rd		opcode			



- ◆ 共有8种指令格式。与32位指令相比，16位指令中的一部分寄存器编号还是占5位。指令变短了，但还是32位架构，处理的还是32位数据，还是有32个通用寄存器。
- ◆ 为了缩短指令长度，操作码op、功能码funct、立即数imm和另一部分寄存器编号的位数都减少了。
- ◆ 每条16位指令都有功能完全相同的32位指令，在执行时由硬件先转换为32位指令再执行。目的是：缩短程序代码量，用少量时间换空间！

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
<b>CR</b>	funct4				rd/rs1				rs2				op			
<b>CI</b>	funct3		imm		rd/rs1				imm				op			
<b>CSS</b>	funct3		imm						rs2				op			
<b>CIW</b>	funct3		imm								rd'		op			
<b>CL</b>	funct3		imm			rs1'			imm		rd'		op			
<b>CS</b>	funct3		imm			rs1'			imm		rs2'		op			
<b>CB</b>	funct3		offset			rs1'			offset				op			
<b>CJ</b>	funct3		jump target										op			

## ◆ 包含:

- 移位 (Shifts)
  - 算术运算 (Arithmetic)
  - 逻辑运算 (Logical)
  - 比较 (Compare)
  - 分支 (Branch)
  - 跳转链接 (Jump & Link)
  - 同步 (Synch)
  - 环境 (Environment)
  - 控制状态寄存器 (Control Status Register)
  - 取数 (Load)
  - 存数 (Store)
- 整数运算类指令
- 控制转移类指令
- 系统控制类指令
- 存储访问类指令

## RTL规定:

**R[r]**: 通用寄存器r的内容

**M[addr]**: 存储单元addr的内容

**M[R[r]]**: 寄存器r的内容所指存储单元的内容

**PC**: PC的内容

**M[PC]**: PC所指存储单元的内容

**SEXT[imm]**: 对imm进行符号扩展

**ZEXT[imm]**: 对imm进行零扩展

传送方向用←表示, 即传送源在右, 传送目的在左

# RISC-V基础整数指令集（RV32I）

整数运算类指令

31		25 24		20 19		15 14		12 11		7 6		0	
imm[31:12]						rd		0110111		U lui			
imm[31:12]						rd		0010111		U auipc			
imm[11:0]				rs1		000		rd		0010011		I addi	
imm[11:0]				rs1		010		rd		0010011		I slti	
imm[11:0]				rs1		011		rd		0010011		I sltiu	
imm[11:0]				rs1		100		rd		0010011		I xori	
imm[11:0]				rs1		110		rd		0010011		I ori	
imm[11:0]				rs1		111		rd		0010011		I andi	
0000000		shamt		rs1		001		rd		0010011		I slli	
0000000		shamt		rs1		101		rd		0010011		I srli	
0100000		shamt		rs1		101		rd		0010011		I srai	
0000000		rs2		rs1		000		rd		0110011		R add	
0100000		rs2		rs1		000		rd		0110011		R sub	
0000000		rs2		rs1		001		rd		0110011		R sll	
0000000		rs2		rs1		010		rd		0110011		R slt	
0000000		rs2		rs1		011		rd		0110011		R sltu	
0000000		rs2		rs1		100		rd		0110011		R xor	
0000000		rs2		rs1		101		rd		0110011		R srl	
0100000		rs2		rs1		101		rd		0110011		R sra	
0000000		rs2		rs1		110		rd		0110011		R or	
0000000		rs2		rs1		111		rd		0110011		R and	

## U型指令共2条

31	25 24	20 19	15 14	12 11	7 6	0	
imm[31:12]					rd	0110111	U lui
imm[31:12]					rd	0010111	U auipc

**lui rd, imm20**: 将立即数imm20存到rd寄存器高20位，低12位为0。该指令和 “addi rd, rs1, imm12” 结合，可以实现对一个32位变量赋初值。

**举例**: 请给出C语句 “int x=-8191;” 对应的RISC-V机器级代码。

**解**: C语句 “int x=-8191;” 对应的RISC-V机器指令和汇编指令为:

1111 1111 1111 1111 1110 00101 0110111 lui x5, 1048574 #R[x5]←FFFF E000H

0000 0000 0001 00101 000 00101 0010011 addi x5, x5, 1 #R[x5]←R[x5]+SEXT[001H]

**SEXT表示符号扩展**

**-8191的机器数为**: 1111 1111 1111 1111 1110 0000 0000 0001

**auipc rd, imm20**: 将立即数imm20加到PC的高20位上，结果存rd。可用指令 “auipc x10, 0” 获取当前PC的内容，存入寄存器x10中。

I 型指令共9条，其中三条为用立即数指定所移位数的移位指令

31	25 24	20 19	15 14	12 11	7 6	0	
imm[11:0]		rs1	000	rd	0010011		I addi
imm[11:0]		rs1	010	rd	0010011		I slti
imm[11:0]		rs1	011	rd	0010011		I sltiu
imm[11:0]		rs1	100	rd	0010011		I xori
imm[11:0]		rs1	110	rd	0010011		I ori
imm[11:0]		rs1	111	rd	0010011		I andi
0000000	shamt	rs1	001	rd	0010011		I slli
0000000	shamt	rs1	101	rd	0010011		I srli
0100000	shamt	rs1	101	rd	0010011		I srai

**操作码opcode：**都是0010011，其功能由funct3指定，

- 当funct3=101时，再由高7位区分是算术右移（srai）还是逻辑右移（srli）。
- **shamt**：指出移位位数，因为最多移31位，故用5位即可。
- **imm[11:0]**：12位立即数，**符号扩展为32位**，作为第2个源操作数，和R[rs1]（寄存器rs1中的内容）进行运算，结果存rd。

**举例：**请给出C语句 “int x=8191;” 对应的RISC-V机器级代码。

**解：**8191的机器数为：0000 0000 0000 0000 0001 1111 1111 1111

**lui rd, imm20：**将立即数imm20存到rd寄存器高20位，低12位为0。该指令和 “addi rd, rs1, imm12” 结合，可以实现对一个32位变量赋初值。

“int x=8191;” 对应的RISC-V机器指令和汇编指令如下，对不对？

0000 0000 0000 0000 0001 00101 0110111 **lui x5, 1** #R[x5]← 0000 1000H

1111 1111 1111 00101 000 00101 0010011 **addi x5, x5,-1** #R[x5]←R[x5]+SEXT[FFFH]

不对！因为低12位中第一位为1，addi按符号扩展相加！结果为4095。

可利用addi符号扩展特性进行调整！因为 imm12范围为-2048~2048，故可用lui先装入一个距离目标常数小于2048的数，再通过 addi 进行 加 或 减 (imm12为负时) 来调整！

这里  $8191 = 8192 - 1$ ，故可先装入8192，再用 addi 减1（加全1）！

0000 0000 0000 0000 0010 00101 0110111 **lui x5, 2** #R[x5]← 0000 2000H

1111 1111 1111 00101 000 00101 0010011 **addi x5, x5,-1** #R[x5]←R[x5]+SEXT[FFFH]

## R型指令共10条

31	25 24	20 19	15 14	12 11	7 6	0	
0000000	rs2	rs1	000	rd	0110011		R add
0100000	rs2	rs1	000	rd	0110011		R sub
0000000	rs2	rs1	001	rd	0110011		R sll
0000000	rs2	rs1	010	rd	0110011		R slt
0000000	rs2	rs1	011	rd	0110011		R sltu
0000000	rs2	rs1	100	rd	0110011		R xor
0000000	rs2	rs1	101	rd	0110011		R srl
0100000	rs2	rs1	101	rd	0110011		R sra
0000000	rs2	rs1	110	rd	0110011		R or
0000000	rs2	rs1	111	rd	0110011		R and

**操作码opcode:** 都是0110011，其功能由funct3指定，而当funct3=000、101时，再由funct7区分是加（add）还是减（sub）、逻辑右移（srl）还是算术右移（sra）。

**rs1、rs2、rd:** 5位通用寄存编号，共32个；两个源操作数分别在rs1和rs2寄存器中，结果存rd。

**sll:** 逻辑左移指令，无算术左移指令。因逻辑左移和算术左移结果完全相同！<sup>60</sup>

4条比较指令：带符号小于 (slt、slti)、无符号小于 (sltu、sltiu)

例如，“sltiu rd, rs1, imm12” 功能为：将rs1内容与imm12符号扩展结果按无符号整数比较，若小于，则1存入rd中；否则，0存入rd中。

**举例：**假定变量x、y和z都是long long型，占64位，x的高、低32位分别存放在寄存器x13、x12中；y的高、低32位分别存放在寄存器x15、x14中；z的高、低32位分别存放在寄存器x11、x10中，请写出C语句“z=x+y;”对应的32位字长RISC-V机器级代码。

**解：**可通过sltu指令将低32位的进位加入到高32位中。

0000000 01110 01100 000 01010 0110011 add x10,x12,x14 #R[x10]←R[x12]+R[x14]

0000000 01100 01010 011 01011 0110011 sltu x11,x10,x12 #若R[x10]<R[x12]，则  
# R[x11]←1 (若和比加数小，则一定有进位)

0000000 01111 01101 000 10000 0110011 add x16,x13,x15 #R[x16]←R[x13]+R[x15]

0000000 10000 01011 000 01011 0110011 add x11,x11,x16 #R[x11]←R[x11]+R[x16]



31	25 24	20 19	15 14	12 11	7 6	0	
imm[20 10:1 11 19:12]					rd	1101111	J jal
imm[11:0]			rs1	000	rd	1100111	I jalr
imm[12 10:5]		rs2	rs1	000	imm[4:1 11]	1100011	B beq
imm[12 10:5]		rs2	rs1	001	imm[4:1 11]	1100011	B bne
imm[12 10:5]		rs2	rs1	100	imm[4:1 11]	1100011	B blt
imm[12 10:5]		rs2	rs1	101	imm[4:1 11]	1100011	B bge
imm[12 10:5]		rs2	rs1	110	imm[4:1 11]	1100011	B bltu
imm[12 10:5]		rs2	rs1	111	imm[4:1 11]	1100011	B bgeu

**J 型:** jal 功能为:  $R[rd] \leftarrow PC+4$ ;  $PC \leftarrow PC + \text{SEXT}[imm[20:1] \ll 1]$

**rd**指定为x1时可实现过程调用; 指定为x0时, 可实现无条件跳转。

**I 型:** jalr功能为:  $R[rd] \leftarrow PC+4$ ;  $PC \leftarrow R[rs1] + \text{SEXT}[imm[12]]$

指令 “jalr x0,x1,0” 可实现过程调用的返回。

**B型:** 皆为分支指令, 其中, bltu、bgeu分别为无符号数比较小于、大于等于转移。转移目标地址= $PC + \text{SEXT}[imm[12:1] \ll 1]$

$\ll 1$ : 指令地址总是2的倍数 (RV32G、RV32C指令分别为4、2字节长)

**举例：**若int型变量x、y、z分别存放在寄存器x5、x6、x7中，写出C语句“z=x+y;”对应的RISC-V机器级代码，要求检测是否溢出。

**解：**当x、y为int类型时，若“ $y < 0$ 且 $x+y \geq x$ ”或者“ $y \geq 0$ 且 $x+y < x$ ”，则x+y溢出。可通过slti指令对y与0进行比较。

0000000 00110 00101 000 00111 0110011 add x7,x5,x6 #R[x7]←R[x5]+R[x6]

0000 0000 0000 00110 010 11100 0010011 slti x28,x6,0 #若R[x6]<0, 则R[x28]←1

0000000 00101 00111 010 11101 0110011 slt x29,x7,x5 #若R[x7]<R[x5] 则R[x29]←1

0000010 11101 11100 001 10000 1100011 bne x28,x29,overflow #若R[x28]≠R[x29]

.....

#则转溢出处理

overflow:

imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011
--------------	-----	-----	-----	-------------	---------

假定标号为overflow的指令与“bne x28, x29, overflow”之间相距**20条指令**，每条指令**4字节**，则“bne x28, x29, overflow”指令中的**偏移量应为80**，因此，指令中的**立即数为40=0000 0010 1000B**，按照B-型格式，该指令的机器码为“**0000010 11101 11100 001 10000 1100011**”。

存储访问指令

31	25 24	20 19	15 14	12 11	7 6	0	
imm[11:0]		rs1	000	rd	0000011		I lb
imm[11:0]		rs1	001	rd	0000011		I lh
imm[11:0]		rs1	010	rd	0000011		I lw
imm[11:0]		rs1	100	rd	0000011		I lbu
imm[11:0]		rs1	101	rd	0000011		I lhu
imm[11:5]	rs2	rs1	000	imm[4:0]	0100011		S sb
imm[11:5]	rs2	rs1	001	imm[4:0]	0100011		S sh
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011		S sw

**I 型**：5条取数（Load）指令。功能:  $R[rd] \leftarrow M[R[rs1] + \text{SEXT}[imm[12]]]$ 。

**lbu、lhu**：分别为无符号字节、半字取，取出数据**按0扩展**为32位，装入rd

**S型**：3条存数（Store）指令。功能:  $M[R[rs1] + \text{SEXT}[imm[12]]] \leftarrow R[rs2]$ 。

**sb、sh**：分别将rs2寄存器中**低8、16位**写入存储单元中。

**汇编形式**：存储地址可写成**imm12(rs1)**。

31	25 24	20 19	15 14	12 11	7 6	0	
0000	pred	succ	00000	000	00000	0001111	I fence
0000	0000	0000	00000	001	00000	0001111	I fence.i
000000000000			00000	00	00000	1110011	I ecall
000000000000			00000	000	00000	1110011	I ebreak
csr			rs1	001	rd	1110011	I csrrw
csr			rs1	010	rd	1110011	I csrrs
csr			rs1	011	rd	1110011	I csrrc
csr			zimm	101	rd	1110011	I csrrwi
csr			zimm	110	rd	1110011	I csrrsi
csr			zimm	111	rd	1110011	I csrrci

**fence**: RISC-V架构在不同硬件线程之间使用宽松一致性模型，fence和fence.i 两条屏障指令，用于保证一定的存储访问顺序。

**ecall和ebreak**: 陷阱（trap）指令，也称自陷指令，主要用于从用户程序陷入到操作系统内核（ecall）或调试环境（ebreak）执行，因此也称为环境（Environment）类指令。

**csrxxx**: 6条csr指令用于设置和读取相应的**控制状态寄存器（CSR）**。

## ◆ 标准扩展指令集

- RV32I基础指令集之上，可标准扩展RV32M、RV32F/D、RV32A，以形成32位架构合集**RV32IMAFD**，也称为**RV32G**
- RV32G基础上，对每个指令集进行调整和添加，可形成64位架构**RV64G**，原先在RV32G中处理的数据将调整为64位。但为了支持32位数据操作，每个64位架构指令集中都会添加少量32位数据处理指令。

## ◆ RISC-V扩展集包括

- 针对**64位架构**需要，在47条RV32I指令基础上，增加12条整数指令（+RV64I），包括6条32位移位指令、3条32位加减运算指令、两条64位装入（Load）指令和1条64位存储（Store）指令，故RV64I共59条指令。**举例**
- 针对乘除运算需要，提供了32位架构乘除运算指令集RV32M中的**8条指令**，并在此基础上增加了4条RV64M专用指令（+RV64M）
- 针对浮点数运算的需要，提供了32位架构的单精度浮点处理指令集RV32F和双精度浮点处理指令集RV32D，并在此基础上分别增加了RV64F和RV64D专用指令集（+RV64F）和（+RV64D）。
- 针对事务处理和操作原子性的需要，提供了32位架构原子操作指令集RV32A以及RV64A专用指令集（+RV64A）。关于事务处理和原子性操作问题的说明可参考第8章。

## ◆ 向量处理指令集RVV、未来可选扩展指令集RVB、RVE、RVH、……

**例：**在64位RISC-V架构中，如何实现将一个32位常数**00000000**  
**00111101 00000101 00000000**装入64位寄存器a0中？

**解：**在64位架构中，lui指令将一个常数的高位装入到64位寄存器中。

首先，可以用lui指令将常数中的第31~12位**0000 0000 0011 1101**  
**0000**（对应十进制数976）装入到a0寄存器的第31~12位，同时，a0寄存器的第11~0位为全0，高32位按符号（第31位为符号）扩展为全0。  
然后，再将常数的低12位**0101 0000 0000**（对应十进制数1280）加到a0寄存器。

因此，实现上述功能对应的汇编指令序列为：

lui      a0, 976

addi    a0, a0, 1280

[BACK](#)

## ◆ 乘法指令: mul, mulh, mulhu, mulhsu

- mul rd, rs1, rs2: 将低32位乘积存入结果寄存器rd
- mulh、mulhu: 将两个乘数同时按带符号整数 (mulh) 、同时按无符号整数 (mulhu) 相乘, 高32位乘积存入rd中
- mulhsu: 将两个乘数分别作为带符号整数和无符号整数相乘后得到的高32位乘积存入rd中
- 得到64位乘积需要两条连续的指令, 其中一定有一条是mul指令, 实际执行时只有一条指令
- 两种乘法指令都不检测溢出, 而是直接把结果写入结果寄存器。由软件根据结果寄存器的值自行判断和处理溢出

问题: 如何  
判断溢出?

## ◆ 除法指令: div, divu, rem, remu

- div / rem: 按带符号整数做除法, 得到商 / 余数
- divu / remu: 按无符号整数做除法, 得到商 / 余数

## ◆ RISC-V指令不检测和发出异常, 而是由系统软件自行处理



- ◆ **硬件**可保留 $2n$ 位乘积，故有些指令的乘积为 $2n$ 位，可供软件使用
- ◆ 如果程序不采用防止溢出的措施，且编译器也不生成用于溢出处理的代码，就会发生一些由于整数溢出而带来的问题。
- ◆ **指令**：分**无符号**数乘指令、**带符号**整数乘指令
- ◆ 乘法指令的操作数长度为 $n$ ，而乘积长度为 $2n$ ，例如：
  - IA-32中，若指令只给出一个操作数SRC，则另一个源操作数隐含在累加器AL/AX/EAX中，将SRC和累加器内容相乘，结果存放在AX（16位时）或DX-AX（32位时）或EDX-EAX（64位时）中。
  - MIPS中，mult会将两个32位带符号整数相乘，得到的64位乘积置于两个32位内部寄存器Hi和Lo中，因此，可以根据Hi寄存器中的每一位是否等于Lo寄存器中的第一位来进行溢出判断。
  - RISC-V中，用“mul rd, rs1, rs2”获得低32位乘积并存入结果寄存器rd中；mulh、mulhu指令分别将两个乘数同时按带符号整数、同时按无符号整数相乘后，得到的高32位乘积存入rd中

**乘法指令可生成溢出标志，编译器也可使用 $2n$ 位乘积来判断是否溢出！**



在字长为32位的计算机上，某C函数原型声明为：

```
int imul_overflow(int x, int y);
```

该函数用于对两个int型变量x和y的乘积（也是int类型）判断是否溢出，若溢出则返回非0，否则返回0。请完成下列任务或回答下列问题。

- (1) 两个n位无符号数相乘、两个n位带符号整数相乘的溢出判断规则各是什么？（编译器如何判断溢出？）
- (2) 已知入口参数x、y分别在寄存器a0、a1中，返回值在a0中，写出实现imul\_overflow函数功能的RISC-V汇编指令序列，并给出注解。（编译器中判断溢出的代码）
- (3) 使用64位整型（long long）变量来编写imul\_overflow函数的C代码或描述实现思想。

## (1) 溢出判断规则

无符号整数相乘：若乘积的高n位为非0，则溢出。

带符号整数相乘：若乘积高n位的每一位都相同，且都等于乘积低n位的符号，则不溢出，否则溢出。

## (2) RISC-V汇编指令序列

实现该功能的汇编指令序列不唯一。

某实现方案下的汇编指令序列如下：

<b>mul</b>	<b>t0, a0, a1</b>	<b># x*y的低32位在t0中</b>
<b>mulh</b>	<b>a0, a0, a1</b>	<b># x*y的高32位在a0中</b>
<b>srai</b>	<b>t0, t0, 31</b>	<b># 乘积的低32位算术右移31位</b>
<b>xor</b>	<b>a0, a0, t0</b>	<b># 按位异或，若结果为0，表示不溢出</b>

# 举例：整数的乘、除运算

- RISC-V指令不检测和

如除法错，不触发异常

Condition
Division by zero
Overflow (signed only)

```
[21:48:22 ~/temp]% cat a.c
#include <stdio.h>
```

```
int main() {
    int a = 1, b = 0;
    printf("res = %d\n", a / b);
    return 0;
}
```

```
[21:48:26 ~/temp]% riscv64-linux-gnu-gcc -static a.c
```

```
[21:48:29 ~/temp]% ./a.out
```

```
res = -1
```

这样做的好处是：简化

若整数 $x$ 除以0，则指令执行结果为：商为全1，余数为 $x$ 。

当最小的负整数除以-1时，会发生结果溢出，此时，相应指令执行结果为：商为被除数（即最小负整数），余数为0。

若编译器对除法错进行处理，可查看商和余数来判断

[BACK](#)

若编译器不处理除法错，则程序就得到错误结果，这种情况下需要程序员进行相应处理

## ◆ 指令格式

- 定长指令字：所有指令长度一致
- 变长指令字：指令长度有长有短

## ◆ 操作类型

- 数据传送：数据在寄存器、主存单元、栈顶等处进行传送
- 操作运算：各种算术运算、逻辑运算
- 字符串处理：字符串查找、扫描、转换等
- I/O操作：与外设接口进行数据/状态/命令信息的交换
- 程序流控制：条件转移、无条件转移、转子、返回等
- 系统控制：启动、停止、陷阱指令（自愿访管）、空操作等

## ◆ 操作数类型（以Pentium处理器数据类型为例）

- 序数或指针：8位、16位、32位无符号整数表示
- 整数：16位、32位、64位三种补码表示的整数
- 实数：IEEE754浮点数格式
- 十进制数：18位十进制数，用80个二进位表示
- 字符串：字节为单位的字符序列，一般用ASCII码表示

## ◆ 操作数宽度：有多种，如：字节、16位、32位、64位等

## ◆ 寻址方式

- 立即：地址码直接给出操作数本身
- 直接：地址码给出操作数所在的内存单元地址
- 间接：地址码给出操作数所在的内存单元地址所在的内存单元地址
- 寄存器：地址码给出操作数所在的寄存器编号
- 寄存器间接：地址码给出操作数所在单元的地址所在的寄存器编号
- 栈：操作数约定在栈中，总是从栈顶取数或存数
- 偏移寻址：用基地址+形式地址得到操作数所在的内存单元地址，包括三种：
  - » 变址寻址：地址码给出一个形式地址，并且隐含或明显地指定一个寄存器作为变址寄存器，变址寄存器的内容（变址值）和形式地址相加，得到操作数的有效地址，
  - » 相对寻址：指令中的形式地址给出一个位移量D，而基准地址由程序计数器PC提供。即：有效地址 $EA = (PC) + D$
  - » 基址寻址：地址码给出一个形式地址，作为位移量，并且隐含或明显地指定一个寄存器作为基址寄存器，基址寄存器的内容和形式地址相加，得到操作数的有效地址

### ◆ 指令系统风格：决定了处理器的设计

#### — 按地址码指定风格来分

**累加器型：**一个操作数和结果都隐含在累加器中

**栈型：**操作数和结果都隐含在栈（Stack）中

**通用寄存器型：**操作数明显地指定在哪个通用寄存器中

**装入/存储型：**运算类指令的操作数只能在寄存器中，只有装入（Load）指令和存储（Store）指令才能访问内存

#### — 按指令系统的复杂度来分

**CISC：**复杂指令系统计算机

**RISC：**精简指令系统计算机