### ГУАП

### КАФЕДРА № 44

ОТЧЕТ ЗАЩИЩЕН С ОЦЕНКО	рй		
ПРЕПОДАВАТЕЛЬ			
			А. В. Морозов
должность, уч. степен	ь, звание	подпись, дата	инициалы, фамилия
ПОЯСН	Е КАНАПЭТИ	АПИСКА К КУРСОВ	ОМУ ПРОЕКТУ
РЕАЛИЗОВА		РАБОТЫ С ВНЕШН АМЯТЬЮ SRAM	ЕЙ СТАТИЧЕСКОЙ
	по ку	рсу: СХЕМОТЕХНИКА	
РАБОТУ ВЫПОЛНИЛИ	I		
СТУДЕНТ ГР. №	4941		Н. С. Горбунов
		подпись, дата	инициалы, фамилия

# СОДЕРЖАНИЕ

	АЛИЗОВАТЬ МОДУЛЬ РАБОТЫ С ВНЕШНЕЙ СТАТИЧЕСКОЙ	
ПА	МЯТЬЮ SRAM	. 1
1.	Вариант задания	. 3
	Средство проектирования	
3.	Схематичный вид SRAM для хранения по 4м адресам	. 5
4.	Описание созданной микросхемы	. 6
5.	Код модулей	. 7
6.	Результаты работы симулятора	11

# 1. Вариант задания

Реализовать модуль работы с внешней статической памятью (SRAM). Модуль должен предоставлять интерфейс для чтения и записи со стороны других модулей.

Также необходимо реализовать файл тестбенча для проверки работоспособности модуля и интерфейса.

#### 2. Средство проектирования

Verilog, Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.

Разработчики Verilog сделали его синтаксис очень похожим на синтаксис языка С, что упрощает его освоение. Verilog имеет препроцессор, очень похожий на препроцессор языка С, и основные управляющие конструкции «if», «while» также подобны одноимённым конструкциям языка С. Соглашения по форматированию вывода также очень похожи.

Следует отметить, что описание аппаратуры, написанное на языке Verilog (как и на других HDL-языках), принято называть программами, но в отличие от общепринятого понятия программы как последовательности инструкций, здесь программа задает структуру системы. Также для языка Verilog не применим термин «выполнение программы».

Существует подмножество инструкций языка Verilog, называемое синтезируемым. Модули, которые написаны на этом подмножестве, называют RTL (англ. register transfer level — Уровень регистровых передач). Они могут быть физически реализованы с использованием САПР синтеза. Данные САПР по определенным алгоритмам преобразуют абстрактный исходный код на Verilog в netlist — логически эквивалентное описание, состоящее из элементарных логических примитивов (например, AND, OR, NOT, триггеры), которые доступны в выбранной технологии производства СБИС или программирования БМК и ПЛИС. Дальнейшая обработка netlist в конечном итоге порождает фотошаблоны

для литографии или прошивку для FPGA.

## 3. Схематичный вид SRAM для хранения по 4м адресам




Рисунок 1. Схематичный вид SRAM на 4 адреса

#### 4. Описание созданной микросхемы

Созданный программный модуль представляет из себя модуль статической памяти произвольного доступа с 16 ячейками памяти величиной 8 бит каждая.

Для модуля памяти реализован интерфейс подключения к внешним модулям. Частота работы внешнего модуля может быть не такой как собственная частота работы статической памяти. К примеру, в тесте к написанному модулю было использовано следующее отношение — частота работы внешнего подключаемого модуля в два раза выше собственной частоты работы модуля статической памяти. В связи с этим при записи в память значений происходят потери данных. Именно из-за разности в частотах работы — на два фронта памяти приходится 4 фронта внешнего модуля.

Все взаимодействие внешнего модуля с памятью происходит через написанный интерфейс. При установлении 1 на пин записи интерфейса и 0 на пин чтения, происходит запись по входящему в интерфейс значению адреса входящих в интерфейс данных по 8-рязрядной шине. При установлении 0 на пин записи интерфейса и 1 на пин чтения интерфейса, происходит чтение данных по выходному каналу из интерфейса и по входящему в интерфейс адресу.

#### 5. Код модулей

#### Модуль памяти

```
`timescale 1ns / 1ps
module sram sp srsw
\# (parameter DW = 8, AW = 4)
(
      input[AW-1:0]a, //address
      input clk,
      input rd, // enable read
      input we, // enable write
       inout [DW-1:0] d// data
);
parameter DP = 1 << AW; //depth</pre>
reg [DW-1:0]mem[0:DP-1];
reg [DW-1:0]reg d;
always@(posedge clk)
begin
       if (we) // to write
      begin
             mem[a] <= d; //push in cage data</pre>
       end
      else if (!we & rd) //read
      begin
             reg d<= mem[a];</pre>
       end
       else
      begin //do not change anything
             mem[a] <= mem[a];
             reg d <= reg d;</pre>
       end
end
assign d = (!we \& rd) ? reg d : {DW{1'bz}};
//if reading and not writing then push in data wire the chosen
memory cage. Else Z statement
endmodule
```

#### Интерфейс памяти

```
`timescale 1ns / 1ps
module sram interface
\# (parameter DW = 8, AW = 4)
      input clock,
      input read,
      input write,
      input[AW-1:0]address, //address
      input [DW-1:0] datain,
      output reg [DW-1:0] dataout,
      output reg read ready,
      //for external memory
      inout [DW-1:0] memory wire,
      output memory reading,
      output memory writing,
      output [AW-1:0] memory address
);
assign memory reading = read;
assign memory writing = write;
assign memory address = address;
assign read ready = !write;
assign memory wire = write & !read? datain: 8'bzzzz zzzz;
assign dataout = read & !write? memory wire: 8'bzzzz zzzz;
endmodule
```

#### Тестовый скрипт

```
`timescale 1ns / 1ps
module test;
reg [3:0]address; //address
reg [3:0]memory address; //address for sram
reg clk;
reg memory clock;
reg reading;
reg writing;
reg memory reading;
reg memory writing;
wire read ready;
wire [7:0]inout data buf;
reg [7:0]inout data buf reg;
wire [7:0]d;
reg [7:0]din;
assign inout data buf =
(memory writing) ?inout data buf reg:8'bzzzz zzzz;
assign inout data buf reg =
(memory reading)?inout data buf:8'bzzzz zzzz;
initial
begin
      clk = 1'b0;
      forever #10 clk = ~clk; // period 20
end
initial
begin
      memory clock = 1'b0;
      forever #20 memory clock = ~memory clock; // period 40
end
initial
begin
      // write
      reading = 0;
      writing = 1;
      #20
      address = 4 b0000;
```

```
din = 8'd1;
      repeat(15) begin
             #20 address = address+1'b1;
             din = din+1'b1;
      end
      writing = 0;
      //read
      reading = 1;
      repeat(15) begin
             #20 address= address-1'b1;
      end
end
      sram interface uut(
             .clock(clk), //из теста
             .read(reading), //из теста
             .write(writing), //из теста
             .address(address), //из теста
             .datain(din), //из теста
             .dataout(d), //B TecT
             .read ready(read ready), //B TECT
             .memory wire (inout data buf), //в память
             .memory reading (memory reading), //Β παμяτь
             .memory writing(memory writing), //Β παμяτь
             .memory address(memory address) //в память
      );
      sram sp srsw mem(
             .clk(memory clock),
             .a(memory address),
             .oe(memory reading),
             .we (memory writing),
             .d(inout data buf)
             );
endmodule
```

### 6. Результаты работы симулятора




Рисунок 2. Процесс записи




Рисунок 3. Процесс чтения

#### 7. Заключение

В результате выполнения курсовой работы был разработан модуль для организации произвольного доступа к модулю статической памяти по 16 адресам по 8 бит каждый при помощи интерфейса. Модуль обеспечивает возможности произвольного чтения и записи из ячеек модуля статической памяти. Все указанное было реализовано при помощи программного кода на языке Verilog HDL. Также был разработан файл тестирования модуля и интерфейса к нему для проверки корректной работы.