

روز گریس ۲


محمد حسین جوادی

۸۱۰۱۰۳۵۶۷

Converter : (gray code to 2's complement)

-1

number:  $x_3 x_2 x_1 x_0 \quad x_3 \text{ msb}^*$



: 6ns

0ns :  $b_3$

$0 + 3 \text{ ns} = 3 \text{ ns} : b_2$


$0 + 3 + 3 = 6 \text{ ns} : b_1$

$0 + 3 + 3 + 3 = 9 \text{ ns} : b_0$

~~8ns~~

reverse converter (2's complement to gray code)

number:  $b_3 b_2 b_1 b_0$





: 6ns

0ns =  $j_3$

$3 \text{ ns} = j_0 = j_1 = j_2$

2 to 1 mux:  $\text{out} = \bar{s} \cdot \text{in}[1] + s \cdot \text{in}[0]$




: 6ns

$3 \text{ ns} : w_1$

$2 \text{ ns} : w_0$

$5 \text{ ns} : \text{out}$

Full adder:




Critical path:  $3+2+2=7\text{ns}$

$C_{out}$ :  $7\text{ns}$  (max)

$S$ :  $6\text{ns}$  (max)

4-bit ripple carry adder:



$C_1$ :  $7\text{ns}$

$C_2$ :  $11\text{ns}$

$C_3$ :  $15\text{ns}$


$C_4$ :  $19\text{ns}$


$s_0$ :  $6\text{ns}$

$s_1$ : ~~10~~  $10\text{ns}$

$s_2$ :  $14\text{ns}$


$s_3$ :  $18\text{ns}$





جمع ۲۰ در ۱۰ نانو ثانیه برابر ۵ شده است در صورتی که حداکثر تاخیر ۱۸ نانو ثانیه است. علت این است که قبل از امدن هر کری مرحله قبلی  $bi$  and  $ai$  بر روی گیت ار رفته اند که اگر یک باشند خروجی یک میشود و این در صورتی است که ما منتظر کری مرحله قبل هستیم.

اما همیشه اینگونه نیست به عنوان مثال جمع ۱ و ۳ پس از ۱۱انوثانیه خروجی ۴ را داده است و قبل از آن ۲ بار خروجی تغییر کرده است.



Add:  $6 + 18 + 5 + 5 = 34\text{ns}$


Sub:  $6 + 18 + 5 + 5 = 34\text{ns}$


Overflow:  $6 + 19 + 3 = 29\text{ns}$

Zero:  $6 + 15 + 3 = 24\text{ns}$

Abs:  $6 + 18 + 3 + 6 + 3 + 5 + 5 = 43\text{ns}$

Shift:  $6 + 18 + 5 + 5 = 34\text{ns}$








در جمع ۳ و ۲ نتیجه پس از ۲۴ نانوثانیه امده است چرا که ار هایی که برای کری هستند زودتر یکی از مقادیرشان ۱ شده است و زودتر کری منتقل شده به بعدی ۰۰۱۱ کری دوم در ۴ نانوثانیه منتقل شده چرا که بیت دوم یک است و ار ها یک کرده است.

اما همیشه برقرار نیست این قضیه به عنوان مثال در تفریق ۲ و ۳ جواب پس از ۳۲ نانوثانیه امده است.

در جمع ۴ و ۴ سیگنال اورفلو ثانیه ۱۰ امده است و حاصل -۸ در زمان ۳۲ نانوثانیه امده است.







Add:  $6 + 18 + 5 + 5 + 12 = 46\text{ns}$

Sub:  $6 + 18 + 5 + 5 + 12 = 46\text{ns}$

Overflow:  $6 + 19 + 3 + 9 = 37\text{ns}$

Zero:  $6 + 18 + 5 + 9 = 38\text{ns}$

Abs:  $6 + 18 + 3 + 6 + 3 + 5 + 5 + 12 = 55\text{ns}$

Shift:  $6 + 18 + 5 + 5 + 12 = 46\text{ns}$

خروجی اول (جمع ۲ و ۳) برابر ۵ شده و ۴۶ نانوثانیه طول کشیده یعنی داکثر تاخیر


دوم قدر مطلق تفریق ۳ از ۲ که ۳۴ نانوثانیه طول کشیده.

سوم جمع ۴ و ۵ که اورفلو داده پس از ۱۶ نانوثانیه

چهارم تفریق ۲ و ۲ که سیگنال صفر را ۳۳ نانوثانیه بعد فعال کرد


پنجم شیفت جمع ۲ و ۲ که پس از ۲۷ نانوثانیه ایجاد شده.

CLA:



$S: 6\text{ns}$

$Cout: 7\text{ns}$




cause :  $j_i = x_i \oplus y_i \in P_i$  where  $y_i = y_{i-1} + c_{i-1}$


$$\begin{aligned}
 C_4 &= J_3 + P_3 C_3 = J_3 + P_3 (J_2 + P_2 C_2) = J_3 + P_3 (J_2 + P_2 (J_1 + P_1 C_1)) = \\
 &= J_3 + P_3 (J_2 + P_2 (J_1 + P_1 (J_0 + P_0 C_0))) = J_3 + P_3 (J_2 + P_2 J_1 + P_2 P_1 J_0 + P_2 P_1 P_0 C_0) \\
 &= J_3 + P_3 J_2 + P_3 P_2 J_1 + P_3 P_2 P_1 J_0 + P_3 P_2 P_1 P_0 C_0 \quad *
 \end{aligned}$$

$$C_3 = J_2 + P_2 J_1 + P_2 P_1 J_0 + P_2 P_1 P_0 C_0 \quad C_2 = J_1 + P_1 J_0 + P_1 P_0 C_0 \quad C_1 = J_0 + P_0 C_0$$



\* مجموعه ای از معادله های دارای تابعیت


$$\begin{array}{ll}
 S_0: 6\text{ns} & C_1: 7\text{ns} \quad C_2: 9\text{ns} \quad C_3: 11\text{ns} \\
 \cancel{S_1: 8\text{ns}} & C_4: 13\text{ns} \\
 S_2: 10\text{ns} & \\
 S_3: 12\text{ns} & \\
 S_4: 14\text{ns} &
 \end{array}$$





خروجی اول و دوم پس از ۱۲ نانو ثانیه به نمایش در آمدند اما خروجی سوم پس از ۱۳ نانو ثانیه و خروجی اخیر پس از ۱۰ نانو ثانیه





$$\text{Add: } 6 + 14 + 5 + 5 + 12 = 42 \text{ ns}$$

$$\text{Sub: } 6 + 14 + 5 + 5 + 12 = 42 \text{ ns}$$

$$\text{Overflow: } 6 + 13 + 3 + 9 = 32 \text{ ns}$$

$$\text{Zero: } 6 + 14 + 3 + 5 + 9 = 33 \text{ ns}$$

$$\text{Abs: } 6 + 14 + 3 + 6 + 3 + 5 + 5 + 12 = 51 \text{ ns}$$


$$\text{Shift: } 6 + 14 + 5 + 5 + 12 = 42 \text{ ns}$$


خروجی اول در ۳۷ نانو ثانیه امده که نسبت به ۹ نانو ثانیه کمتر است به این دلیل که هم خروجی جمع سریع تر است و هم کری.

خروجی ۴ در ۳۱ نانو ثانیه سیگنال زیر و داریم که ۲ نانو ثانیه کمتر شده است.

خروجی آخر مقدار شیفت در ۲۳ نانو ثانیه امده است که از قبلی ۵ نانو ثانیه کمتر است.

و در نهایت سیگنال اورفلو نیز برای جمع ۴ و ۵ در ۲۰ نانو ثانیه فعال شده است.





```

1. `timescale 1ns/1ns
2.
3. module ALUCoreBehavioral (input [3:0]g1,g2,input [1:0]op,output Zero,Overflow,output [3:0]R);
4.
5. //Converting from gray to binary
6. wire [3:0]b1;
7. wire [3:0]b2;
8.
9. assign b1[3] = g1[3];
10. assign #(3) b1[2] = b1[3] ^ g1[2];
11. assign #(6) b1[1] = b1[2] ^ g1[1];
12. assign #(9) b1[0] = b1[1] ^ g1[0];
13.
14. assign b2[3] = g2[3];
15. assign #(3) b2[2] = b2[3] ^ g2[2];
16. assign #(6) b2[1] = b2[2] ^ g2[1];
17. assign #(9) b2[0] = b2[1] ^ g2[0];
18.
19. // selecting carry
20. wire cin;
21. wire [3:0]sb;
22.
23. assign #(3) cin = op[0] ^ op[1];
24.
25. assign #(3) sb[0] = cin ^ b2[0];
26. assign #(3) sb[1] = cin ^ b2[1];
27. assign #(3) sb[2] = cin ^ b2[2];
28. assign #(3) sb[3] = cin ^ b2[3];
29.
30. //adding
31. wire cout;
32. wire [3:1]c;
33. wire [3:0]s;
```

```

34.    wire [3:0]go;
35.    wire [3:0]po;
36.
37.    assign #(2) go[0] = b1[0] & sb[0];
38.    assign #(2) go[1] = b1[1] & sb[1];
39.    assign #(2) go[2] = b1[2] & sb[2];
40.    assign #(2) go[3] = b1[3] & sb[3];
41.
42.    assign #(3) po[0] = b1[0] ^ sb[0];
43.    assign #(3) po[1] = b1[1] ^ sb[1];
44.    assign #(3) po[2] = b1[2] ^ sb[2];
45.    assign #(3) po[3] = b1[3] ^ sb[3];
46.
47.    assign #(7) c[1] = go[0] | (po[0] & cin);
48.    assign #(9) c[2] = go[1] | (po[1] & go[0]) | (po[1] & po[0] & cin);
49.    assign #(11) c[3] = go[2] | (po[2] & go[1]) | (po[2] & po[1] & go[0]) | (po[2] & po[1] &
50.      po[0] & cin);
51.    assign #(13) cout = go[3] | (po[3] & go[2]) | (po[3] & po[2] & go[1]) | (po[3] & po[2] &
52.      po[1] & go[0]) | (po[3] & po[2] & po[1] & po[0] & cin);
53.
54.    assign #(6) s[0] = b1[0] ^ sb[0] ^ cin;
55.    assign #(10) s[1] = b1[1] ^ sb[1] ^ c[1];
56.    assign #(12) s[2] = b1[2] ^ sb[2] ^ c[2];
57.    assign #(14) s[3] = b1[3] ^ sb[3] ^ c[3];
58.
59.    //overflow
60.
61.    assign #(3) Overflow = cout ^ c[3];
62.
63.    //zero
64.
65.    //abs
66.    wire [3:0] abs;
67.    wire [3:0] first_layer;
68.    wire [2:0] second_layer;
69.
70.    assign #(3) first_layer[0] = s[3] ^ s[0];
71.    assign #(3) first_layer[1] = s[3] ^ s[1];
72.    assign #(3) first_layer[2] = s[3] ^ s[2];
73.    assign #(3) first_layer[3] = s[3] ^ s[3];
74.
75.    assign #(3) abs[0] = s[3] ^ first_layer[0];
76.    assign #(2) second_layer[0] = s[3] & first_layer[0];
77.
78.    assign #(3) abs[1] = second_layer[0] ^ first_layer[1];
79.    assign #(2) second_layer[1] = second_layer[0] & first_layer[1];
80.
81.    assign #(3) abs[2] = second_layer[1] ^ first_layer[2];
82.    assign #(2) second_layer[2] = second_layer[1] & first_layer[2];
83.
84.    assign #(3) abs[3] = second_layer[2] ^ first_layer[3];
85.
86.    //selecting
87.
88.    assign #(5) mux1 = (~op[0] & s[0]) | (op[0] & s[0]);
89.    assign #(5) mux2 = (~op[0] & s[1]) | (op[0] & s[1]);
90.    assign #(5) mux3 = (~op[0] & s[2]) | (op[0] & s[2]);
91.    assign #(5) mux4 = (~op[0] & s[3]) | (op[0] & s[3]);
92.
93.    assign #(5) mux5 = (op[0] & s[1]) | (~op[0] & abs[0]);
94.    assign #(5) mux6 = (op[0] & s[2]) | (~op[0] & abs[1]);
95.    assign #(5) mux7 = (op[0] & s[3]) | (~op[0] & abs[2]);
96.    assign #(5) mux8 = (op[0] & s[3]) | (~op[0] & abs[3]);

```

```

97.
98. assign #(5) mux9 = (~op[1] & mux1) | (op[1] & mux5);
99. assign #(5) mux10 = (~op[1] & mux2) | (op[1] & mux6);
100. assign #(5) mux11 = (~op[1] & mux3) | (op[1] & mux7);
101. assign #(5) mux12 = (~op[1] & mux4) | (op[1] & mux8);
102.
103. assign #(3) R[0] = mux9 ^ mux10;
104. assign #(3) R[1] = mux11 ^ mux10;
105. assign #(3) R[2] = mux12 ^ mux11;
106. assign R[3] = mux12;
107.
108. endmodule
109.


```

با توجه به تست بنچ ها تاخیر ها بسیار افزایش یافتند حتی با استفاده از CLA مثلا در خروجی اول میبینیم تاخیر ۶۲ نانوثانیه ای داریم در صورتی که قبل از تاخیر نهایتا ۴۶ نانوثانیه بود و دلیل این است که زمان ها فیکس شدند و برابر با ماکسیمم تاخیر هستند.

رفتاری: کد راحت تر تاخیر بیشتر و قادر هزارد.


ساختاری: کد بیشتر و دقیق تر و تاخیر های دقیق برای هر گیت ممکن است هزارد داشته باشد.

$C_5k$ :



$$C_{out} = \underbrace{xy}_{J} + \underbrace{(x \oplus y)C_{in}}_{P}$$

propagation



$S_3: 18\text{ns}$     $S_2: 14\text{ns}$     $S_1: 10\text{ns}$     $S_0: 6\text{ns}$

Best case:  $3+2+2+2=11\text{ns} = C_{out}$

Worst case:  $C_4=19\text{ns} \Rightarrow C_{out}=23\text{ns}$

Gates: RCA: 20 CLA: 35 CSK: 27 gates

CLA > CSK > RCA