

ورودی ها بصورت S_0, S_1, S_2, S_3

S_0 :MSB

S_3 :LSB

بخش ۱)

(الف)

Zero:

Zero:		$S_0 S_1$	$S_2 S_3$	00	01	11	10
00	1	0	0	0	0	0	0
01	0	0	0	0	0	0	0
11	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0

Zero

$\overline{S_0} \overline{S_1} \overline{S_2} \overline{S_3}$

Valid :

SOP: $\sim S_0 \cdot \sim S_1 \cdot \sim S_2 \cdot \sim S_3$

Valid:

Valid:

$$\begin{array}{c} S_0 S_1 \\ \diagdown \\ S_2 S_3 \end{array} \quad \begin{array}{|c|c|c|c|} \hline 0 & 1 & 0 & 1 \\ \hline 1 & 0 & 0 & 0 \\ \hline 0 & 0 & 0 & 0 \\ \hline 1 & 0 & 0 & 0 \\ \hline \end{array} \quad \rightarrow \quad \overline{S}_0 \overline{S}_1 \overline{S}_2 S_3 + \overline{S}_0 \overline{S}_1 S_2 \overline{S}_3 + \overline{S}_0 S_2 \overline{S}_3 + \\ S_0 \overline{S}_1 \overline{S}_2 \overline{S}_3$$


Valid

$$\text{SOP: } \sim S_0 \cdot \sim S_1 \cdot \sim S_2 \cdot S_3 + \sim S_0 \cdot \sim S_1 \cdot S_2 \cdot \sim S_3 + \sim S_0 \cdot S_1 \cdot \sim S_2 \cdot \sim S_3 + S_0 \cdot \sim S_1 \cdot \sim S_2 \cdot \sim S_3$$

(b)


Zero: $\boxed{0000}$

~~Seq~~




Valid:


0001




0010





0100:



1000







(ج)

:Zero خروجی

برابر است با $1 + 3 + 3 = 7$ که برابر است با ۷ نانوثانیه به این دلیل که دو گیت and و یک گیت not داریم.

: Valid خروجی

اگر از یک اینورتر، دو and و دو اور عبور کنیم حداکثر خروجی برابر است با $1 + 2 + 3 + 3 = 11$. پس حداکثر تاخیر برابر است با ۱۱ نانوثانیه.

بخش ۲

Module Code:

```
1. `timescale 1ns/1ns
2.
3. module OnehotDetector (input [3:0]S,output Zero,output Valid);
4.
5. wire n0,n1,n2,n3;
6.
7. not #(1) s0_not(n0,S[0]);
8. not #(1) s1_not(n1,S[1]);
9. not #(1) s2_not(n2,S[2]);
10. not #(1) s3_not(n3,S[3]);
11.
12. wire z1,z2;
13.
14. and #(3) zero_first(z1,n0,n1);
15. and #(3) zero_second(z2,n2,n3);
16. and #(3) zero_third(Zero,z1,z2);
17.
18. wire a0,a1,a2;
19.
20. and #(3) first_1_and(a0,S[3],n2);
21. and #(3) second_1_and(a1,n1,n0);
22. and #(3) third_1_and(a2,a1,a0);
23.
24. wire b0,b1,b2;
25.
26. and #(3) first_2_and(b0,n3,S[2]);
27. and #(3) second_2_and(b1,n0,n1);
28. and #(3) third_2_and(b2,b1,b0);
29.
30. wire c0,c1,c2;
31.
32. and #(3) first_4_and(c0,n3,n2);
33. and #(3) second_4_and(c1,n0,S[1]);
34. and #(3) third_4_and(c2,c1,c0);
35.
36. wire d0,d1,d2;
37.
38. and #(3) first_8_and(d0,n3,n2);
```

```

39. and #(3) second_8_and(d1,S[0],n1);
40. and #(3) third_8_and(d2,d1,d0);
41.
42. wire o1,o2;
43.
44. or #(2) first_or(o1,a2,b2);
45. or #(2) second_or(o2,c2,d2);
46. or #(2) last_or(Valid,o1,o2);
47.
48. endmodule
49.

```

(٣) بخش


Testbench Code:

```

1. `timescale 1ns/1ns
2.
3. module test_bench();
4.
5. logic [3:0]S;
6. wire Zero;
7. wire Valid;
8.
9. OnehotDetector inst(.S(S),.Zero(Zero),.Valid(Valid));
10.
11. initial begin
12.     S = 4'd0;
13.
14.     #50 S = 4'd1;
15.     #50 S = 4'd2;
16.     #50 S = 4'd3;
17.     #50 S = 4'd4;
18.     #50 S = 4'd5;
19.     #50 S = 4'd6;
20.     #50 S = 4'd7;
21.     #50 S = 4'd8;
22.     #50 S = 4'd9;
23.     #50 S = 4'd10;
24.     #50 S = 4'd11;
25.     #50 S = 4'd12;
26.     #50 S = 4'd13;
27.     #50 S = 4'd14;
28.     #50 S = 4'd15;
29.     #50 $stop;
30.
31. end
32.
33. endmodule;
34.
35.

```

:۱ و ورودی




ورودی ۰ :

خروجی Zero برابر 1 و تاخیر ان 7ns (همواره به این دلیل که همه ورودی ها اینورتر دارند و از دو and میگذرند) و برای Valid برابر 0 و تاخیر ان 10ns است چرا که برای Zero هر ورودی از یک اینورتر و دو and میگذرند و برای valid در هر یک سیم بدون اینورتر داریم که باعث میشود در 10ns خروجی بدهد. همواره پس از 11ns خروجی براساس تمام ورودی ها خواهد بود.

ورودی ۱ :

خروجی Zero برابر 0 و تاخیر ان 7ns (همواره به این دلیل که همه ورودی ها اینورتر دارند و از دو and میگذرند) و برای valid برابر 1 و تاخیر ان برابر 10ns چرا که S3 بدون اینورتر وارد گیت and میشود و باعث میشود 1ns کم تر طول بکشد برای خروجی. همواره پس از 11ns خروجی براساس تمام ورودی ها خواهد بود.




ورودی ۲:

خروجی Zero برابر ۰ و تاخیر آن 7ns (همواره به این دلیل که همه ورودی‌ها اینورتر دارند و از دو اند میگذرند) و برای Valid برابر ۱ است و تاخیر آن 11ns است. چرا که b2 پس از 7ns مقدارش ۱ شده پس با دو اور برابر 11ns میشود.

ورودی ۳:

خروجی Zero برابر ۰ و تاخیر آن 7ns (همواره به این دلیل که همه ورودی‌ها اینورتر دارند و از دو اند میگذرند) و برای Valid برابر ۰ و تاخیر آن 11ns است. چرا که c2 پس از 7ns برابر ۰ میشود و پس از گذر از دو اور برابر 11ns میشود.




:۴ ورودی

خروجی Zero برابر 0 و تاخیر آن 7ns (همواره به این دلیل که همه ورودی‌ها اینورتر دارند و از دو اند میگذرند) و برای Valid برابر 1 است و تاخیر آن 11ns است. چرا که بعد از 7ns اند b2 برابر 1 میشود و پس از دو اور 4ns ایی میشود .11ns

:۵ ورودی

خروجی Zero برابر 0 و تاخیر آن 7ns (همواره به این دلیل که همه ورودی‌ها اینورتر دارند و از دو اند میگذرند) و Valid برابر 0 است و تاخیر آن برابر 11ns است چرا که پس از 7ns اند b2 برابر 0 میشود و بقیه اند‌ها هم صفر هستند و پس از دو اور میشود .11ns




:۶ ورودی

خروجی Zero برابر ۰ و تاخیر آن 7ns و خروجی valid برابر است با ۰ و تاخیر آن 10ns چرا که تمامی اند ها همچنان صفر میمانند پس از 3ns d1 برابر ۱ و پس از دو اور و یک اند میشود 10ns .

:۷ ورودی

خروجی Zero برابر ۰ و تاخیر آن 7ns و خروجی Valid برابر ۰ و تاخیر آن 11ns چرا که پس از 4ns صفر میشود و پس از دو اور و یک اند میشود 11ns .(بقیه اند های لول دو صفرند)




:۸ ورودی

خروجی Zero برابر ۰ و تاخیر آن ۷ns و برای Valid برابر ۱ است و تاخیر آن ۱۱ns است. چرا که a2 پس از ۷ns یک میشود و از انجایی که اور میشود خروجی برابر ۱ میشود و به دلیل گذر از دو اور تاخیر برابر ۱۱ns میشود.

:۹ ورودی

خروجی Zero برابر ۰ و تاخیر آن ۷ns و برای Valid برابر ۰ است و تاخیر آن ۱۱ns است چرا که a2 پس از ۷ns برابر ۰ میشود و باقی اند ها هم ۰ بودند که با گذر از دو اور خروجی برابر ۰ میشود و در نهایت برابر ۱۱ns میشود.




: ۱۰ ورودی

خروجی Zero برابر ۰ و تاخیر ان ۷ns و خروجی valid برابر ۰ میشود و تاخیر برابر ۱۰ns میشود چرا که d1 پس از ۳ns برابر ۱ میشود و c1 پس از ۴ns برابر ۱ میشود ولی تمامی اند های لول ۲ همگی صفر میمانند و پس از گذر از یک اند و دو اور همچنان ۰ میماند و تاخیر نیز برابر ۱۰ns میشود

: ۱۱ ورودی

خروجی Zero برابر ۰ و تاخیر ان ۷ns و خروجی valid برابر ۰ میشود و تاخیر ان برابر ۱۱ns میشود چرا که c1 پس از ۴ns برابر صفر میشود ولی اند های لول دو صفر میمانند در نتیجه پس از گذر از یک اند و دو اور همچنان ۰ میماند و تاخیر در نهایت برابر ۱۱ns میشود.




:۱۲ ورودی

خروجی Zero برابر ۰ و تاخیر ان ۷ns و Valid برابر ۰ میشود و تاخیر ان ۱۱ns میشود چرا که پس از ۴ns a0 برابر ۱ و a1,b1 برابر ۰ میشود ولی اند های لول ۲ تغییر نمیکنند در نتیجه پس از گذر از یک اند و دو اور در نهایت ۰ میشود و تاخیر برابر ۱۱ns میشود

:۱۳ ورودی

خروجی Zero برابر ۰ و تاخیر ان ۷ns و valid برابر ۰ میشود و تاخیر آن ۱۰ns میشود چرا که پس از ۳ns d1 برابر ۱ و پس از ۴ns b1,a1 میشوند ولی اند های لول ۲ همچنان ۰ هستند پس خروجی باز ۰ میشود و $3+3+2+2 = 10\text{ns}$



ورودی ۱۴: خروجی Zero برابر ۰ و تاخیر ان ۷ns و خروجی valid برابر ۰ و تاخیر ان برابر ۱۰ns چرا که پس از $d1 = 3\text{ns}$ و $c1 = 4\text{ns}$ برابر ۰ میشود ولی اند های لول ۲ برابر ۰ هستند و در نهایت خروجی ۰ میشود و $3+3+2+2 = 10\text{ns}$

ورودی ۱۵:



خروجی Zero برابر ۰ و تاخیر ان ۷ns و خروجی valid برابر ۰ و تاخیر ان ۱۱ns است چرا که پس از $c1 = 4\text{ns}$ برابر ۰ میشود ولی همچنان اند های لول ۲ برابر ۰ هستند و خروجی در نهایت برابر ۰ میشود و خروجی ۰ برابر ۰ میشود و $4+3+2+2 = 11\text{ns}$


(۴) بخش

```

1. 1. `timescale 1ns/1ns
2. 2.
3. 3. module OnehotDetector (input [3:0]S,output Zero,output Valid);
4. 4.     assign #(7) Zero = ~S[0] & ~S[1] & ~S[2] & ~S[3];
5. 5.     assign #(11) Valid = (~S[0] & ~S[1] & ~S[2] & S[3]) | (~S[0] & ~S[1] & S[2] & ~S[3]) |
6. 6.           (~S[0] & S[1] & ~S[2] & ~S[3]) | (S[0] & ~S[1] & ~S[2] & ~S[3]) ;
7. 7.
8.

```





در اینجا با توجه به نمودارها میبینیم که تاخیر همه‌ی ورودی‌ها یکسان است.

در این طراحی دقت تاخیرها کم‌تر میشود اما نوشتمن کد راحت‌تر و براساس SOP است. ولی بدليل صرف نظر از تاخیر از همه‌ی تاخیرها دقت behavioral کم‌تر است. ما در structural گیت‌ها استفاده میکنیم و تمام ورودی خروجی‌های مدارهای بخش ۱ را شبیه‌سازی میکنیم که از دقت کافی برخوردار است ولی ممکن است طراحی‌ان سخت‌تر باشد.