


2 روز گریس

محمد حسین جوادی

۸۱۰۱۰۳۵۶۷

Converter: (gray code to 2's complement)

number:  $x_3 x_2 x_1 x_0$   $x_3$  msb\*



:  $b_3$

$0ns : b_3$


$0+3ns = 3ns : b_2$

$0+3+3 = 6ns : b_1$

$0+3+3+3 = 9ns : b_0$

reverse Converter (2's complement to gray code)

number:  $b_3 b_2 b_1 b_0$





:  $b_3$

$0ns = g_3$

$3ns = g_0 = g_1 = g_2$

2 to 1 mux:  $out = \overline{s} \cdot in[1] + s \cdot in[0]$




:  $b_3$

$3ns : w_1$

$2ns : w_0$

$5ns : out$

Full adder:




Critical path:  $3 + 2 + 2 = 7ns$

$C_{out}$ :  $7ns$  (max)

$S$ :  $6ns$  (max)

4 bit ripple carry adder:



~~28: 1/2 C4 0.25ns~~ ~~30: 1/2 C4 0.25ns~~ ~~32: 1/2 C4 0.25ns~~ ~~34: 1/2 C4 0.25ns~~ ~~36: 1/2 C4 0.25ns~~ ~~38: 1/2 C4 0.25ns~~ ~~40: 1/2 C4 0.25ns~~ ~~42: 1/2 C4 0.25ns~~ ~~44: 1/2 C4 0.25ns~~ ~~46: 1/2 C4 0.25ns~~ ~~48: 1/2 C4 0.25ns~~ ~~50: 1/2 C4 0.25ns~~ ~~52: 1/2 C4 0.25ns~~ ~~54: 1/2 C4 0.25ns~~ ~~56: 1/2 C4 0.25ns~~ ~~58: 1/2 C4 0.25ns~~ ~~60: 1/2 C4 0.25ns~~ ~~62: 1/2 C4 0.25ns~~ ~~64: 1/2 C4 0.25ns~~ ~~66: 1/2 C4 0.25ns~~ ~~68: 1/2 C4 0.25ns~~ ~~70: 1/2 C4 0.25ns~~ ~~72: 1/2 C4 0.25ns~~ ~~74: 1/2 C4 0.25ns~~ ~~76: 1/2 C4 0.25ns~~ ~~78: 1/2 C4 0.25ns~~ ~~80: 1/2 C4 0.25ns~~ ~~82: 1/2 C4 0.25ns~~ ~~84: 1/2 C4 0.25ns~~ ~~86: 1/2 C4 0.25ns~~ ~~88: 1/2 C4 0.25ns~~ ~~90: 1/2 C4 0.25ns~~ ~~92: 1/2 C4 0.25ns~~ ~~94: 1/2 C4 0.25ns~~ ~~96: 1/2 C4 0.25ns~~ ~~98: 1/2 C4 0.25ns~~ ~~100: 1/2 C4 0.25ns~~

$C_1$ :  $7ns$

$C_2$ :  $11ns$

$C_3$ :  $15ns$


$C_4$ :  $19ns$


$S_0$ :  $6ns$

$S_1$ : ~~10ns~~  $10ns$

$S_2$ :  $14ns$


$S_3$ :  $18ns$





جمع ۳ و ۲ در ۱۰ نانوثانیه برابر ۵ شده است در صورتی که حداکثر تاخیر ۱۸ نانو ثانیه است. علت آن است که قبل از آمدن هرکری مرحله قبلی **ai and bi** بر روی گیت آر رفته اند که اگر یک باشند خروجی یک میشود و این در صورتی است که ما منتظر کری مرحله قبل هستیم.

اما همیشه اینگونه نیست به عنوان مثال جمع ۱ و ۳ پس از ۱۱ نانوثانیه خروجی ۴ را داده است و قبل از آن ۲ بار خروجی تغییر کرده است.



Add:  $6 + 18 + 5 + 5 = 34\text{ns}$


Sub:  $6 + 18 + 5 + 5 = 34\text{ns}$


Overflow:  $6 + 19 + 3 = 29\text{ns}$

Zero:  $6 + 15 + 3 = 24\text{ns}$

Abs:  $6 + 18 + 3 + 6 + 3 + 5 + 5 = 43\text{ns}$

Shift:  $6 + 18 + 5 + 5 = 34\text{ns}$







در جمع ۳ و ۲ نتیجه پس از ۲۴ نانوثانیه آمده است چرا که ارهایی که برای کری هستند زودتر یکی از مقادیرشان ۱ شده است و زودتر کری منتقل شده به بعدی 0011 کری دوم در ۴ نانوثانیه منتقل شده چرا که بیت دوم یک است و ارها را یک کرده است.


اما همیشه برقرار نیست این قضیه به عنوان مثال در تفریق ۲ و ۳ جواب پس از ۳۲ نانوثانیه آمده است.

در جمع ۴ و ۴ سیگنال اورفلو ثانیه ۱۰ آماده است و حاصل -۸ در زمان ۳۲ نانوثانیه آمده است.









Add:  $6 + 18 + 5 + 5 + 12 = 46\text{ns}$

Sub:  $6 + 18 + 5 + 5 + 12 = 46\text{ns}$

Overflow:  $6 + 19 + 3 + 9 = 37\text{ns}$

Zero:  $6 + 18 + 5 + 9 = 38\text{ns}$

Abs:  $6 + 18 + 3 + 6 + 3 + 5 + 5 + 12 = 55\text{ns}$

Shift:  $6 + 18 + 5 + 5 + 12 = 46\text{ns}$

خروجی اول (جمع ۲ و ۳) برابر ۵ شده و ۴۶ نانوثانیه طول کشیده یعنی حداکثر تاخیر


دوم قدر مطلق تفریق ۳ از ۲ که ۳۴ نانوثانیه طول کشیده.

سوم جمع ۴ و ۵ که اورفلو داده پس از ۱۶ نانوثانیه

چهارم تفریق ۲ و ۲ که سیگنال صفر را ۳۳ نانوثانیه بعد فعال کرده


پنجم شیفت جمع ۲ و ۲ که پس از ۲۷ نانوثانیه ایجاد شده.

CLA:



$S: 6ns$

$Cout: 7ns$



Carry:  $g_i = x_i y_i$   $P_i = x_i \oplus y_i$

$$\begin{aligned}
 C_4 &= g_3 + P_3 C_3 = g_3 + P_3 (g_2 + P_2 C_2) = g_3 + P_3 (g_2 + P_2 (g_1 + P_1 C_1)) = \\
 &g_3 + P_3 (g_2 + P_2 (g_1 + P_1 (g_0 + P_0 C_0))) = g_3 + P_3 (g_2 + P_2 g_1 + P_2 P_1 g_0 + P_2 P_1 P_0 C_0) \\
 &= g_3 + P_3 g_2 + P_3 P_2 g_1 + P_3 P_2 P_1 g_0 + P_3 P_2 P_1 P_0 C_0 *
 \end{aligned}$$

$$C_3 = g_2 + P_2 g_1 + P_2 P_1 g_0 + P_2 P_1 P_0 C_0 \quad C_2 = g_1 + P_1 g_0 + P_1 P_0 C_0 \quad C_1 = g_0 + P_0 C_0$$

\* تا آخری C برای C<sub>i</sub> ها داریم و در هر بار یک عدد کمتر می شود.

$$S_0: 6ns \quad \text{S1: 10ns} \quad \text{S2: 12ns} \quad \text{S3: 14ns}$$


$$S_1: 10ns$$


$$S_2: 12ns$$

$$S_3: 14ns$$



$$C_1: 7ns \quad C_2: 9ns \quad C_3: 11ns$$


$$C_4: 13ns$$





خروجی اول و دوم پس از ۱۲ نانوثانیه به نمایش درآمدند اما خروجی سوم پس از ۱۳ نانوثانیه و خروجی اخر پس از ۱۰ نانوثانیه





$$\text{Add: } 6 + 14 + 5 + 5 + 12 = 42\text{ns}$$

$$\text{Sub: } 6 + 14 + 5 + 5 + 12 = 42\text{ns}$$

$$\text{Overflow: } 6 + 13 + 3 + 9 = 32\text{ns}$$

$$\text{Zero: } 6 + 14 + 3 + 5 + 9 = 33\text{ns}$$

$$\text{Abs: } 6 + 14 + 3 + 6 + 3 + 5 + 5 + 12 = 51\text{ns}$$



$$\text{Shift: } 6 + 14 + 5 + 5 + 12 = 42\text{ns}$$

خروجی اول در ۳۷ نانو ثانیه آمده که نسبت به RCA ۹ نانوثانیه کمتر است به این دلیل که هم خروجی جمع سریع تر است و هم کری.


خروجی ۴ در ۳۱ نانو ثانیه سیگنال زیرو داریم که ۲ نانو ثانیه کمتر شده است.

خروجی آخر مقدار شیفیت در ۲۳ نانوثانیه آمده است که از قبلی ۵ نانوثانیه کمتر است.

و در نهایت سیگنال اورفلو نیز برای جمع ۴ و ۵ در ۲۰ نانو ثانیه فعال شده است.







```

1.   `timescale 1ns/1ns
2.
3.   module ALUCoreBehavioral (input [3:0]g1,g2,input [1:0]op,output Zero,Overflow,output [3:0]R);
4.
5.       //Converting from gray to binary
6.       wire [3:0]b1;
7.       wire [3:0]b2;
8.
9.       assign b1[3] = g1[3];
10.      assign #(3) b1[2] = b1[3] ^ g1[2];
11.      assign #(6) b1[1] = b1[2] ^ g1[1];
12.      assign #(9) b1[0] = b1[1] ^ g1[0];
13.
14.      assign b2[3] = g2[3];
15.      assign #(3) b2[2] = b2[3] ^ g2[2];
16.      assign #(6) b2[1] = b2[2] ^ g2[1];
17.      assign #(9) b2[0] = b2[1] ^ g2[0];
18.
19.      // selecting carry
20.      wire cin;
21.      wire [3:0]sb;
22.
23.      assign #(3) cin = op[0] ^ op[1];
24.
25.      assign #(3) sb[0] = cin ^ b2[0];
26.      assign #(3) sb[1] = cin ^ b2[1];
27.      assign #(3) sb[2] = cin ^ b2[2];
28.      assign #(3) sb[3] = cin ^ b2[3];
29.
30.      //adding
31.      wire cout;
32.      wire [3:1]c;
33.      wire [3:0]s;

```

```

34.    wire [3:0]go;
35.    wire [3:0]po;
36.
37.    assign #(2) go[0] = b1[0] & sb[0];
38.    assign #(2) go[1] = b1[1] & sb[1];
39.    assign #(2) go[2] = b1[2] & sb[2];
40.    assign #(2) go[3] = b1[3] & sb[3];
41.
42.    assign #(3) po[0] = b1[0] ^ sb[0];
43.    assign #(3) po[1] = b1[1] ^ sb[1];
44.    assign #(3) po[2] = b1[2] ^ sb[2];
45.    assign #(3) po[3] = b1[3] ^ sb[3];
46.
47.    assign #(7) c[1] = go[0] | (po[0] & cin);
48.    assign #(9) c[2] = go[1] | (po[1] & go[0]) | (po[1] & po[0] & cin);
49.    assign #(11) c[3] = go[2] | (po[2] & go[1]) | (po[2] & po[1] & go[0]) | (po[2] & po[1] &
po[0] & cin);
50.    assign #(13) cout = go[3] | (po[3] & go[2]) | (po[3] & po[2] & go[1]) | (po[3] & po[2] &
po[1] & go[0]) | (po[3] & po[2] & po[1] & po[0] & cin);
51.
52.    assign #(6) s[0] = b1[0] ^ sb[0] ^ cin;
53.    assign #(10) s[1] = b1[1] ^ sb[1] ^ c[1];
54.    assign #(12) s[2] = b1[2] ^ sb[2] ^ c[2];
55.    assign #(14) s[3] = b1[3] ^ sb[3] ^ c[3];
56.
57.    //overflow
58.
59.    assign #(3) Overflow = cout ^ c[3];
60.
61.    //zero
62.
63.    assign #(5) Zero = ~(s[0] | s[1]) & ~(s[2] | s[3]);
64.
65.    //abs
66.    wire [3:0] abs;
67.    wire [3:0] first_layer;
68.    wire [2:0] second_layer;
69.
70.    assign #(3) first_layer[0] = s[3] ^ s[0];
71.    assign #(3) first_layer[1] = s[3] ^ s[1];
72.    assign #(3) first_layer[2] = s[3] ^ s[2];
73.    assign #(3) first_layer[3] = s[3] ^ s[3];
74.
75.    assign #(3) abs[0] = s[3] ^ first_layer[0];
76.    assign #(2) second_layer[0] = s[3] & first_layer[0];
77.
78.    assign #(3) abs[1] = second_layer[0] ^ first_layer[1];
79.    assign #(2) second_layer[1] = second_layer[0] & first_layer[1];
80.
81.    assign #(3) abs[2] = second_layer[1] ^ first_layer[2];
82.    assign #(2) second_layer[2] = second_layer[1] & first_layer[2];
83.
84.    assign #(3) abs[3] = second_layer[2] ^ first_layer[3];
85.
86.    //selecting
87.
88.    assign #(5) mux1 = (~op[0] & s[0]) | (op[0] & s[0]);
89.    assign #(5) mux2 = (~op[0] & s[1]) | (op[0] & s[1]);
90.    assign #(5) mux3 = (~op[0] & s[2]) | (op[0] & s[2]);
91.    assign #(5) mux4 = (~op[0] & s[3]) | (op[0] & s[3]);
92.
93.    assign #(5) mux5 = (op[0] & s[1]) | (~op[0] & abs[0]);
94.    assign #(5) mux6 = (op[0] & s[2]) | (~op[0] & abs[1]);
95.    assign #(5) mux7 = (op[0] & s[3]) | (~op[0] & abs[2]);
96.    assign #(5) mux8 = (op[0] & s[3]) | (~op[0] & abs[3]);

```

```

97.
98.     assign #(5) mux9 = (~op[1] & mux1) | (op[1] & mux5);
99.     assign #(5) mux10 = (~op[1] & mux2) | (op[1] & mux6);
100.    assign #(5) mux11 = (~op[1] & mux3) | (op[1] & mux7);
101.    assign #(5) mux12 = (~op[1] & mux4) | (op[1] & mux8);
102.
103.    assign #(3) R[0] = mux9 ^ mux10;
104.    assign #(3) R[1] = mux11 ^ mux10;
105.    assign #(3) R[2] = mux12 ^ mux11;
106.    assign R[3] = mux12;
107.
108. endmodule
109.


```

با توجه به تست پنج ها تاخیر ها بسیار افزایش یافتند حتی با استفاده از CLA مثلا در خروجی اول میبینیم تاخیر ۶۲ نانوثانیه ای داریم در صورتی که قبلا تاخیر نهایتا ۴۶ نانوثانیه بود و دلیل این است که زمان ها فیکس شدند و برابر با ماکسیمم تاخیر هستند.

رفتاری: کد راحت تر تاخیر بیشتر و فاقد هزارد.


ساختاری: کد بیشتر و دقیق تر و تاخیر های دقیق برای هر گیت ممکن است هزارد داشته باشد.

CSK:



$$C_{out} = \underbrace{xy}_g + \underbrace{(x \oplus y)C_{in}}_p$$

propagation



$S_3: 18ns$     $S_2: 14ns$     $S_1: 10ns$     $S_0: 6ns$

Best case:  $3 + 2 + 2 + 2 + 2 = 11ns = C_{out}$

worst case:  $C_4 = 19ns \Rightarrow C_{out} = 23ns$

Gates: RCA: 20      CLA: 35      CSK: 27gates

CLA > CSK > RCA