Проектирование в Quartus II



Цели

- Практика проектирования на Verilog
- Изучение настроек синтезатора
- Настройка временных требований



Проектирование в Quartus II

Настройки проекта



Файлы проекта и папки Quartus II

- Quartus II Project File (.QPF)
- Quartus II Defaults File (.QDF)
- Quartus II Settings File (.QSF)
- Synopsys Design Constraints (.SDC)
 - Содержит описание временных требований
- Папка db
 - Содержит информацию об откомпилированном проекте
 - При инкрементальной компиляции также создается папка incremental_db
- Папка simulation
 - Содержит файлы и библиотеки стороннего средства моделирования.
 - Создается Quartus при запуске моделирования.




Hастройки проекта Quartus

- Два типа настроек
 - Settings (Глобальные настройки)
 - Настройки для всего проекта
 - Assignments (Локальные настройки и ограничения)
 - Настройки для отдельных узлов проекта (модулей, функций, ресурсов ПЛИС)
- Сохраняются в файле .QSF



Меню Assignments

- Доступ к глобальным и локальным настройкам
- Открывает
 - Диалог выбора ПЛИС Device...
 - Диалог глобальных настроек проекта Settings...
 - Окно Assignment Editor для локальных настроек
 - Редактор разводки выводов Pin Planner
 - Окна настройки Partition и LogicLock



- Реализует управление настройками
 - Удаление
 - Обратное аннотирование
 - Импорт/экспорт




Глобальные настройки (Settings)

- Примеры
 - Выбор устройства (Assignments=>Device)
 - Настройка оптимизации при синтезе
 - Настройка оптимизации при разводке
 - Настройки средств пакета Quartus
- Вызов в меню Assignments=>Settings




Выбор устройства Device...






Настройки компиляции





Дополнительные настройки синтеза



Список включает все настройки, в том числе настройки, осуществляемые в основном диалоге Settings

Примеры дополнительных настроек:

NOT Gate Push Back

 Если в триггере задействован вход асинхронной установки, задействует вход асинхронного сброса и интегрирует в предшествующую и последующую логику инверторы.

State Machine Processing

 Устанавливает режим кодирования конечных автоматов

Remove duplicate registers


Удаляет дублирующиеся регистры

Auto...

■ Автоматически задействует ресурсы ПЛИС, явно не указанные в коде или настройках. Например, Auto RAM Replacement автоматически задействует блоки памяти для размещения наборов регистров, определенных на VHDL или Verilog.



Дополнительные настройки разводки



Auto...

■ Автоматически задействует ресурсы ПЛИС, явно не указанные в коде или настройках. Например, Auto Global Clock автоматически размещает на глобальных шинах тактового импульса сигналы, тактирующие триггеры.

Seed

- Начальное зерно разводки
- Произвольное положительное число, определяющее вариант начального размещения элементов
- Может использоваться при поиске лучшего варианта разводки (перебор 3-5 вариантов)

Другие настройки - см. следующие слайды



Optimize Timing

- Компиляция с учетом временных параметров
- Оптимизирует внутренние временные параметры за счет компактного размещения элементов, относящимся к критическим путям
- Оптимизирует размещение регистров в элементах ввода/вывода
- Optimize multi-corner timing
 - Off: оптимизирует проект только по медленной модели (ускоряет компиляцию)
 - On: оптимизирует по медленной и быстрой моделям (важно для выполнения требований удержания Hold)



Optimize Hold Timing

- Оптимизация времени удержания
 - •Оптимизирует цепи для устранения нарушений времени удержания (добавляет задержку)
 - •По умолчанию выполняется для всех путей.
 - При невыполнении требований по удержанию для интерфейсов можно включить только для цепей ввода-вывода (I/O Paths)
 - Для устранения нарушений по времени удержания по внутренним путям рекомендуется корректировать схему тактирования (избегать Gated Clock, корректировать настройки PLL).





Physical Synthesis (Физический синтез)

- Оптимизации, учитывающие особенности архитектуры в процессе синтеза и разводки
 - Осуществляет последовательные изменения, улучшающие результат для конкретного варианта размещения
 - Компенсирует задержки на межсоединениях

■ Типы

- Оптимизация по быстродействию для комбинационной логики и регистров
- Оптимизация для обеспечения возможности разводки проекта


Effort

 Компромисс между временем разводки и качеством оптимизации



Физический синтез логики

 Обменивает входы в таблицы перекодипровки для сокращения количества слоев логики в критическом пути



b – сигнал в критическом пути




Регистровые оптимизации

- Ретайминг регистров
- Дублирование регистров
- Размещение регистров в элементах ввода-вывода
- Упаковка регистров



Register Retiming


- Ретайминг регистров на уровне вентилей
- Перемещает регистры в комбинационной схеме для получения лучших временных характеристик
- Выравнивает задержки на комбинационной логике
- Вносит изменения в схему на уровне вентилей






Register duplication

- Дублирует регистры с большим коэффициентом разветвления по выходу в разных частях схемы
 - Разрешение тактовых импульсов
 - Сигналы управления памятью
 - ...
- В сложных случаях возможно ручное дублирование с использованием атрибута preserve или локальных настроек
 - (*preserve*) reg [2:0] ena;








Asynchronous Control Signals

- Асинхронные управляющие сигналы могут автоматически размещаться компилятором на линиях глобальных тактовых импульсов
 - Минимальная разница во времени прихода к разным триггерам
 - Может вноситься большая задержка в распространение сигнала
- При нарушении времен снятия и восстановления (recovery & removal) можно сделать не глобальными
 - Во всем проекте
 - Assignments → Settings → Compiler Settings → Advanced Settings (Fitter) → Auto Global Register Control Signals
 - Для отдельных сигналов
 - Задайте для сигнала настройку Global Signal со значением Off в Assignment Editor
- Или включить настройку Automatic asynchronous signal pipelining



Asynchronous Signal Pipelining

 Добавляет регистры, конвейеризующие и дублирующие управляющие сигналы для регистров для уменьшения коэффициента разветвления




Локальные настройки (Assignments)

- Примеры
 - Разводка выводов
 - Настройка режимов работы элементов ПЛИС
 - Характеристики выводов (стандарт, скорость нарастания, сила тока выхода, защитные диоды, задержки и т.д.)
 - Опции для внутренних ресурсов (разводка, задержки и т.д)
 - Индивидуальные временные требования
 - Настройка параметров синтеза для функций
- Меню Assignments=>Assignment Editor
- Осуществляются для узлов. Список узлов формируется при компиляции. Если на данном этапе компиляция не возможна, для формирования списка узлов требуется провести анализ проекта, вызвав Processing=>Start=>Analysis & Elaboration.




Редактор настроек Assignment Editor

Вызывается через Assignments=>Assignment Editor или через контекстное меню в различных редакторах



Поиск узлов в Node Finder







Примеры настроек

- Настройка оптимизации Optimization Technique и другие настройки синтезатора для отдельных модулей проекта
- Задание глобальных сигналов
 - Global Signal
- Настройка возможностей элементов ввода-вывода:
 - PCI I/O;
 - Ток выхода (Current Strength);
 - Скорость нарастания (Slew Rate);
 - Регистры в элементах ввода-вывода (Fast Input, Fast Output, Fast Output Enable Register);



Файл настроек .QSF

- Все настройки сохраняются в файле с именем проекта и расширением .QSF
- Используется синтаксис Tcl

```
a<mark>bo</mark> pipemult.qsf*
                                                                                             30 # Project-Wide Assignments
31 # -----
32 set global assignment -name ORIGINAL QUARTUS VERSION 4.0
33 set global assignment -name PROJECT CREATION TIME DATE "11:30:40 JANUARY 19, 2004"
34 set global assignment -name LAST QUARTUS VERSION 4.0
   # Pin & Location Assignments
     ______
38 set_location_assignment IOBANK 2 -to da
39 set location assignment IOBANK 2 -to datab
41 set location assignment PIN L2 -to clk1
42 set location assignment PIN F22 -to wren
43 set location assignment PIN L8 -to ~DATAO~
                                                                           Группировка по типу настроек
   # Timing Assignments
   set_global_assignment -name INCLUDE_EXTERNAL_PIN_DELAYS_IN_FMAX_CALCULATIONS OFF
49 # Analysis & Synthesis Assignments
50 # -----
51 set global assignment -name FAMILY Stratix
52 set global assignment -name DEVICE FILTER SPEED GRADE ANY
53 set global assignment -name TOP LEVEL ENTITY pipemult
   # Fitter Assignments
57 set global assignment -name PHYSICAL SYNTHESIS REGISTER RETIMING ON
58 set global assignment -name DEVICE EP1S10F484C5
59 set instance assignment -name IO STANDARD "2.5 V" -to dataa
60 set instance assignment -name IO STANDARD "2.5 V" -to datab
```




Задание размещения выводов


- Размещение выводов может быть осуществлено следующими способами:
 - В редакторе Pin Planner
 - Вручную в файле .QSF
 - ТсІ скриптами
- Возможно задание размещения без привязки к конкретному выводу
 - Настройка банка или стороны корпуса ПЛИС
 - Резервирование выводов



Pin Planner



Обратное аннотирование



- Assignments=>Back Annotate...
- Копирует настройки устройства и его ресурсов, полученные при компиляции в файл .QSF
 - Выбор микросхемы
 - Размещение выводов
 - Регионы Logic Lock
- Копирование настроек на размещение выводов может использоваться, если устраивает результат размещения компилятором
- Копирование настроек Logic Lock на внутренние ресурсы "привязывает" функции к конкретным ресурсам ПЛИС, лишает разводчик свободы при последующих компиляциях и может использоваться для завершенной и отлаженной части проекта



Проектирование в Quartus II

Управление проектами



Управление проектами

Архивирование проекта

- Используется для создания копий проекта
- Сохраняет все файлы
 - Исходные файлы проекта
 - Файл настроек .qsf
 - Файлы с результатами компиляции


Создание ревизий

- Используется для сохранения текущих настроек
- Сохраняет только файл настроек
- Возможно сравнение файлов настроек



Архивирование проекта


- Архивирование проекта
 - Создает сжатые файлы с архивом проекта (.QAR)
 - Создает лог действий с архивом (.QARLOG)
 - Позволяет выбрать файлы, входяшие в состав архива
- Восстановление проекта
 - Извлекает файлы из архива проекта (.QAR)



Копирование проекта

Копирование проекта


- Создает дубликат проекта в новом каталоге
- Копируется проект, настройки и исходные файлы, включенные в состав проекта
- Файлы, не входящие в состав проекта, а также пользовательские библиотеки не копируются. Убедитесь, что все используемые исходные файлы в папке проекта входят в него, а пути к пользовательским библиотекам после копирования настроены правильно.





Создание ревизии


■ Меню Project ⇒ Revisions





Выбор ревизии


- Имена активных ревизий хранятся в файле проекта .QPF
- Файл настроек .QSF создается для каждой ревизии
 - <имя_ревизии>.QSF
- Также создается файл текстового описания каждой ревизии
 - <имя_ревизии>_description.TXT






Сравнение ревизий

- Подробный отчет о результатах работы
 - Синтезатора
 - Разводчика
 - Временного анализатора
- Возможность сравнения настроек проекта
 - ЗакладкаAssignments





Компиляция модуля в проекте



Создание новой ревизии более предпочтительно, так как это позволяет избежать изменения настроек, сделанных для проекта в целом (разводка выводов и т.д.)

