


D) Requisitos/ features

Avalon bus

4

· Cartas de Tempo - sinal de sucronismo (P/ Generator)



· O sinal de sinc. pode ser tratado como um pwm. P/o Ha um registro de configuração de período (courter principal), um registro de "duty cycle" (master blank time @ 400 ms default NFEE), um registro de blank time (normal @ 200 ms default NFEE), e um registro que diz o numero de ciclos de um macro ciclo (Na carta suma, N=4 = > \$\phi \dots 3 ciclos).

· 9 Master blank time sé é mais largo no N-FEE mode. No F-FEE a sua largura é igual aos demais blank times.

N-FEE: Master blank time: 400 ms

blank times : 200 ms

7 6,25..15 seg Ciclo: 6,25 seg

Volores default. São Configuroveis. Macro ciclo: 25 seg > 25..60 seg

F-FEE: Moster blank time: 200 ms

blank times: 200 ms


Ciclo: 2,3 seg


Maceo ciclo: 2,3 seg } mín.: 1,0 seg; max = 60 seg


N=1

· O sync IP possuirá registros "fleriveis" p/ a construego da carta de tempos. É papel da CPU Nios calcular os parametros necessarios para


Deve haver fum registro] P/ reset do módulo. Em reset, o IP deve manter o sync-gen. em (1). - ou em ! POL








· Observação importante: visando um melhor reaproveitamento de código e maios modularização, a parte de interrupções será desmembrada em um





· Toda a parte de intempero deve ser removida do sync core e passada ao component interrupt.

O supre core só se preocupa em produzir os seus registros de status. Estes serão lidos pelo interrupt component, para então gerar os sinais de interrupção.

· Lógica do módulo 'int':

Processo:

· Se reset - > { · Zerar plags de int; · Zerar signals internos; · Zerar IRQ.

· Se não, a cada cik:

A. (Senão: (Serior code != \$) -> Ativa plag int se enable ou v


(Se enor-code = \$) -> Pim

B. Repete bloco analisando a plag de blank pulse V (testa se o sinal sync pos mud esta em blank level)

C. IRR => Se alguma flag de int for 's' => default ing pol.

Se não => not default ing polarity. (\*\*).

## Arquitetura do testbench



Clock: 20ms -> SOMHY V Sync Simulation Modelsin-Simulation time = 150gs . Sem enon njection.
. Sem Interesptgo; · Confis : N.FEE sync: 20 MBT: (400M) = 10 / BT : (200 ms) ~ 312/ PER: (6,25 45) 05T: (100 ms) :05 V 000 0000 general. number-of-cycles: 4 · int-ext.n = \$\phi => ext. sync pint / int ync often start -> voi p/ running & all Reset -> volta p/ idle Em cada Edge one-shot - nai pl one shot deles: ere-inj - vai pl enor-inj state & le stetus negister · habilità os 8 canais SpW A) OUT put enables · habilita o sync-out MBT: (200 NS) P/ N = 1 => vale o MBT! B) · Config : F-FEE sync: BT: (200ms) PER: (2,3 4s) OST: (SODNS) general. rember of cycles of 1 status reg one-shot em cada. l. ere-inj L. ere-inj out int's -> · Blank pulse DI Tentativa de reconfig. Poes do idle state.