


- Alterações no codec spw light (V20130504) ;
- Inclusão de lógica de injeção de erros :
 - Desconexão;
 - Paridade;
 - Escape;
 - Credit;
 - Char sequence.
- Interface SPWstream ;
- Implementação "generic" do tx e do RX ;


Visão macro - uma instância de canal spw :



- Validações via testbench \Rightarrow simulações em Modelsim.
- Revisão - pontos importantes do protocolo SPW (ECSS-E-ST-SP-12E - JUL/2008) \Rightarrow

Tipos de chars:
 L-chars: FCT, ESC, NULL (ESC + FCT), Time-Code (ESC + data)
 N-chars: data, EOP, EEP (vão p/ packet level).
 Escape sequences (não vão p/ packet level)

Flow control:



Prioridade:

Maior: Time-Code
 FCT
 N-char
 Menor: Null

$\text{credit-count} = \text{tx-credit}$ ✓
 $\text{outstanding-count} = \text{rx-credit}$ ✓

ERROS (todos detectáveis pela máquina de RX):

- opos 1º bit RX.
1. Desconexão: (A transição nas linhas D, S por mais de 850ms);
 2. Paridade;
 3. Escape: (se receber um ESC seguido de char \neq FCT ou data);
 ↳ ESC/EOP/EEP
 4. Credit: Em duas situações:
 - a) Rx data sem estar esperando: $\text{outstanding-count} = \emptyset$.
 - b) Rx FCT, mas credit-count já é $> (SG-8)$!
 5. Character sequence: (Não gera flag de saída!) \Rightarrow só ocorre fora do estado RUN!
 - Premissa: Ignorar RX de chars \neq NULL antes de Rx NULL;
 - a) ERR: FCT RX nos estados: Errorwait, Ready, Started;
 - b) ERR: N-char/RX fora do estado Run.
- Após 1º NULL Rx.

Restrições de implementação: Injeção de erros n.º 1, 2, 3, 4: só em RUN.

• Testbench - spu light codes

Estudo do tb-spu-link: Erros gerados através de "stimuli" direto no front-end Rx (pois não está em loopback nesse caso):

- Não dependemos do top level spustream. 3/
- Ao final da implementação, apenas replicar os ports;
- O componente spuser será um subcomponente instanciado pelo spulink.

(Em RUN)

↓ a) Disconnect → Interrupção de Rx nulls por mais de 850ns. → OK; no nosso caso, é fazer o mesmo através de um stop TX nulls, ou via link disable.

(Em RUN)

↓ b) Paridade → injeta bit de paridade errado no Rx. Depois de um NULL, manda um dado c/ paridade, e depois repete o mesmo dado, sem alterar a paridade!

DADO: $\Phi 10101010$ MSB

↓ c) Character Sequence → Ao invés de seguir mandando no NULLs no estado "connecting", mandou um EOP. Isso foi entendido pelo Rx como um dado (N-char), provocando um reset.

↓ d) ESC → Em RUN, estava mandando no Rx nulls normalmente:

... $\Phi 111 | 0100 \dots \rightarrow \text{ESC} + \text{FCT} = \text{NULL}$

Até que "mandou" no Rx:

... $0111 | 0111 \rightarrow \text{ESC} + \text{ESC} \rightarrow \text{Erro!}$ Que ocorreria também com:

... $\Phi 111 | \Phi 110 \rightarrow \text{ESC} + \text{EEP}$

... $\Phi 111 | \Phi 101 \rightarrow \text{ESC} + \text{EOP}$

↓ e) Credit → Em run, mandou 8 FCT's de uma vez no Rx.

O spulink incrementou de 8 cada FCT Rx & Tx-credit, mas ao ultrapassar 56 (7 FCT's no máx.), ocorreu erro de credit.

ATENÇÃO: Podemos enviar 8 FCT's, mas sem incrementar nosso Rx-credit!

ai!

TODO

Com isso, estudar a interface spulink ↔ Tx, para saber como atuar no Tx via o link apenas.

TODO


criar componente spuser.vhd, declarar no spupkg.vhd, e instanciar dentro do spulink. COMPLETO!

TODO

Fazer o tratamento de errinj. no link //


Interface Link ↔ Tx :

4/




Componente spwerr - opção 1 :

Avaliando prós e contras,
a escolha é a opção 1



Opção 2 :



Sinais de interesse na interface Link \leftrightarrow TX:

a) type: `zpu_xmit_in_type` : link \rightarrow TX :

bits {

- `txen` : 1 : tx habilitado
- `stnull` : 1 : apenas NULL podem ser enviados
- `stfct` : 1 : apenas NULL e/ou FCT podem ser enviados
- `fct_in` : 1 : Requisita tx ^{de um} FCT (manter em '1' até `fctack` = '1').
- `txwrite` : 1 : Requisita tx de um N-char (manter em '1' até `txack` = '1').
- `txplag` : '0' = data char / '1' = EOP / EEP

vector 8 bits {

- `txdata` : Dado / 00000000 = EOP / 00000001 = EEP.


b) type: `zpu_xmit_out_type` : link \leftarrow tx :

bits {


- `fctack` : 1 : Confirma tx de um fct. Cai quando `fctin` ∇ .
- `txack` : 1 : Confirma tx de um N-char. Cai quando `txwrite` ∇ (ver também dependência com `fctin`).

Spwerr - diagrama de blocos

6/



- O componente spwerr será uma state machine, com o conceito de arquitetura com dois processos: sequencial e combinatório:



- Types (records) de dados:

- vão também p/ o toplevel spwstream
- err_usr_i → entradas de usuário: $\begin{cases} err_inj_i \\ err_sel_i \end{cases}$
 - err_usr_o → saídas de usuário: $\begin{cases} err_stat_o \end{cases}$
 - err_link_i → entradas vindas do spwlink: a definição (de tudo que está disponível como input do spwlink)
 - err_link_o → saídas para o spwlink: $\begin{cases} .err_disc_o \\ .err_par_o \\ .err_esc_o \\ .err_credit_o \\ .err_ch_seq_o \end{cases}$

Spwen - descritivo de ports :

71

• err_inj_i : o \uparrow dispara a injeção do erro (err_sel_i), se as condições p/ cada erro forem válidas. Só é tratado se $err_stat_o = stby!$

• err_sel_i : seleção de erro :


$\phi\phi\phi$ - Disconnect	} implementação futura, se necessário ↓ Aumentar ports de saída p/ spwlink.
$\phi\phi\downarrow$ - Parity	
$\phi\downarrow\phi$ - Escape : ESC + EOP Reserved	
$\phi\downarrow\downarrow$ - Escape : ESC + EEP Reserved	
$\downarrow\phi\phi$ - Escape : ESC + ESC	
$\downarrow\phi\downarrow$ - Credit	
$\downarrow\downarrow\phi$ - Char sequence	
$\downarrow\downarrow\downarrow$ - Reserved.	

• err_stat_o : status da máquina spwen :

↓
retorna p/ stby com a queda de err_inj_i .

$\phi\phi\phi$: stby.
$\phi\phi\downarrow$: err_inj accepted / in execution.
$\phi\downarrow\phi$: err_sel invalid.
$\phi\downarrow\downarrow$: inconsistent err_inj request.
$\downarrow\phi\phi$: err_inj ended ok.
$\downarrow\phi\downarrow \sim \downarrow\downarrow\downarrow$: Reserved

Exemplo de código vhdl p/ FSM - dois processos :



regs de estado : reg-type r , r_{in}

Atual ↓ Futuro ↓
 r , r_{in}

```


Process comb(d, r)
  var v : reg-type;
begin
  v := r;
  Se v.state = st-A => Se d = 0 -> q <= phi; else se d = '1' -> { q <= '1';
  Se v.state = st-B => q <= phi; Se d = '0' -> v.state = st-A; { v.state = st-B;
  ...
  rin <= v;
end

Process seq(rst, clk)
begin
  Se rst = '1' -> <reseta r, etc>;
  elsif (rising-edge(clk)) -> r <= rin;
end
endif;
    
```


assíncrono

SPWerr - diagrama de estados

7A/



ou! \ a) Disconnect error: feita somente via link.



No spwlink :

• Para os demais erros \rightarrow conceito parecido: interceptar os signals pertinentes que vão p/ o tx, inserindo lógicas de err injection:

• Sinais que vão p/ o tx: carrega em var v (mesmo type);

• if/elseif... Else <requisição de erro n> : [> todos na lista de sensibilidade!

• Adeque o sinal de v.<xxxxxx> conforme o erro solicitado.


• Saídas P/ o TX $\Leftarrow \underline{v}$!

Observar que, sem erros requisitados, é bypass dos signals.


• E, além disso, deixa uma FSM implementada, pois as lógicas de injeção de erro via tx podem precisar de estados.

a) Paridade (só em RUN; $8 \sim 10 + x$ clks)

• Necesita de intervenção direta no tx. Pode ser feita no bloco de envio de NULL, ou N-char Data. Escolhemos o NULL:

b) Escape (ESC + ESC); (só em RUN; 8 tx clks)

• Necesita intervenção direta no tx. Feito no bloco de envio de NULL:

c) Char sequence: (em STARTED/CONNECTING); (4 tx clks).

- Gerado principalmente no link, com pequena intervenção no tx.
- Enviado um EOP (N-char) nos estados STARTED/CONNECTING tx enabled
- Não decremente tx-credit!
- EOP = $[P \ 1 \ \phi \ 1]$
- Nos estados \neq RUN, o tx-clk = 10 MHz. Como a injeção de erro n é baseada na duração do respectivo pulso (err-xxxx-0), deve-se garantir a parametrização correta dessa duração. Ex:

$$\text{clk} = 200 \text{ MHz} ; \text{tx-clk} = 10 \text{ MHz} \Rightarrow 20:1 \Rightarrow 4 \text{ tx-clks} \equiv \underline{80 \text{ clks.}}$$

d) Credit (em RUN; 32 tx clks).

- Gerado principalmente no link, com pequena intervenção no tx.
- Envio de 8 x FCT's seguidos.
- Sem incrementar Rx-credit local!

