Problem 1.






圖 1。縱軸: Vth (單位: V) 橫軸: Vg (單位: V)

兩者的 Vth 對於 Vg 會有微幅的上升,推測是當 Vg 上升的時候,也影響了 channel length 的濃度,導致 Vth 有變化。另外,可看出 M1A 的變化比 M1B 大,可能是 doping 本身就產生了 Δ L 的誤差,且因為 M1A 的 length 比 M1B 的還小,所以 Δ L 對於 M1A 的影響會比較大,同時也造成了兩者 Vth 約 10mV 的誤差。




圖 2。紅線是 A,藍線是 B。縱軸:log(Id)(單位:log(A)) 橫軸:Vg(單位:V) Strong inversion: Vgs > Vth。但是因為 Vth_A > Vth_B,所以 M1A 的 Id略小於 M1B的 Id

Subthreshold: 當 Vgs < Vth 且 $Vgs \approx Vth$ 時,MOS 並不會馬上 turn off,仍然能夠觀察到有有電流在流動,並且電流會隨著 Vgs 的降低而降低

Off: $Vgs \approx 0$ 的時候電流不完全等於 0,仍然可以觀察到 leakage current 的存在。




圖 3。紅線是 B,藍線是 A。縱軸: gm / I_d (單位: $\Omega^{-1} \times A^{-1}$)橫軸:Vg(單位:V)

- $1.\ 0 < Vg < 0.0569V$: 由於兩者的 I_d 都很小。且由圖 2 看出在這個區間 A 的 dI_d/dVg (斜率) 比 B 的還大,所以 A 的 gm 比 B 的還大。因此 A 的 gm/I_d 比 B 還大。 $2.\ 0.0569 < Vg < Vth <math>(0.465V)$: 根據圖 2 ,B 的 $I_d < A$ 的 I_d ,且 B 的 gm 比 A 大,所以 B 的 gm/I_d 比 A 還大
- 3.~Vg > Vth: 根據圖 2,兩者的 I_a 差不多,但 B 的 gm 比 A 的稍為大一點點(圖 2 的 斜率),所以 B 的 gm/I_a 還是比 A 還大

(d)




圖 4。紅線是 A,藍線是 B。縱軸:gm*ro(單位:無) 横軸: Vg(單位: V)

$$ro = \frac{1}{\lambda I_d}$$
 , $gm = \frac{2I_d}{Vgs-Vth}$ 。所以 $gm*ro = \frac{2}{\lambda(Vgs-Vth)}$,又 λ 正比於 $1/L$,L 為 MOS 的

channel length。所以 A 的 λ 比 B 的還大,在 (Vgs - Vth) 差不多的情況下,A 的 intrisic gain 比 B 的還小。並且因為 Vgs 在分母,所以兩者 intrinsic gain 曲線皆會 隨著 Vg 的增加而逐漸下降。




圖 5。橘線是 A,紫線是 B。縱軸:gm/Cg (單位: Ω^{-1} * F^{-1}) 横軸:Vg (單位:V)

 $gm/Cg = \frac{\mu_n C_{ox} \frac{w}{L}(V_{GS} - V_{th})}{C_{ox}wL} = \frac{\mu_n(V_{gS} - V_{th})}{L^2}$,首先可以觀察 gm/Cg 中只有 V_{gS} 會變,所以當 V_{gS} 增加時,兩條曲線 gm/Cg 也會跟著增加。並且因為 A 的 I_{gS} 的 I_{g

(a)




圖 6。PMOS1, PMOS2 的曲線重合。縱軸:Cg (單位:F) 橫軸:Vsg (單位:V)

PMOS1: W/L = 10um/0.5um, m=5; PMOS2: W/L = 50um/0.5um, m=1。所以 PMOS2 可以當作是 5 lm PMOS1 的並聯,兩者的面積是一樣的(50um*0.5um),所以 Cg 的變化也會相同。

Vsg < -0.5V (Accumulation): 圖 6 的最左邊 Vsg = -1.8,所以 Vg = 3.6,因此對下方 NWELL 的電子產生強烈的吸引而達到穩定的狀態,所以 Cg 幾乎維持不變。

-0.5 < Vsg < Vth: Vg 開始下降, 逆向偏壓降低, 所以在 depletion region 被吸引的電子變少, 因此 <math>Cg 開始下降。

Vsg > Vth: 又足夠吸引足夠的 electric holes 到 channel 之間,所以 Cg 逐漸回升 最後 Vsg > 1.5V 之後,電荷的分布飽和後,慢慢地不再受到 Vsg 的影響而呈現定值。

(b)




圖 7。PMOS1, PMOS2 曲線重合 (上方), PMOS3 為下方紫色曲線。縱軸: Cg (單位: F) 橫軸: Vsg (單位: V)

由於電容與面積成正比,又 PMOS3 的面積(5um*5um) < PMOS1 & PMOS2 的面積(50um*0.5um),所以確實可以從圖 7 中觀察到 PMOS3 的曲線一直都位在下方。但三者趨勢皆非常相似,理由在 $2_{(a)}$ 分析過了

Problem 3.

(a)




圖8。以 .DC SWEEP 所找到PMOS在TT corner 25度適合的Width = 3.15um 畫出來的 input-output DC transfer curve 。(解釋在下方Hspice code problem 3的部分)

(b)

	SS	SF	TT	FS	FF
-40°C	3.646	0.889	3.575	2.543	3.419
25 ℃	3.105	0.759	3.15	2.271	3.04
125 ℃	2.562	0.627	2.68	1.959	2.604

表 1 在各個不同溫度與 corner 之下,每個 PMOS 最適合的 width (unit: um)

Comment:

首先看溫度對於 PMOS width 的影響,可以觀察到不管在哪一種 corner 之下,當溫度提高的時候適合的 PMOS width 會下降。這是因為一般來說當溫度上升 I_d 會下降(因為增加粒子間碰撞的機會),又 Width 跟 I_d 成正比,所以當溫度上升,適合的 width 也就跟著 I_d 一起下降。

再來看各種 corner 之間的差別。會有各種不同的 corner 是因為 process variation 的影響,S表示 slow,也就是 mobility 比較低,F表示 fast,也就是 mobility 比較高,T 則表示 typical, mobility 位在前兩者之間。比較不同 corner 之間的差異,選擇比較 SS, TT, FF 比較可以看出關聯(因為這些情況下 process variation 對於 NMOS 和 PMOS 的影響是一樣的)。確實可以從表 1 發現在同一個溫度之下,這 3 個 corner 的值相近而且與 SF 和 FS 的值相差蠻多的。

另外可以看到在 SF corner,所需要的 width 都特別低,這是因為 slow NMOS & fast PMOS 造成 NMOS 跟 PMOS 差不多強 (NMOS 的 mobility 本來就 > PMOS 的),所以 PMOS 的 width 不須太高(相較於 TT $25\,^{\circ}$ C)即可達成要求。

Problem 4.

	AB	ВС	CD	DE
MP	linear	linear	linear	saturation
MN	cutoff	saturation	linear	linear

表 2 不同區段 PMOS、NMOS 的操作區域

Comment:

AB: NMOS: Vgs < Vth, NMOS turn off, cutoff

PMOS: always on, Vds = Vout - VDD \approx 0

< |Vgs| - |Vth|, linear.

BC: NMOS: Vgs > Vth, NMOS turn on, Vds = Vout > Vin - Vth, saturation

PMOS: always on, |Vds| = VDD - Vout < |0 - VDD| = VDD - 0, linear.

CD: NMOS: Vgs > Vth, NMOS turns on. Vds = Vout < Vgs (Vin) - Vth, linear

PMOS: always on, |Vds| = VDD - Vout < |0 - VDD|(Vgs) - Vth, linear

DE: NMOS: Vgs > Vth, NMOS turns on, Vds < Vgs(Vin) - Vth, linear

PMOS: |Vds| = VDD - Vout > |Vgs - Vth| = VDD - Vth, saturation.

```
Hspice code:
   *****Problem 1*****
.prot
.lib "cic018.1" TT
.unprot
.option post captab
+ABSTOL = 0.1u reltol=0.1u accurate=1
M1A Vdd Vin gnd gnd n_18 w = 5u 1 = 0.18u m = 2
M1B Vdd Vin gnd gnd n_18 w = 5u 1 = 0.36u m = 4
v1 Vdd 0 1.8
v2 gnd 0 0
v3 Vin 0 0
.DC v3 0 1.8 0.01
.plot Vth_A = vth(M1A)
.plot Vth_B = vth(M1B)
.plot current_A = I(M1A)
.plot current_B = I(M1B)
```

.plot power_efficiency_A = par('gmo(M1A)/current_A')

```
.plot power_efficiency_B = par('gmo(M1B)/current_B')
.plot intrinsic_gain_A = par('gmo(M1A)/gdso(M1A)')
.plot intrinsic_gain_B = par('gmo(M1B)/gdso(M1B)') $dgsd = 1/ro
.plot speed_A = par('gmo(M1A)/LX18(M1A)')
.plot speed_B = par('gmo(M1B)/LX18(M1B)')
. end
*****Problem 2*****
. prot
.lib "cic018.1" TT
.unprot
.option post
MP1 gnd Vg VDD VDD p_18 w = 10u\ 1 = 0.5u\ m = 5
MP2 gnd Vg VDD VDD p_18 w = 50u 1 = 0.5u m = 1
MP3 gnd Vg VDD VDD p 18 w = 5u 1 = 5u m = 1
v1 gnd 0 0
v2 Vg 0 0
v3 VDD 0 1.8
```

```
.probe DC ctot_1 = par("1x18(MP1)")
.probe DC ctot_2 = par("1x18(MP2)")
.probe DC ctot_3 = par("1x18(MP3)")
.probe DC Vsg = par("-1x2(MP1)")
. end
*****Problem 3*****
.prot
.lib "cic018.1" TT
.unprot
.optio post
.temp 25
.param width = 3.15u
MP OUT VIN VDD VDD p_18 w = width 1 = 0.18u m = 1
MN OUT VIN GND GND n_18 w = 1u 1 = 0.18u m = 1
C1 OUT 0 0.3p
v1 Vin 0 0
```

v2 VDD 0 1.8

.DC v1 0 1.8 0.05 \$SWEEP width 0.25u 10u 0.1u

本來應該寫".DC v1 0 1.8 0.05 SWEEP width 0.25u 10u 0.1u" 畫出多條 Vout 對 Vin 的曲線,並且找到當 Vin = Vout = 0.9V 時 PMOS 適當的width。但因為為了畫出當 Vin = Vout = 0.9 在 TT 25°C 情况下的曲線,就直接把 PMOS 的 width 設成當初找到的 3.15um,並且把 SWEEP 的部分註解。

- .alter
- .lib "cic018.1" SS
- .alter
- .lib "cic018.1" SF
- .alter
- .lib "cic018.1" FS
- .alter
- .lib "cic018.1" FF
- . end