1.


(a)

#### VTH (Volt)




(b)


#### Log10(ID) (A)




VG (Volt)



(d)



#### gm / Cg (rad/s)



#### (a) VTH 足義

Vih 為 Thereshold Voltage > 定義為 , 為了使 subtrate 裡產生 高濃度的 Minority carrier 以形成 channel 和 inversion layer 的 臨界電壓 , 此電壓施 加在 Mos 的 gate 端。

## 两元件的比较

比較兩元件的玻形,相同的點在於兩元件的 $V_{TH}$ 幾乎不隨 $V_{G}$ 的增加而改變,從 $V_{TH}$ 的計算式: $V_{TH} = V_{FB} + 2 / \sqrt{2 E_{S} 2 / M_{A}} (2 / \sqrt{F_{F}} + V_{GB})}$ 可知觉電壓影響只有 $V_{GB}$ ,而此題 $V_{GB}$ 為0

然而比較而元件的VH,可以明顯發現存在大約10mV的落差,這是由於而元件的人值不同,推測可能有其他公式被用進hspice的模擬中,好比臨界電壓偏移

△VTH = NA Wm Yj [VI+ 2Wm -1] → 可看出 2 不同將進成不同的 △VTH 2 值不同,將產生元件長短通道效應的顯著與否,使得通道近似為長方形或梯形,改變 VTH。

## (b) Id 定義

Is為 drain current,會因為 Mos 在不同的 operation region而影響 Is的大小, Is 形成的原因是 Mos 內的 inversion layer chunnel 導通,以 nMos 而言,電子由 source 端 流向 drain 端,使得電流從 drain 端流向 source 端。

## 两元件比较

從跛形圖上可觀察出,波形前段由發于Job 直過小,火約在100 PA~/00 PA之間,稱為 off region ; 波形中段在火約 100 PA ~ 10 UA之間,約呈線性關係,稱為 Subthreshold region ;在圖形 0.4 ~ 0.5 V 開始出現轉折,為 VH 附近,並且在此之後 圖形進入 Strong inversion region,線段不具有線性關係。

在 Ip 的計算方面 , Ip =  $\frac{1}{2}$  Mn Cox  $\frac{W}{L}$  [  $2(V_{GS}-V_{TH})V_{OS}-V_{OS}^2$  ] (at Triode region) =  $\frac{1}{2}$  Mn Cox  $\frac{W}{L}$  [  $V_{GS}-V_{TH}$  ] (saturation region) 此題  $V_{OS}=1.8\,\text{V}$  ,  $V_{GS}=0\sim 1.8\,\text{V}$  ,  $V_{TH}=\frac{M(A}{2}=0.4626(V))$  , 因此當  $V_{GS}-V_{TH}\geq 0$  且  $V_{GS}-V_{TH}<0$  人  $V_{GS}-V_{TH}<0$  是  $V_{GS$ 

又取 Vq = 1.8 V 分别計算 M1A, M1B 所對電壓 > ID M1A = ± x 8.2 | x 10<sup>3</sup> x 3.2 4 x 10<sup>4</sup> x 2.5 x (1.8 - 0.4626) = 0.01322 > 取 log ID M1A = -1.87 x 8; ID M1A = ± x 8.2 | x 10<sup>4</sup> x 4x 5 x (1.8 - 0.4631) ± 0.01340, 取 log M1B = -1.87 29 , 大致符合 ID M1B > ID M1A 在玻形後段的趨勢,若考慮 channel length Modulation > 則將更明顯。此外在 VG < VTH 的玻形,理論 L 卷 Cut off region , 1只圖形中分有數值,判斷為漏電流的產生。

## C) 为州 的代表 思我

 $g_{m/Ip}$  與 overdrive Voltage 有類似的意義,因為  $V_{Od} = \frac{2I_{O}}{g_{m}} = (V_{GS} - V_{TH})$  表達  $V_{GS}$  與  $I_{D}$  之間的換算關係,而  $g_{m/Ip} = \frac{2I_{O}}{2V_{GS}} = \frac{2I_{M}I_{O}}{2V_{GS}}$  亦傳達相同訊息,此外 由於 Intrinsic gain =  $g_{m}$  ·  $V_{O}$  ,  $g_{m/I}$  也同時可理解為,多少  $g_{m/Ip}$  记  $g_{m/Ip}$  也同時可理解為,多少  $g_{m/Ip}$  记  $g_{m/Ip}$  以得到多少  $g_{m/Ip}$  的電路設計上有很好的作用。

## 两元件比较

的 3  $g_{m} = \frac{\partial I_{D}}{\partial V_{45}} = M_{n} Cox \frac{W}{L} \left(V_{45} - V_{TH}\right) = \frac{2I_{D}}{V_{45} - V_{TH}}$  , 因此  $g_{m}/I_{D} = \frac{2I_{D}}{V_{45} - V_{TH}} = \frac{2}{V_{45} - V_{TH}}$  , 我們  $R - \mathbb{E}_{L}$  住在 Saturation region , RV = 0.8 , 分别 代入計算 MIA , M2B 的  $g_{m}/I_{D}$  , M1A:  $g_{m}/I_{D} = \frac{Z}{V_{45} - V_{TH}}$   $= \frac{Z}{(0.8 - 0.4626)} = 5.9653$  。 異然 呈現此 當  $V_{45}$  增加到最後, Win 逐漸3成少的趨勢,但手算結果 MIA > MIB > 卻與模擬結果 MIB > MIA 相反,推測 是因為手算結果利用到小訊號的假設,且忽略許多元件參數,也入(channel length Modulation) 因此與模擬结果不同。

# do gm·r。的意義

gm· Yo 為 Intrinsic gain, 意思為 Mos 能提供最大的 gain,且在無其他負載之下。 尊入小訊號定義,且在 saturation 的條件下,可以將 gm·Yo 寫成 以下算式:

$$g_{m} \cdot \gamma_{o} = \left(\frac{\partial J_{o}}{\partial V_{65}}\right) \cdot \left[\frac{\partial J_{o}}{\partial V_{05}}\right]^{1} = \frac{2 J_{P}}{V_{65} - V_{TH}} \times \frac{1}{\lambda J_{D}} = \frac{2}{\lambda (V_{65} - V_{TH})}$$

由於入假設為定值,故 gm·Yo 將隨 Vas 上升而下降,也與圖中趨勢相符。

## 西元件比较

依照上面所述 gniro=2 > 當 Vas 設為定值比較 MIA 和 MIB 在 Saturation region下的相對關係,可由式中推得, VH值愈小, Smro 也愈小;若VH愈大,则gmro 也愈大,因此 gain (M1A) > gain (M1B)。然而被形圖卻顯示相反的結果。推測由於 算式是基於小訊號模型做出的推導,實際上 hspice 模擬出的元件更加販近真實 情況,造成計算與模擬間的誤差。

e) gm/cg 的足表

 $g_m/c_g$  稱為 transit frequency =  $W_T = 2\pi f_T = \frac{g_m}{G_g + (g_d)} = g_m/c_g$  , 定義為小親號 short circuit 的 current gain of Mos 降為 | 的頻率。


而 WT 的 運算式如下:  $W_T = \frac{3}{2} \underbrace{M(V_{gs} - V_{TH})}_{Z^2} = \frac{3}{2L} \underbrace{\int \frac{2 \, \mu J_o}{C_{ox} \, WL}}_{C_{ox} \, WL}$  (In strong Inversion)

由  $W_T = \frac{3}{2L}\sqrt{\frac{2\mu L_D}{c_{NNL}}}$  可判斷, 當取兩元件都在 saturation region時, 因為 (b) 顯示 兩元件電流 差異 微小,所以 影響  $W_T$  的 因素為 L 的大小, L 愈大,  $W_T$  愈小,  $W_T$  (M1A) >  $W_T$  (M1B) 與 彼形圖相 吻合,且 彼形後段 兩者  $W_T$  的比值 也 趨近 於 L 的 比值 (2倍)。

2.


a)

C ( capacitance ) ( unit : F )



(b)

c (capacitance) (unit:F)




2. (a) 分析圖中玻形,可將線設分為互種區域,分別為 Accumulation、
Repletion、 Strong inversion。其中 Accumulation 的形成是當 Vsq > VFB > 0
時(VFB為 Flat Band Veltage),由於 gate 端 強加正電精吸引几-substrate 中的電子。使得電荷在流通前逐漸累積,電客值隨著逐漸上升,直到
n-substrate 的電子被慢慢吸附,最後剩下電子電洞相互抵消的空乏區留在 gate 與 背板中間,稱為 Depletion,電客值持續下降至低點; 置 gate 持續 箍子負電壓,使得 Vsq < Vfm < 0, 電子電洞便會分離,形成inversion layer,電洞從 n-substrate 中分離,電客值再度上升。

此較圖中的兩種規格 PMOS 的玻形,可知雨者 m.W. 的值相同,在電客的趨勢上亦相同。


(b) PMOS 3 的規格, W的值 < PMOS 1 & Z W的值, 且上值 > PMOS 1 & Z 的值, 但是若將 W·上考慮成是 Mos Capacitor 的電板面積, 其來 積卻又和 PMOS 1 & Z 一致,推測 這是 PMOS 1, 2, 3 的 Accumulation 和 strong Inversion 的電客值接近的原因。 另外在 depletion 區間, PMOS 3 的電客值水於 PMOS 1 & Z ,推測是由於 Y 的 比值 5 Mm < 5x10 mm , 才 选成 depletion 的電客差異。

#### 3.


#### Vout (Volt)



W (width) (um)



#### Vout (Volt)




## (a) 從暖形圖中可看出當W=3.15U, Vm=Vout · Vep=0.9

	SS	SF	TT	FS	FF
-4°C	3.65 U	0.89 u	3.51 U	2.55 U	3.44 U
25°C	3.11 W	0.76 u	3.15 U	2.27 U	3. 0450
125°C	2,56 U	0.63 U	2.68 U	1,96 U	2.6.5 U

hspice 所模擬出的5-unar Model: SS、SF、TT. FS, FF, 代表 Mos 的 process corner,西個英文字母前者代表 NMOS,後者代表 PMOS;而字母 下意思為 Typical 表示驅動 Mos 的電流是一個平均值, F的意思為 Fast , 指驅動電流是 Mos 的最大值 , S的意思则是 SLOW, 即 MOS 的馬動電流為最小值, 從電子的流動下作解釋的 話, 也可以解釋為 Carriex Mobility 的 快慢。

而觀察波形圖所得到的表格數值,5種 type 的共通點為 溫度愈低,則要達到 Vout = 0.9 (V) 所需的 Width 愈大,此效應並不令人訝異因為不論主要是以 drift current 或是 diffusion current , 都免 溫度限制 , 溫度愈低, 電子的从 (Mobility)愈小,且 D ( Diffusion constant ) 也愈小,造成要達到低,電子的从 (Mobility)愈小,且 D ( Diffusion constant ) 也愈小,造成要達到 與更高溫相同的電流,以產生相同 跨壓所需的 channel Width 擴大。

此外,比較不同type間的表格數值,並不顯示 FF or SS type 上京最大值或最小值的 width,此5種type在各種參數下的模擬 結果不盡相同,實際上哪種type的表現符合需求,仍需要從.lis 檔中詳細評估。



region AB: @由於 NMOS為 Toput端,在 Vm < B點時,因為 NMOS Vas < ViH 故 NMOS為 cut-off.

D Vout 之前, pMos 的 Vp + Vop ⇒ Vps = Vp-Vs = 0 < (Vsq = Vs-Vq)
又 Vsq > VtH , 因此 pMos 為 Linear 。

region BC: ② Vas > VTH,且 Vos = Vout > Ves , NMOS 為 Saturation .

@ Vos = Vout - Vop < 0 , VsG = Vop > Vos , PMOS & Linear.

region CD: 0 Vas > VTH B (Vos = Vout - Vs ) < Vas > NMOS & Linear.

® Vos = Vout - Voo < 0 , Vsg > VTH 且 Vsg < Vsd + VTH 為 saturation

region DE: @ Vas-VTH > Vout - Vs > NMos to Linear

® Vsd + VTH > Vsq → PMOS & Saturation

```
Code
*HW1_1
.prot
.lib'cic018.l'TT
.unprot
.option
+post
+captab
+ABSTOL=1e-7 ACCURATE=1
* Power Source
Vdd1 vd1 gnd 1.8
VG1 vg1 gnd 0
Vdd2 vd2 gnd 1.
VG2 vg2 gnd 0
* Circuit Topoliogy *
M1A vd1 vg1 gnd gnd n_18 w=5u l=0.18u m=2
M1B vd2 vg2 gnd gnd n_18 w=5u l=0.36u m=4
* Analysis Statement *
OP.
.DC VG1 0 1.8 0.01
.DC VG2 0 1.8 0.01
* Output Control *
.probe Vth1 = LV9(M1A)
.probe ID1 = par('log(LX4(M1A))')
.probe PE1 = par('LX7(M1A)/LX4(M1A)')
.probe IG1 = par('LX7(M1A)/LX8(M1A)')
.probe SP1 = par('LX7(M1A)/LX18(M1A)')
```

```
.probe Vth2 = LV9(M1B)
.probe ID2 = par('log(LX4(M1B))')
.probe PE2 = par('LX7(M1B)/LX4(M1B)')
.probe IG2 = par('LX7(M1B)/LX8(M1B)')
.probe SP2 = par('LX7(M1B)/LX18(M1B)')
.end
*HW1_2
.prot
.lib'cic018.l'TT
.unprot
.option
+post
+captab
+ABSTOL=1e-7 ACCURATE=1
.param VSG1 = 0
.param VSG2 = 0
.param VSG3 = 0
* Power Source *
VDD1 vdd1 gnd 1.8
VG1 vg1 gnd '1.8-VSG1'
VDD2 vdd2 gnd 1.8
VG2 vg2 gnd '1.8-VSG2'
VDD3 vdd3 gnd 1.8
VG3 vg3 gnd '1.8-VSG3'
* Circuit Topology *
M1 vdd1 vg1 vdd1 vdd1 p_18 w=10u l=0.5u m=5
```

M2 vdd2 vg2 vdd2 vdd2 p 18 w=50u l=0.5u m=1

M3 vdd3 vg3 vdd3 vdd3 p\_18 w=5u l=5u m=1

```
* Analysis Statement *
.OP
.DC VSG1 -1.8 1.8 0.01
.DC VSG2 -1.8 1.8 0.01
.DC VSG3 -1.8 1.8 0.01
* Output Control *
.probe DC ctot1 = par('LX18(M1)')
.probe DC ctot2 = par('LX18(M2)')
.probe DC ctot3 = par('LX18(M3)')
.end
*HW1_3*
.prot
.lib'cic018.l'TT
.unprot
.TEMP 25
.option
+post
+captab
+ABSTOL=1e-7 ACCURATE=1
.param width = 1u
* Power Source *
VDD vdd gnd 1.8
VDC vin gnd 0.9
* Circuit Topoliogy *
MP vout vin vdd vdd p_18 w='width' l=0.18u m=1
```

# MN vout vin gnd gnd n\_18 w=1u l=0.18u m=1 C1 vout gnd 0.3p

- \* Analysis Statement \*
- .OP
- .DC width 0.25u 10u 0.01u
- \* Output Control \*
- .probe Vout = LX3(MN)
- .ALTER
- .TEMP -40
- .ALTER
- .TEMP 125
- .ALTER
- .lib'cic018.l'FF
- .ALTER
- **.TEMP 25**
- .ALTER
- .TEMP -40
- .ALTER
- .lib'cic018.l'SF
- .ALTER
- **.TEMP 25**
- .ALTER
- .TEMP 125
- .ALTER
- .lib'cic018.l'SS
- .ALTER
- .TEMP 25
- .ALTER
- .TEMP -40

.ALTER

.lib'cic018.l'FS

.ALTER

.TEMP 25

.ALTER

.TEMP 125

.end