

[SoC Lab] Lab3

tags: SoC Lab, SOC Design

Student ID	Name
311551095	林聖博

附上此篇Hackmd Link : <https://hackmd.io/@Sheng08/BkA-NLfzT>

- [SoC Lab] Lab3
 - Lab 3
 - Overview
 - Block diagram
 - Finite State Machine
 - Operation
 - AXI-Lite control
 - AXI-Stream control
 - BRAM (in calculation)
 - How ap_done is generated
 - Resource usage
 - LUT & FF
 - BRAM
 - Register
 - DSP
 - Timing Report
 - Max Delay Path
 - Simulation
 - Github link
 - 補充

Lab 3

- https://github.com/bol-edu/caravel-soc_fpga-lab/tree/main/lab-fir

Configuration Register Address map

Address

0x00 – [0] - ap_start (r/w)

set when ap_start signal assert

reset, when start data transfer, i.e. 1st axi-stream data come in

[1] – ap_done (ro) -> when FIR process all the dataset, i.e. receive tlast, and last Y is generated and transferred

[2] – ap_idle (ro) -> indicate FIR is actively processing data

0x10-14 - data-length

0x20-FF – Tap parameters, (e.g., 0x20-24 Tap0, in sequence ...)

Overview

本次 Lab3 主要設計一個 11-tap 的 FIR 濾波器，並 host 與 testbench 需透過 AXI interface (AXI-LITE 與 AXI-Stream)溝通。其中，AXI-LITE 負責處理配置(configuration)的指令，如：開始(ap_start)或讀取配置狀態(ap_done, ap_idle)；而 AXI-Stream 主要是負責資料的傳輸，如：將輸入值x[t]送至 FIR，並在完成計算後得到輸出。


此 Design 可以大致分為配置和資料處理兩大部分。

- 配置(Configuration): 主要是透過 AXI-LITE 來設定濾波器的參數
- 資料處理(FIR Dataflow): 則是透過 AXI-Stream 來進行資料傳輸和計算


本次要求 FIR 中存取兩個 BRAM module，分別為 Tap_ram 和 Data_ram。前者用於儲存 filter 的參數，後者則用於儲存了計算所需的前幾次的輸入值。

而整個系統運作時，首先將進行配置階段，即設定 filter 相關參數並儲存在 Tap_ram 中。當配置完成後，接著設定 ap_start 啟動計算階段，處理來自 Host 的輸入資料並產生相對應的 FIR 輸出。

Block diagram



Finite State Machine



Operation


AXI-Lite control

• Read/write configuration

- 在 testbench 開始輸入 coefficients 之前，會檢查只有在 FIR engine 處於 idle 狀態(`ap_idle == 1`)時，Write channel 才會啟用
 - 當 FIR 接收到所有 coefficients 後，testbench 會開始讀取系數coefficients
 - 如果所有 coefficients 都是正確的，那麼 testbench 寫入 `ap_start` 為 1，然後 FIR 開始計算
- `ap_start` 由 testbench 設定，並由 FIR reset
- 當同時接收 read 與 write 請求時，為避免 **resource competition**，則優先 read channel


• AXI4-Lite Read

- 若 `address == 0`，FIR 立即輸出 `{ap_idle, ap_done, ap_start}`
- 若 `address == 1`，FIR 立即輸出 `data_length`
- 若為其他 address，表示 testbench 要讀取 coefficients，則從 `tap_ram` 讀取對應 coefficients 並輸出
 - Reading 過程需 3 個 **cycles**，其中 1 個 **cycle** 向 `tap_ram` 請求資料，另 1 個 **cycle** 用於 `tap_bram` 的讀取，而最後 1 個 **cycle** 用於輸出資料
 - Note: Reading 過程可 pipeline，因此 `arready` 只會在 1 個 **cycle** 內拉低為 0



• AXI4-Lite Write


- 若 `address == 0`，FIR 將立即改變 `ap_idle, ap_done, ap_start` 的狀態
- 若 `address == 1`，FIR 將立即改變 `data_length` 的值
- 若為其他 address，即輸入的 coefficients，則將資料寫入到 `tap_ram` 中



AXI-Stream control

• AXI4-Stream Read

- 當 FIR 需要資料時，將 `ss_tready` 設為 1 於一個 cycle




• AXI4-Stream Write

- 當 FIR 完成計算，同一時間將 `sm_tvalid` 設為 1 於一個 cycle 並設定 `sm_tdata` 為輸出(答案)



BRAM (in calculation)

1. **初始化**：在任何計算開始前，在 **tap_ram** 中將除了 address 0x00 的所有 address 都寫為 0。其因為前 n 個答案只使用前 n 個資料進行計算。
2. **資料存放**：從 AXI-Stream 輸入的資料會依序儲存在 **data_ram** 中。當 **data_ram** 滿時，替換最舊的資料。
 - 第 i 個資料會儲存在 **data_ram** 的 $i \% 12$ address
3. **資料的計算**：
 - 由於只有一個乘法器，所以每對資料在 1 個 cycle 內相乘。然後，將 product 結果加到一個 sum 的 register 中
 - 從 **data_ram** 讀取的第一筆資料位址為 0，之後，位址會按遞減順序讀取
 - 從 **tap_ram** 讀取的第一筆資料位址為 0，之後，位址會按遞增順序讀取
 - 經過 11 個計算 cycle 後，sum 將被輸出到 **sm_tdata**，並同時將 **sm_tvalid** 設為 1 於一個 cycle




How ap_done is generated

- 當 FIR 接收到帶有高位 **ss_tlast** 的 stream data 時，FIR 將計算這最後一筆資料，並在計算完成後，將 **ap_done** 設為 1。
- 在最後一筆資料成功傳送到 testbench 後，FIR 將會將 **ap_idle** 設為 1。

Resource usage

LUT & FF



Name	Constraints	Status	WNS	TNS	WHS	THS	WBSS	TPWS	Total Power	Failed Routes	Methodology	RQA Score	QoR Suggestions	LUT	FF	BRAM	URAM	DSP	Start	Elapsed	Run Strategy
▼ synth_1	constrs_1	synth_design Complete!												254	260	0	0	3	10/22/23, 11:12 AM	00:00:43	Vivado Synthesi

BRAM

65 2. Memory

66 -----

67

68

69

70

71

72

73

74

75

Site Type	Used	Fixed	Prohibited	Available	Util1%
Block RAM Tile	0	0	0	140	0.00
RAMB36/FIFO*	0	0	0	140	0.00
RAMB18	0	0	0	280	0.00

* Note: Each Block RAM Tile only has one FIFO logic available and therefore can accommodate only one FIFO36E1 or one FIFO18E1. However, if a FIFO18E1 occupies a Block RAM Tile, that tile can still accommodate a RAMB18E1

Register

46 1.1 Summary of Registers by Type

47 -----

48

49

50

51

52

53

54

55

56

57

58

59

60

61

62

Total	Clock Enable	Synchronous	Asynchronous
0	-	-	-
0	-	-	Set
0	-	-	Reset
0	-	Set	-
0	-	Reset	-
0	Yes	-	-
1	Yes	-	Set
259	Yes	-	Reset
0	Yes	Set	-
0	Yes	Reset	-

```

78  3. DSP
79  -----
80
81  +-----+-----+-----+-----+-----+
82  |   Site Type   | Used | Fixed | Prohibited | Available | Util% |
83  +-----+-----+-----+-----+-----+
84  | DSPs          | 3    | 0     | 0          | 220       | 1.36  |
85  | DSP48E1 only  | 3    |       |            |           |       |
86  +-----+-----+-----+-----+-----+

```

合成設定 cycle time 為 15 ns，timing report 如下:

Max Delay Path

```

537 Max Delay Paths
538 -----
539 Slack (MET) : 1.767ns (required time - arrival time)
540   Source: tap_A_r_reg[5]/c
541           (rising edge-triggered cell FDCE clocked by axis_clk {rise@0.000ns fall@7.500ns period=15.000ns})
542   Destination: sum_r_reg[31]/D
543           (rising edge-triggered cell FDCE clocked by axis_clk {rise@0.000ns fall@7.500ns period=15.000ns})
544   Path Group: axis_clk
545   Path Type: Setup (Max at Slow Process Corner)
546   Requirement: 15.000ns (axis_clk rise@15.000ns - axis_clk rise@0.000ns)
547   Data Path Delay: 13.096ns (logic 8.684ns (66.308%) route 4.412ns (33.692%))
548   Logic Levels: 12 (CARRY4=5 DSP48E1=2 LUT2=3 LUT3=1 LUT6=1)
549   Clock Path Skew: -0.145ns (DCD - SCD + CPR)
550       Destination Clock Delay (DCD): 2.128ns = ( 17.128 - 15.000 )
551       Source Clock Delay (SCD): 2.456ns
552       Clock Pessimism Removal (CPR): 0.184ns
553   Clock Uncertainty: 0.035ns ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
554       Total System Jitter (TSJ): 0.071ns
555       Total Input Jitter (TIJ): 0.000ns
556       Discrete Jitter (DJ): 0.000ns
557       Phase Error (PE): 0.000ns

```


559	Location	Delay type	Incr(ns)	Path(ns)	Netlist Resource(s)
560					
561		(clock axis_clk rise edge)			
562			0.000	0.000	r
563			0.000	0.000	r axis_clk (IN)
564		net (fo=0)	0.000	0.000	axis_clk
565					r axis_clk_IBUF_inst/I
566		IBUF (Prop_ibuf_I_0)	0.972	0.972	r axis_clk_IBUF_inst/O
567		net (fo=1, unplaced)	0.800	1.771	axis_clk_IBUF
568					r axis_clk_IBUF_BUFInst/I
569		BUFInst (Prop_bufInst_I_0)	0.101	1.872	r axis_clk_IBUF_BUFInst/O
570		net (fo=260, unplaced)	0.584	2.456	axis_clk_IBUF_BUFInst
571		FDCE			r tap_A_r_reg[5]/C
572					

572					
573		FDCE (Prop_fdce_C_Q)	0.478	2.934	r tap_A_r_reg[5]/Q
574		net (fo=5, unplaced)	0.993	3.927	tap_A_OBUF[5]
575					r sum_w1_i_18/I0
576		LUT6 (Prop_lut6_I0_0)	0.295	4.222	r sum_w1_i_18/O
577		net (fo=32, unplaced)	0.520	4.742	sum_w1_i_18_n_0
578					r sum_w1_i_1/I1
579		LUT3 (Prop_lut3_I1_0)	0.124	4.866	r sum_w1_i_1/O
580		net (fo=2, unplaced)	0.800	5.666	sum_w1_i_1_n_0
581					r sum_w1_0/B[16]
582		DSP48E1 (Prop_dsp48e1_B[16]_PCOUT[47])			
583			3.851	9.517	r sum_w1_0/PCOUT[47]
584		net (fo=1, unplaced)	0.055	9.572	sum_w1_0_n_106
585					r sum_w1_1/PCIN[47]
586		DSP48E1 (Prop_dsp48e1_PCIN[47]_P[0])			
587			1.518	11.090	r sum_w1_1/P[0]
588		net (fo=2, unplaced)	0.800	11.890	sum_w1_1_n_105
589					r sum_r[19]_i_10/I0
590		LUT2 (Prop_lut2_I0_0)	0.124	12.014	r sum_r[19]_i_10/O
591		net (fo=1, unplaced)	0.000	12.014	sum_r[19]_i_10_n_0
592					r sum_r_reg[19]_i_7/S[1]
593		CARRY4 (Prop_carry4_S[1]_CO[3])			
594			0.533	12.547	r sum_r_reg[19]_i_7/CO[3]
595		net (fo=1, unplaced)	0.009	12.556	sum_r_reg[19]_i_7_n_0
596					r sum_r_reg[23]_i_7/CI
597		CARRY4 (Prop_carry4_CI_CO[3])			
598			0.117	12.673	r sum_r_reg[23]_i_7/CO[3]
599		net (fo=1, unplaced)	0.000	12.673	sum_r_reg[23]_i_7_n_0
600					r sum_r_reg[27]_i_7/CI
601		CARRY4 (Prop_carry4_CI_O[3])			
602			0.331	13.004	r sum_r_reg[27]_i_7/O[3]
603		net (fo=1, unplaced)	0.618	13.622	sum_r_reg[27]_i_7_n_4
604					r sum_r[27]_i_3/I1
605		LUT2 (Prop_lut2_I1_0)	0.307	13.929	r sum_r[27]_i_3/O
606		net (fo=1, unplaced)	0.000	13.929	sum_r[27]_i_3_n_0
607					r sum_r_reg[27]_i_2/S[3]
608		CARRY4 (Prop_carry4_S[3]_CO[3])			
609			0.376	14.305	r sum_r_reg[27]_i_2/CO[3]
610		net (fo=1, unplaced)	0.000	14.305	sum_r_reg[27]_i_2_n_0
611					r sum_r_reg[31]_i_3/CI
612		CARRY4 (Prop_carry4_CI_O[3])			
613			0.331	14.636	r sum_r_reg[31]_i_3/O[3]
614		net (fo=1, unplaced)	0.618	15.254	sum_r_reg[31]_i_3_n_4
615					r sum_r[31]_i_2/I0
616		LUT2 (Prop_lut2_I0_0)	0.299	15.553	r sum_r[31]_i_2/O
617		net (fo=1, unplaced)	0.000	15.553	sum_w[31]
618		FDCE			r sum_r_reg[31]/D
619					


Simulation

Timing diagram for the 'awready' signal. The signal transitions from 0 to 1 at approximately 140,000 ns and remains high until the end of the simulation at 1,300,000 ns. The signal is labeled 'awready' in the legend.

At the end:



RAM access control:



Github link

- <https://github.com/Sheng08/SoC-Lab-FIR>



補充

由於對於 Lab3 實作不熟悉與花許多時間理解與學習，並與同組學弟討論，因此敘述報告敘述內容有部分相似。敬請見諒