实验报告lab01

姓名 林凡琪

学号 211240042

班级 匡亚明学院

邮箱 211240042@smail.nju.edu.cn

实验时间 2022/09/25

实验目的

实现一个2位4选1的选择器,完成设计,进行功能仿真,并下载到开发板上验证电路性能。

实验原理


四选一多路选择器,即从输入的四个数据中选择其中一个。通过定义两位变量,产生 四种状态,分别对应四个数据其中之一的输出。

逻辑表达式:

 $Y = A\overline{S0S1} + B\overline{S0}S1 + CS0\overline{S1} + DS0S1Y = AS0S1 + BS0S1 + CS0S1 + DS0S1$

表 1-6 4 选 1 多路选择器真值表

X	S0	S1	Y
a	0	0	a
b	0	1	ь
c	1	0	c
d	1	1	d



原理图

实验环境/器材


Verilog 2022.1

Windows 10


程序代码或流程图

```
Package × Device × lab01.v × lab01_test.v × nexysa7.xdc ×
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ×
         H:/DigitalLab/lab01/lab01.srcs/sources_1/new/lab01.v
         Q_{i} \mid \exists i \mid A_{i} 
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               Φ
       23 🖨 module lab01(
                                                             input [1:0] X0,
input [1:0] X1,
  24 | 25 |
                                                          input [1:0] X2,
input [1:0] X3,
input [1:0] X3,
input [1:0] Y,
output reg [1:0] F
);
       28
       29
       30
    32 / //add your code here
33 🖯 always @ (*)
  34 👨
                                                                                                       begin
                                                                                    begin
    case (Y)
2'b00: F = X0;
2'b01: F = X1;
2'b10: F = X2;
2'b11: F = X3;
default: F = 2'bx;
       35 🖨
    36 |
37 |
38 |
       40
    41 \stackrel{\frown}{\ominus}
42 \stackrel{\frown}{\ominus}
43 \stackrel{\dagger}{:}
                                                                                                   endcase
end
       44 🖒 endmodule
```


```
Package x Device x lab01.v x lab01_test.v * x nexysa7.xdc x
                                                                                                                                         ? 🗆 🖸
H:/DigitalLab/lab01/lab01.srcs/sim_1/new/lab01_test.v
Ф
18 // Additional Comments:
                                                                                                                                             \wedge
19
    // input [1:0] XO,
21
22 `timescale 10 ns / 1ps
23 module lab01_test(
24
25
      reg [1:0] X0;
reg [1:0] X1;
26
      reg [1:0] X2;
29
       reg [1:0] X3;
30
       reg [1:0] Y;
31
       wire F:
32
33 🖨
       . XO(XO),
34
              . X1 (X1).
35
36
           . X2 (X2),
. X3 (X3),
. Y (Y));
37
38 🖒
      initial begin
39 🖨
        X0 = 2'b00; X1 = 2'b01; X2 = 2'b10; X3 = 2'b11; Y = 2'b00; #10;
40
41
42
          // Y = 2'b00; #10;
         Y = 2' b00; #10;
Y = 2' b10; #10;
Y = 2' b11; #10;
43
44
45
          $display("Running testbench");
46  endmodule
           end
```




实验步骤/过程




模拟图像




完成设计综合





启动综合后




原理图







生成二进制流文件




成功生成二进制文件

测试方法

连接硬件进行验证

测试信号:固定X0,X1,X2和X3,变换Y的值{0,1,2,3}

实验结果



仿真模拟图像

其他结果可见"实验步骤/过程"的记录

实验中遇到的问题及解决办法

- 1. 仿真测试时遇到报错"port cannot be permitted" test文件里i1部分的名字没用和.v文件的同名
- implementing失败
 因为constains文件修改错误,不知道一个接口只能连接一位
- 3. 没仔细阅读实验讲义,没有用case语句完成设计 重新设计

实验得到的启示

认真读讲义,不要压ddl

意见和建议

请问能不能给出实验报告样板呢?目前写得很没有头绪qwq