I<sup>2</sup>Cバス 仕 様 書 バージョン 2.1 2000年 1月

# 目 次

1	序文	. 1
	1.1 パージョン1.0 - 1992年	
	1.2 バージョン2.0-1998年	
	1.3 フィリップのI <sup>2</sup> Cバス・デバイスの購入	. 1
2	I <sup>2</sup> Cバスの設計および装置製造上の利点	. 2
	2.1 システム設計を行なう上での利点	
	2.2 装置製造を行なう上での利点	. 4
3	I <sup>2</sup> Cバス仕様の概略	. 4
4	I <sup>2</sup> Cバスの概念	. 4
_	一般的な特徴	_
5	一般的な特徴	. 6
_	ビット転送	
ь	6.1 データの有効性	
	6.2 『START』条件と『STOP』条件	
	0.2 SIANI BARIT C SIVE BARIT	
7	データ転送	8
•	7.1 パイトのフォーマット	
	7.2 アクノリッジ	
8	アーピトレーションとクロック生成	
	8.1 同期	
	8.2 アービトレーション	10
	8.3 グロック同期メカニスムを利用したハンドジェーク(協調手順)	11
9	7ビット・アドレスのフォーマット	11
10	7ビット・アドレス指定	
	10.1 第一パイト内の各ビットの定義	13
	10.1.1 ゼネラル・コール・アドレス	
	10.1.2 『START』バイト	
	10.1.3 CBUSとの互換性	16
11	I <sup>2</sup> Cバス仕様の拡張	17
12	ファースト・モード	17
	Hsモード	
13		
	13.1 高速転送	
	13.2 RSモードにおけるシリアル・ナーラ #AGC ノオーマッド	
	13.4 低速モードにおけるHsモード・デバイス	
	13.5 1つのシリアル・バス・システム上の混在スピードモード	
	13.5.1 混在スピード・バス・システムにおけるF/Sモード転送	
	13.5.2 混在スピード・バス・システムにおけるHsモード転送	23
	13.5.3 混在システムにおけるブリッジに対するタイミング要求	
14	10ビット・アドレス指定	
	14.2 10ビット・アドレスのフォーマット	20
15	I/Oステージおよびバス・ラインの電気的仕様およびタイミング	28
	15.1 標準およびファースト・モード・デバイス	28
	15.2 Hsモード・デバイス	32
40	I <sup>2</sup> Cバス・デバイスとバス・ライン間の電気的接続	25
10	16.1. 標準モード1ºCバス・デバイスの抵抗RpとRsの最大値および最小値	
	10.1 信牛モード1つハス・ナハイスの塩が水PCRSの取入値のより取小値	31
17	アプリケーション情報	
	17.1 ファースト・モードI <sup>2</sup> Cバス・デバイスの出力段のスロープ制御	39
	17.2 ファースト・モードI <sup>2</sup> Cバス・デバイスのスイッチ付きプルアップ回路	
	17.3 パス・ラインの配線パターン	40
	17.4 ファースト・モードI <sup>2</sup> Cバス・デバイスの抵抗RpおよびRsの最大値と最小値	
	ᇫᇬᇎᇻᇎᇎᆘᇌᇬᆙᄀᇎᅷᆙᄼᇐᇭᄺᅷᇚᇎᄡᇃᅘᇟᇭᄝᅩᄷᇈᄝᆢᄷ	40
	17.5 HsモードI <sup>2</sup> Cバス・デバイスの抵抗RpおよびRsの最大値と最小値	40
1Ω	·	
18	F/Sモード12Cパス・システム用の双方向レベル・シフタ	40
18	F/SモードI2Cパス・システム用の双方向レベル・シフタ	40 41
	F/Sモード12Cパス・システム用の双方向レベル・シフタ	40 41 42

## 1 序文

#### 1.1 **バージョン**1.0 - 1992年

1992年 1℃バス仕様のバージョンには次のような改定が行なわれています。

- ソフトウエアによるスレーブ・アドレスのプログラミングが省略されました。この機能の実現はやや複雑であり、これまでに使用されたことがありません。
- ・"低速モード"が省略されました。実際には、このモードはトータル I<sup>2</sup>C仕様の一部であり、明確に定義される必要はありません。
- "ファースト・モード"が追加されました。これにより、ビット・レートが 4倍の400kbit/sまで増加しました。高速デバイスは低速デバイ スとダウン・コンパチです、つまり、これを0~100kbit/sの1℃バ ス・システムに使用することもできます。
- ・10ビット・アドレス指定が追加されました。これにより、1024のスレーブ・アドレスが付加されました。
- ・ EMC( 電磁干渉 )性能を改善するために、ファースト・モード・デバイスに対するスロープ・コントロールと入力フィルタが定義されました。

注: 100kbit/s I<sup>2</sup>Cバス・システムおよび100kbit/sデバイスのいずれの変更もありません。

#### 1.2 **バージョン**2.0-1998年

I<sup>2</sup>Cバスはデファクトのワールド・スタンダードになっており、現在、1000個以上の異なったICに応用され、50社以上の会社でライセンスされています。しかしながら、今日の多くのアプリケーションにおいては、より高速のバス・スピードおよびより低い動作電圧が要求されています。I<sup>2</sup>Cバス仕様の改定を行ない、これらの要求を満足させました。このバージョンでは次のような変更を行いました。

- ・ハイ・スピード・モード(Hsモード)が追加されました。これにより、 ビット・レートが3.4Mbit/sまで増加しました。0~3.4Mbit/sの ビット・レートで、一つの1<sup>2</sup>Cバス・システム上で、ファースト・モード および標準モードと組み合わせ、Hsモード・デバイスを使用する ことができるようになりました。
- ・2V以下の電源電圧において必要なノイズ・マージン(雑音余裕度)を得るために、デバイスの出力レベルを低くし、さらに、ヒステリシス特性を付加しました。
- ・ファースト・モード・デバイスの出力段に要求される0.6V(6mAに て)の条件が省略されました。
- ・新しいデバイスに対する固定入力レベルはバス電圧に依存するレベルに置き換わりました。
- 双方向性レベル・シフターのアプリケーション情報が付加されました。

#### 1.3 フィリップのI<sup>2</sup>Cパス・デバイスの購入



フィリップス製 I 2 バス・コンポーネントを購入した場合、フィリップスの持つ I 2 特許権の下、 I 2 バス・システム内でこれらのコンポーネントを仕様するためのライセンスが与えられます。ただしそのバス・システムが、フィリップスの規定する I 2 仕様に準拠している場合に限ります。

#### 2 120パスの設計および装置製造上の利点

家庭用機器、通信機器および産業用機器では、一見無関係に見える設計の中に多くの類似点がしばしば見受けられます。例えば、ほとんどの場合、どのようなシステムにも下記の回路が含まれています。

- ・情報制御処理回路。通常はシングルチップのマイクロコントローラ。
- ・LCDドライバ、リモートI/Oポート、RAM、 EEPROMあるいはデータ・コンバータのような汎用回路。
- ・ラジオやビデオ・システム用のディジタル・チューニング回路や 信号処理回路または、トーン・ダイヤル機能を持つ電話機用の DTMF生成回路のような用途別専用回路。

フィリップスは、これらの類似点をシステム設計や装置製造に対して有利に活かすことができるように、また、ハードウエアの効率を最大限に引き上げ、回路の簡素化を図るために、IC間相互のコントロールを効率よく行なうことを目的とした、2本のワイヤーからなる簡単な構造の双方向性バスを開発しました。このバスは、IC間相互バス(I<sup>2</sup>Cバス)と呼ばれています。現在、フィリップスのIC製品群は、150種類以上のCMOSおよびバイポーラのI<sup>2</sup>Cバス対応デバイスを用意しており、上記3種類の用途の全てに使用されています。全てのI<sup>2</sup>Cバス対応デバイスはオンチップ・インターフェースを持っており、これによってI<sup>2</sup>Cバスを介して直接他のデバイスとの相互通信を行なうことができます。このような設計思想のおかげで、これまでディジタル・コントロール回路を設計する上で生じていた多くの問題が解決されるようになりました。

I2Cバスの特徴をいくつか以下に挙げます。

- ・シリアル・データ・ライン(SDA) とシリアル・クロック・ライン(SCL)の 2本のバス・ラインのみで構成。
- ・バスに接続されている各デバイスはそれぞれ固有のアドレスを 持ち、それをもと にソフトウェアによる各デバイスのアドレス指 定が可能。また、デバイス間には、マスターとスレーブという簡単 な関係が常に成立。マスターはマスター・トランスミックまたはマス ター・レシーバとして機能。
- ・万一、複数のマスターが同時にデータ転送を開始しようとした場合でも、データ破壊を防ぐために衝突検出機能およびアービトレーションを備えた本格的なマルチ・マスター・バス。
- ・8 ビットの双方向シリアル・データ転送を標準モードでは最高 100kbit/s、ファースト・モードでは400kbit/s、ハイスピード(Hs) モードでは3.4Mbit/sで行なうことが可能。
- ・オンチップ・フィルタによりバス上のスパイクを防ぎ、データの信頼性を維持
- バスの静電容量が400pF以下であれば、1つのバス上にICをいくつでも接続することが可能。

図1にI2Cバスの2つの応用例を示します。


#### 2.1 システム設計を行なう上での利点

I<sup>2</sup>Cバス対応ICを利用することで、機能ブロック図から直接プロトタイプへシステム設計をすぐに発展させることができます。さらに、外部インターフェースを必要とせずにこれらのICを直接I<sup>2</sup>Cバスに接続、または、バスから取り除くことによって、プロトタイプ・システムの設計変更や改善を簡単に行なうことができます。特に、システム設計者にとって有利なI<sup>2</sup>Cバス対応ICの特徴のINCつかを以下に紹介します。

- ・プロック図上の機能ブロックが実際のICと対応しているため、ブロック図から最終的な配線図への移行を短時間で行なうことが可能
- ・1℃バス接続用のインターフェースがすでにチップ上に組み込まれているため、バス・インターフェースの設計が不要。
- ・アドレス指定およびデータ転送手順が提供されているため、ソフトウエアによるシステムの定義が可能。
- 多くの場合、同じタイプのICを多くの異なった用途に利用することが可能。
- ・設計者が、多用されているI<sup>2</sup>Cバス対応ICに代表される機能プロックにすぐに馴染むことができるため、設計時間の短縮が可能。
- バス上の他の回路に一切影響を与えることなく、システム内での ICの追加または除去が可能。
- ・ 故障診断およびデバックを容易に行なうことができるため、不良 個所の究明が簡単。
- よく使用するプログラム・モジュールを集めたライブラリを作って おくことで、ソフトウエア開発に必要な時間を短縮することが可 能

さらに、I<sup>2</sup>Cバス対応デバイス・シリーズの一つであるCMOS ICは、上記のような特徴に加えて下記のように、特に、ポータブル機器やバッテリ・バックアップのシステムを設計する上で有利な特徴を備えています。

- ・消費電力が非常に低い。
- 対ノイズ性が高い。
- ・電源電圧範囲が広い。
- ・動作温度範囲が広い。



#### 12Cバス什様書

#### 2.2 装置製造を行なう上での利点

I<sup>2</sup>Cバス対応ICは、システム設計を行なう上で便利なだけではなく 装置設計においても以下のような理由により、多くの便宜を提供し ています。

- ・2本のワイヤーによって構成されるシリアルI<sup>2</sup>Cバスは、構造が簡単なため内部接続を最小限に抑えることが可能。従って、ピン数や基盤上の配線数も少なくてすみ、その結果、低コストの基盤作成が可能。
- ・ 1<sup>2</sup>Cバス・プロトコル(通信手順)が組み込まれているため、アドレス・デコーダやその他の"バス接続用論理回路"が不要。
- ・1℃バスはマルチ・マスター・バスであるため、アセンブリ・ライン・コンピュータとの外部接続を介してエンド・ユーザー装置のテストや調整を簡単に実施することが可能。
- ・SC(スモール・アウトライン) VSC(ベリイ・スモール・アウトライン)およびDIL(デュアル・イン・ライン)のデバイス内で12Cバス対応ICを利用することができるため、より一層の小型化が可能。

以上は、I<sup>2</sup>Cバスの優れた特徴の一部にすぎません。さらに、I<sup>2</sup>Cバス対応ICを利用することにより、装置設計の自由な変更や最新の設計基準に合わせるためのシステム・グレードアップを簡単に行なうことができるので、より柔軟なシステム設計が可能になります。このことにより、1つの基本的なモデルを元にしてシリーズの全モデルの開発を行なうことができます。従って、新型モデルへのアップグレードや機能拡張、メモリー拡張、リモート・コントロールなど)は、必要なICをバスに追加するだけで簡単に行なうことができます。より大容量のメモリー(ROM)が必要になった場合には、フィリップスの幅広いデバイス群から必要サイズのROMを搭載したマイクロコントローラを選択するだけですみます。新型のICは古いものに比べて機能的に優れているため、単に、旧型のICをバスから取り除いて、新型ICと交換するだけで、装置に新しい機能を加えたり、装置の性能向上を図ることが簡単に行なえます。

#### 3 120パス仕様の概略

シングル・チップ・マイクロコントローラを必要とするような8ビット・アプリケーションにおいて、次のような一定の設計基準を確立することができます。

- 一般的に完全なシステムは、少なくとも一つのマイクロコントローラとメモリーや入出力エクスパンダなどの他の周辺デバイスから構成されています。
- ・システムに各デバイスを接続するためのコストはなるべく低く抑えることが必要です。

- ・このようなシステムは一般に制御機能を実行するためのものであって、高速データの転送は不要です。
- ・全体としての効率は、使用されるデバイスとそれらのデバイスを 相互に結合するバス構造の性質によって決定されます。

これらの基準を満足するシステムを構築するには、シリアル・バス 構造が必要です。シリアル・バスのスループットはパラレル・バスよ り劣っていますが、ワイヤーの接続数や接続ピン数が少なくてすみ ます。しかし、バスは単にデバイスを接続する配線ではなく、システ ム内での通信を行なうためのフォーマットと手順を全て含んでいま す。

シリアル・バスで互いに通信するデバイスは、情報に矛盾が生じたりデータが失われることがないように、一定の通信手段、プロトコルを持たなければなりません。高速デバイスと低速デバイスが相互に通信する機能も必要になります。接続されるシステムに依存するようなシステムの構成は避けなければなりません。そうでなければシステムを変更したり改善することが不可能になるからです。また、プロトコルは、いつ、どのデバイスによってバスがコントロールされるかを決定できるものでなければなりません。さらに、クロック速度が異なるデバイスがバスに接続されている場合には、バスのクロック・ソースの定義が必要になります。この1℃バス仕様では、これらの全ての点に関して説明しています。

#### 4 I<sup>2</sup>C**バスの概念**

I²Cバスは全てのICファブ・プロセス(NMOS、CMOS、バイポーラ)をサポートしています。2本のワイヤー(シリアル・データSDAとシリアル・クロックSCL)によって、バスに接続されているデバイス間での情報伝達が行なわれます。各デバイスは、マイクロコントーラ、LCDドライバ、メモリーあるいはキーボード・インターフェース如何に拘わらず、固有のアドレスによって認識され、機器の機能に応じてトランスミッタまたはレシーバとして動作できるようになっています。あきらかにLCDドライバはレシーバとしてしか動作しませんがメモリーはデータを受信することや送信することができます。これらのデバイスはトランスミッタまたはレシーバとして考えることができるだけではなく、データ転送を行なうときにはマスターまたはスレーブとして考えることもできます(表1参照)。マスターとは、バス上でデータ転送を開始するデバイスであり、転送を可能にするクロック信号を生成します。そのときマスターによってアドレス指定されるほとんどのデバイスもスレーブとなります。

#### I<sup>2</sup>Cバス仕様書

#### 表1 12Cバスで使用される用語の定義

用語	説明
トランスミッタ	データをバスに送信するデバイス
レシーバ	データをバスから受信するデバイス
マスター	データ転送を開始し、クロック信号を生成 し、データ転送を終了するデバイス
スレーブ	マスターからアドレス指定されるデバイス
マルチ・ マスター	メッセージを失うことなく、複数のマス ターが同時にバスをコントロールすること
アービトレー ション	複数のマスターが同時にバスをコントロールしようとするときに、1つのマスターだけがバスをコントロールできるようにし、さらに、メッセージが失われたり内容が変更されないようにする手順
同期化	複数デバイスのクロック信号の同期をとる ための手順

I<sup>2</sup>Cバスはマルチ・マスター・バスです。マルチ・マスター・バスとは、バスをコントロールする複数のデバイスを接続することができるバスのことです。一般にマスターとなるのはマイクロコントーラですので、I<sup>2</sup>Cバスに接続されている2個のマイクロコントローラ間でデータ転送を行なう場合について考えてみます(図2参照)。

この図では、1℃バスのマスターとスレープおよびレシーバとトランス ミッタの間の関係が示されています。ただし、これらの関係は一時 的なものであり、その時点でのデータ転送の方向によってのみ決 定されます。データの転送は次の順序で行なわれます。

- 1)マイクロコントローラAがマイクロコントローラBに情報を送信する場合。
- ・マイクロコントローラA(マスター)がマイクロコントローラB(スレーブ)のアドレスを指定。


- ・マイクロコントローラA(マスター・トランスミッタ)がマイクロコント ローラB(スレーブ・レシーバ)にデータを送信。
- ・マイクロコントローラAによってデータ転送が終了。
- 2)マイクロコントローラAがマイクロコントローラBから情報を受信する場合。
- マイクロコントローラA(マスター)がマイクロコントローラB(スレーブ)のアドレスを指定。
- マイクロコントローラK マスター・レシーバ がマイクロコントローラBY スレーブ・トランスミッタ からデータを受信。
- ・マイクロコントローラAによってデータ転送が終了。

後者の場合でも、データ転送のタイミングをとりデータ転送を終了するのは、マスター、マイクロコントローラA なります。

I<sup>2</sup>Cバスに複数のマイクロコントローラを接続できるということは、同時に複数のマスターがデータ転送を開始しようとする可能性があることになります。そこで、このような現象が発生するのを防ぐために、通信調整手順、アービトレーション)が開発されました。この通信手順では、I<sup>2</sup>Cバスと全てのI<sup>2</sup>Cバス・インターフェースの間のワイヤードAND接続が利用されています。

複数のマスターがバスに情報を送信しようとした場合、他のマスターが 0 を生成したときに最初に 1 を生成したマスターは通信を行なうことができなくなります。アービトレーション中のクロック信号は、SCLラインとAND接続されているマスターによって生成されるクロックを組み合わせて同期されたものが使用されます(アービトレーションの詳細については8節を参照してください)。

I<sup>2</sup>Cバスでは、常にマスターデバイスによってクロック信号が生成されます。従って、バス上でデータの送受信が行なわれる場合には、マスターがそれぞれ独自のクロックを生成することになります。マスターが生成するバス・クロック信号は、周期を延ばすためにクロック・ラインを'L'に保持する低速のスレーブ・デバイス または、アービトレーション中に他のマスターによって変更されることがあるのみです。



## 12Cバス仕様書

## 5 一般的な特徴


SDAとSCLはどちらも双方向ラインであり、並列抵抗を介して正の電源電圧に接続されています(図3参照)パスが開放されているときには、どちらのラインゼ H 'の状態になります。パスに接続されているデバイスの出力段には、AND接続機能を実行するためにオープン・ドレインまたはオープン・コレクタが必要になります。120パスでは、標準モード時に最大100kbit/s、ファースト・モード時に最大400kbit/s、高速モード時には3.4Mbit/sの高速でデータを転送することができます。パスに接続されるインターフェースの数は、パスの最大静電容量(400pF)によってのみ制限されることになります。高速モードのマスター・デバイスの情報に関しては13節を参照してください。


#### 6 ビット転送

I<sup>2</sup>Cバスには異なる技術を利用したデバイズ CMOS、NMOS、バイポーラ を接続することができますので、論理値の 0 ("L")と"1 ("H")レベルは一定ではなく、V<sub>D</sub>のレベルによって決定されます(電気的な仕様については15節を参照 )、転送される各データ・ビットごとに1つのクロック・パルスが生成されます。

#### 6.1 データの有効性

クロックが H 'の間にはSDAラインの状態は一定でなければなりません。データ・ラインが H 'と' L 'の間で状態を変更できるのは、SDL ラインのクロック信号が L 'のときに限られます( 図4参照 )。





#### 6.2 『START』条件と『STOP』条件


I<sup>2</sup>Cバスの通信手順では『START』条件および『STOP』条件という固有の状況が発生します(図5参照)。

SCLが H 'のときに' H 'からSDAラインが L 'に変化すると、このような 状況が発生します。この場合は START』条件と呼ばれます。

SCLが H 'のときにSDAラインが L 'から' H 'に変化すると、同じような状況が発生します。この場合は『STOP』条件と呼ばれます。

『START』条件と『STOP』条件は常にマスターによって生成されます。 『START』条件が発生した後には、バスがビジー状態になります。 『STOP』条件が生成されると、その後しばらく、バスは再びフリー状態 になります。このようにバスが開放されているフリー状態について は15節で詳しく説明します。 『STOP』条件の代わりに反復『START』条件(Sr)が生成した場合には、バスはビジー状態を保持します。この点において、『START』条件(S)と反復『START』条件(Sr)は機能的には同じものです(図6参照)。従って、このドキュメントの以下の部分において『START』条件(S)と反復『START』条件(Sr)の両方を表すために、一般的な記号として記号Sを用いています。ただし、特にSrを使用する場合はこの限りではありません。

バスに接続されているデバイスが必要なインターフェースを備えていれば、『START』条件と『STOP』条件の検出を容易に行なうことができます。しかし、このようなインターフェースを備えていないデバイスでは、状態の変化を検出するために、各クロック・パルスごとに少なくとも2回ずつSDAラインをサンプリングしなければなりません。



#### I<sup>2</sup>Cバス仕様書

#### 7 データ転送

#### 7.1 バイトのフォーマット

SDAラインに出力される各バイの長さは必ず8ビットになります。1回の転送で伝送できるバイ数には制限がなく、何バイでも送ることができます。各バイトの後にはアクノリッジ・ビットが必要になります。データは最上位ビット(MSB)から順に送信されます(図6参照)、レシーバが他の機能、例えば、内部割込みのサービスなどの実行を終了するまで、データを構成する全バイトを受信することができない場合、レシーバ側でクロック・ラインSCLを"L"に保持し、トランスミッタを待ちの状態にすることができます。レシーバがデータ・バイトを受信できる状態になり、クロック・ラインSCLを開放すると、データ転送が再開されます。

場合によっては、「ペバスと異なるフォーマットを使用することもできます(例えば、CBUSと互換性のあるデバイスの場合など)。バイト伝送中でも、『STOP』条件を生成すれば、このようなアドレスから始まるメッセージを終了することができます。この場合にはアクノリッジは生成されません(10.1.3参照)

#### 7.2 **アクノリッジ**

データ転送を行なう場合、必ずアクノリッジが必要になります。アクノリッジ用のクロック・パルスはマスターによって生成されます。アクノリッジ・クロック・パルスが生成されると、トランスミッタはSDAラインを開放します("H"の状態になります)。


レシーバは、アクノリッジ・クロック・パルスが H "状態のときに、SDA ラインが L "状態で安定するように、アクノリッジ・クロック・パルスの出力にあわせてSDAラインを" L "にしなければなりません(図7参照)、もちろん、セットアップ時間とホールド時間("L"の状態を保持する期間)、主考慮する必要があります(これらについては15節で解説します)


通常、アドレス指定されたレシーバは、メッセージがCBUSアドレスから始まる場合を除いて、各バイトが終了するたびにアクノリッジを生成しなければなりません。(10.1.3参照)。

スレーブ・レシーバがアドレス確認を行なうことができない場合(例えば、リアルタイム機能を実行しているために受信できないような場合)、そのスレーブはデータ・ラインを'H'の状態に保持しなければなりません。この時、マスターは『STOP』条件を生成してデータ転送を中止したり、新しい転送を始めるために反復『START』条件を生成することができます。

スレーブ・レシーバがアドレスを確認した場合でも、転送途中でデータ・バイトを受信できなくなった時には、マスターによって転送が途中で打ち切られることが必要になります。このようにスレーブがデータを受信することができない場合、スレーブは次に送られてくる最初のバイトに対してアクノリッジを生成しないことによってそのことを示します。スレーブはデータ・ラインを、H 'の状態に保ち、マスターは『STOP」または反復『START』条件を生成できるようにする必要があります。

マスターがレシーバとなる場合、スレーブから送信された最後のデータ・バイトに対してアクノリッジをしないことによって、マスターはスレーブ・トランスミッタにデータの終わりを知らせます。このとき、スレーブ・トランスミッタはデータ・ラインを開放し、マスターが『STOP』 停止または反復『START』条件を生成できるようにする必要があります。





## 8 アービトレーションとクロック生成


#### 8.1 同期

どのマスターも、I<sup>2</sup>Cバスでメッセージを転送するためのクロックを SCLライン上で独自に生成します。データはクロックが H 'の間だけ 有効となります。従って、アービトレーションが1ビットごとに実行され る場合には、クロックを統一するためのなんらかの規定が必要になります。

クロック信号の同期は、SCLラインとデバイスをAND接続することによって実行されます。これによってSCLラインが"H"から"L"の状態に変化すると、関連するデバイスは"L"期間のカウントを開始します。あるデバイスのクロックが"L"になると、そのデバイスは自分のクロックが"H"の状態になるまでSCLラインを"L"に保持します(図8参照)しかし、このデバイスのクロックが"L"から"H"に変化しても他のデバイスのクロックがまだ"L"期間内にある場合、SCLラインの状態は変化しません。従って、SCLラインの"L"期間は、"L"期間の短いデバイスによって決定されることになります。この間、"L"期間の短いデバイスは、"H"のまま待ち状態になります。

全てのデバイスが L '期間を終了すると、クロック・ラインが開放されて、" H '状態になります。これでデバイスのクロックとSCLラインが同じ状態になり、どちらも" H '期間のカウントを開始します。SCLラインは、" H '期間を最初に終了したデバイスによって再び L '状態にされます。

このように、" L '期間の最も長いデバイスによっで' L '期間が、" H ' 期間の最も短いデバイスによって' H '期間がそれぞれ決定され、 SCLラインの同期がとられます。



#### 12Cバス仕様書

#### 8.2 アービトレーション

マスターは、バスが開放状態の時にのみデータ転送を開始することができます。『START』条件の最小持続時間 tho,STA )内に複数のマスターが『START』条件を生成する場合があります。この場合、『START』条件は一定の許可手順に従ってバスに送信されます。

SCLラインが H "レベルにある時、SDAライン上に" H "レベルを送信しているマスターは、他のマスターがSDAライン上に" L "レベルを送信していれば自分のレベルがバスのレベルと一致しないために、データ出力段をオフにします。このようにして、SDAライン上でのアービトレーションが行われます。

アービトレーションは、多くのビットについて行なわれる場合があります。この手順で最初に行なわれるのはアドレス・ビットの比較です(アドレス指定については10節および14節で解説します)。全てのマスターが同じデバイスをアドレス指定しようとしている場合には、アービトレーションが行なわれてデータの比較が行われます。この時1°Cバス上のアドレス情報とデータ情報が使用されるので、この処理によって情報が失われることはありません。

通信を許可されなかったマスターは、そらが決定されたバイトの終わりまでクロック・パルスを生成することができます。 Hsモード・マスターはユニークな8ビット・マスター・コードを持ってい

Hsモード・マスターはユニークな8ビット・マスター・コードを持っていますので、常に第1バイト中のアービトレーションを終了します(13節参照)。

アドレス指定の段階で、あるマスター・デバイスの通信不許可が決定し、かつ、そのマスターがスレーブ機能を持っている場合、そのマスター・デバイスは通信を許可されたマスターによってアドレス指定の対象になっていることが考えられます。従って、通信不許可となったこのデバイスはすぐにスレーブ・レシーバ・モードに切り替わる必要があります。


図9は2つのマスターの間での通信許可(アービトレーション)手順を示したものです。もちろん、より多くのマスター間(最大数はバスに接続されているマスターの数によって決定)で通信許可手順が行なわれることもあります。DATA1を生成するマスターの内部データ・レベルとSDAラインとの実レベルが異なっているとき、このマスターのデータ出力はオフになります。その後、このマスターの、H"出力レベルがバスに接続されます。これは通信許可を得たマスターによって開始されたデータ転送には、いかなる影響も与えません。

I<sup>2</sup>Cバスのコントロールは、同時に通信を開始しようとするマスターの送信するアドレスとデータ情報のみに基づいて決定されるため、バス上では優先マスター・デバイスや優先順位などは存在しません。

シリアル転送の際、反復『START』条件または『STOP』条件が『START』 条件が「℃バスに送られた時点でアービトレーション手順がまだ実 行中である場合には、特に注意が必要です。もし、このような状況 が発生する可能性がある場合は、これに関係するマスターは、この 反復『START』条件または『STOP』条件をフォーマット・フレーム内の 同一の場所で送ることが必要になります。換言すれば、以下の2者 間でではプロトコルが機能しないことになります。

- ・ 反復『START』条件とデータ・ビット
- ・『STOP』条件とデータ・ビット
- ・ 反復『START』条件と『STOP』条件

スレーブは、アービトレーションの手順とは無関係です。



#### 8.3 クロック同期メカニズムを利用したハンドシェーク

クロック同期メカニズムは、アービトレーション手順内で使用するだけではなく、レシーバをバイト・レベルまたはビット・レベルで高速データ転送に対応できるようにするためにも利用されます。


デバイスはバイト・レベルで高速レートのデータのバイを受信しますが、受信したデータを貯蔵したり、あるいは、送信されるべき他のバイトを用意するのにもっと多くの時間を必要とします。1バイトのアクノリッジを受信した後にSCLラインの"L"レベルをフォールドします。マスターは、一種のハンドシェーク手順で次ぎのバイトの送信を行なうためにこのスレーブが準備されるまで、待ち受け状態になります(図6参照)。

ビット・レベルでは1°Cインターフェース・ハードウエアを持たない、または、限られたハードウエアしか持たないマイクロコントローラなどのデバイスは、各クロックの'L'期間を延長することにより、バス・クロックのスピードを遅くすることができます。このようにして、マスターのスピードを、このデバイス内の内部動作スピードに適合させることが可能になります。

Hsモードにおいて、このハンドシェークの機能はバイト・レベルでの み使用されます(13節参照)。

#### 9 7ビット・アドレスのフォーマット

データ転送では、図10に示されているフォーマットが使用されます。『START』条件(S)の後、スレーブのアドレスが送信されます。このアドレスは7ビットで構成され、8ビット目にはデータ方向ビット(R/W)が続きます。このデータ方向ビットが"0"であれば送官、書き込み)、"1"であればデータ要求(読み込み)を示します。データ転送は、必ずマスターが生成する『STOP』条件(P)によって終了します。しかし、マスターがまだバス上での通信を続けたい場合には、先に『STOP』条件を生成することなく、反復『START』条件(Sr)を生成して別のスレーブのアドレスを指定することができます。このようなデータ転送において、いろいろな組み合わせの読み込み、および書き込みフォーマットが可能になります。




#### I<sup>2</sup>Cバス仕様書


以下のようなデータ転送フォーマットが可能です。


- ・マスター・トランスミッタからスレーブ・レシーバへのデータ送信。転送方向は変わりません(図11参照)。
- ・マスターが1バ小目の直後から、スレーブのデータを読み込む場合(図12参照)。最初のアクノリッジ時に、マスター・トランスミッタはマスター・レシーバに、スレーブ・レシーバはスレーブ・トランスミッタに変化します。この場合にもアクノリッジはスレーブが生成し、『STOP』条件はマスターが生成するという状況は変わりません。この『停止』条件はマスターによって生成されており、この状態はすでに非アクノリッジ(A)を送出しています。
- ・複合フォーマット(図13参照)。一回の転送中に方向が変化する ときには、『START』条件とスレーブ・アドレスの双方が送信されま す。ただし、R/Wビットの方向は逆になります。マスター・レシーバ が反復『START』条件を送信していな場合には、このレシーバ がすでに非アクノリッジ、A を送出していたことになります。

#### 注:

- 1. 例えば複合フォーマットは、シリアル・メモリーのコントロールなどに利用されます。最初のデータ・バイト中に、内部メモリー・ロケーションが書き込まなければなりません。『START』条件とスレープ・アドレスが再び送信されると、データの送信が可能になります。
- 2 以前にアクセスされたメモリー・ロケーションの自動加算または 自動減算についての決定は、全てデバイスの設計者が行ない ます。
- 3 上記手順においてAまたはAによって示されているように、各バ 小の後にアクノリッジが続きます。
- 4 I<sup>2</sup>C バス対応のデバイスは、適切なフォーマットに従って『START』条件がセットされた場合においても『START』条件または反復『START』条件を受信した時点でバス・ロジックをリセットし、この『START』条件が適切なフォーマットに従った場所に無い場合においてすら、スレーブ・アドレスの送信を予測できるようにしておかなければなりません。
- 5. 『START』条件のすぐ後に停止条件(無効条件)が続くのは不 法なフォーマットです。







#### 10 7 ビット・アドレス指定

通常I<sup>2</sup>Cバスのアドレス指定手順では、マスターがどのスレープを選択するかが『START』条件に続く最初のバイ・で判断できるように考えられています。ただし、『ゼネラル・コール』アドレスは例外であり、全てのデバイスのアドレスを指定することができます。このアドレスが使用される場合には、理論的には全てのデバイスがアクノリッジを行わなければなりません。しかし、このアドレスを無視するようにデバイスを設定することも可能です。ゼネラル・コール・アドレスの2バイト目によって、実行すべき動作が指定されます。ゼネラル・コール・アドレスについては10.1.1でさらに詳しく述べられています。また、10ビット・アドレス指定については14節を参照してください。


#### 10.1 第一バイト内の各ビットの定義

このバ小の最初の7ビットは、スレーブ・アドレスを示します(図14参照),8番目のビットはLSE(最下位ビット)と呼ばれ、メッセージの方向を決定するためのビットです。第一バ小の最下位ビットが"0"であるということは、マスターから指定されたスレーブに向かって情報の書き込みが行なわれることを示しています。このビットが1"であるということはマスターがスレーブからの情報を読み込むことを示しています。

アドレスが送信されると、システム内の各デバイスは『START』条件の後の最初の7ビットをそれぞれ各自のアドレスと比較します。アドレスが一致した場合、そのデバイスはスレーブ・レシーバまたはスレーブ・トランスミッタ、R/Wビットに応じて決定)としてマスターからアドレス指定されたと判断します。

スレーブ・アドレスは、変更不能な固定部分とプログラム可能な部分から構成されている場合があります。1つのシステム内には同一のデバイスが複数個使用されることが考えられるため、このような場合にはスレーブ・アドレスのプログラム可能な部分を変更することにより、可能な限り多くのデバイスを1つの120バスに接続できるようになります。

デバイスのアドレス・ビット中のプログラム可能なビットの数は、利用可能なビンの数によって決定します。例えば、あるデバイスのアドレス・ビットの中で4ビットが固定部分であり、3ビットがプログラム可能である場合には、1つのバスに最大8つの同種のデバイスを接続することが可能になります。



I<sup>2</sup>CバスによってI<sup>2</sup>Cアドレスの割り当て調整が行われます。より詳細な情報については、このドキュメントの裏カバーに記載したフィリップスの代理店からお求めになれます。それぞれ、8種類の組み合わせを持つ2組のアドレズ (0000xxxと1111xxx)は、表2の目的のために予約されています。スレーブ・アドレスの組み合わせ11110xxは10ビット・アドレス指定用に予約されているために使用できません(14節参照)。

## 12Cバス仕様書

#### 表2 第一バイトの定義

スレーブ アドレス	R / W ビット	説明
0000 000	0	ゼネラル・コール・アドレス
0000 000	1	スタート・バイド(1)
0000 001	Х	CBUSアドレス <sup>(2)</sup>
0000 010	Х	異なるパス・フォーマット用に予約されている アドレス <sup>(3)</sup>
0000 011	Х	将来の利用のために予約
0000 1XX	Х	Hsモード・マスター・コード
1111 1XX	Х	将来の利用のために予約
1111 0XX	Х	10ビット・スレーブ・アドレス指定

#### 注


- 1. 『START』バイトの受信時には、どのデバイスもアクノリッジを送ることができません。
- 2 CBUS対応デバイスと1<sup>2</sup>C対応デバイスを1つのシステム内に混在させることができるように、CBUSアドレスが予約されています。このアドレスを受信したときには、1<sup>2</sup>Cバス・デバイスは応答することができません。
- 3 12Cバスの通信手順と他の通信手順を混在させることができる ように、異なるバス・フォーマット用に予約されているアドレスも 含まれています。このようなフォーマットおよび通信手段を使っ て動作することができる12Cバス対応デバイスだけが、このアド レスに応答することができるようになっています。

#### 10.1.1 ゼネラル・コール・アドレス

ゼネラル・コード・アドレスは、I<sup>2</sup>Cに接続されている全てのデバイスをアドレス指定するために使用されるアドレスです。しかし、ゼネラル・コールで送信される情報の中に必要なデータが全く含まれていない場合には、デバイスはアクノリッジを送信しないことによってこのアドレスを無視することができます。ゼネラル・コール・接信によるデータを必要とするデバイスは、ゼネラル・コール・アドレス指定に対してアクノリッジを送信し、スレーブ・レシーバとして機能します。2番目以降のバイトは、このデータを処理することができる全てのスレーブ・レシーバによって受信確認されることになります。スレーブ・デバイスがこれらのバイト中の一部を処理できない場合には、アクノリッジを送信しないことによってそのバイトを無視しなければなりません。ゼネラル・コール・アドレスの内容は、必ず2バイト目で定義されています(図15参照)。

以下の2つの場合が考えられます。

- 最下位ビットBが 0 の場合
- ・ 最下位ビットBが 1 "の場合



最下位ビットBが 0 の場合、2バイト目は以下の内容になります。


- ・0000011() H06): スレーブ・アドレスのプログラム可能な部分の ハードウエアによるリセットおよび書き込み指示。この2バイを受 信すると、ゼネラル・コール・アドレスに応答されるように設定され た全てのデバイスがアドレスのプログラム可能な部分をリセット し、そこに新しいアドレスを書き込みます。電源電圧の供給後、こ れらのラインが L ルベルになることでバスがブロックされるた め、デバイスがSDAラインまたはSCLラインを L レベルにしないよ うに注意することが必要です。
- ・0000010(( HO4 ): スレーブ・アドレスのプログラム可能な部分の ハードウエアによる書き込み指示。自身のアドレスのプログラム 可能な部分をハードウエアによって定義している全てのデバイ ス( およびゼネラル・コール・アドレスに応答するデバイス )は、こ の連続する2 バイトを受け取ることによってそのプログラム可能 な部分の状態を保持します。デバイスのリセットは行われません。
- ・0000000((H01):このコードを2パイト目として使用することはできません。

アドレス・プログラミングのプログラミングについては、それぞれの デバイスのデータ・シートを参照してください。

他のコードは一定ではないため、デバイスはこれらのコードを無視 しなければなりません。

最下位ビットBが 1 'の場合、この2バイ・シーケンスは『ハードウエア・ゼネラル・コール』となります。 つまり、このシーケンスは、キーボード・スキャナなどの希望するスレーブ・アドレスを送信するようにプログラミングできないハードウエア・マスター・デバイスによって送信されることになります。 ハードウエア・マスターは、メッセージをどのデバイスに送信すべきかを前もって知らないため、このハードウエア・ゼネラル・コールと自分自身のアドレスを生成してシステムに自分を認識させることしかできません(図16参照)

第2バイトの残りの7ビットは、ハードウエア・マスターのアドレスを表します。このアドレスは、バスに接続されているインテリジェント・デバイス(マイクロコントローラなど)によって認識され、ハードウエア・マスターからの情報は、このバスを通して送られます。ハードウエア・マスターがスレーブとしても機能できる場合、スレーブ・アドレスはマスター・アドレスと同じになります。



一部のシステムでは、システム・リセットの後でハードウエア・マスター・トランスミッタがスレーブ・レシーバ・モードになることがあります。このようにすれば、システムを構成するマスターはどのアドレスにデータを送信しなければならないのかをハードウエア・マスター・トランスミッタ、現在はスレーブ・レシーバ・モード)に指示することができます(図17参照)。このプログラミング手順の後もハードウエア・マスターは、マスター・トランスミッタ・モードのままになります。

#### 10.1.2 『START』バイト

マイクロコントローラは、I<sup>2</sup>Cバスに2通りの方法で接続することができます。オンチップ・ハードウエアI<sup>2</sup>Cバス・インターフェースを持つマイクロコントローラの場合、バスから要求を受けたときのみ割り込みがかかるようにプログラムすることができます。このようなインターフェースを持たないデバイスは、ソフトウエアを介して常にバスを監視していなければなりません。

当然、マイクロコントローラがバスを監視、つまり、ポーリングする時間が長くなればなるほど、本来実行しなければならない機能のために費やすことのできる時間は少なくなります。従って、高速ハードウエア・デバイスと、ソフトウエア・ポーリングを行なう比較的低速のマイクロコントローラではスピードに差がでます。

このような場合には、データ転送の前に通常よりかなり時間がかかる開始手順が必要となる場合があります(図18)。この開始手順は以下のような内容から構成されています。

- ・『START』条件(S)
- ・『START』バイト (00000001)
- ・ アク ノリッジ・クロック・パルス(ACK)
- ・ 反復『START』条件(Sr)





図17 スレーブ・デバイスに直接データをダンプすることができるハードウエア・トランスミッタのデータ転送

- (a) 構成マスターがハードウエア・マスターにダンプ・アドレスを送信する場合。
  - (b) ハードウエア・マスターが指定されたスレープにデータを送信する場合。

#### I<sup>2</sup>Cバス仕様書



バスへのアクセスを必要とするマスターから『START』条件Sが送信された後、『START』バイ(00000001)が送信されます。別のマイクロコントローラは『START』バイト中の7つの0のいずれかを検出するまで、低いサンプリング・スピードでSDAラインのサンプリングを行います。SDAライン上で"L"レベルが検出されると、マイクロコントローラは同期をとるために使用される反復『START』条件(Sr)を検出するために、さらに速いサンプリング・スピードに切り替わります。

ハードウエア・レシーバは、反復『START』条件(Sr を受信すると、これをリセットして、以後『START』バイを無視します。 『START』バイトの後に、アクノリッジ用のクロック・パルスが生成されます。

このクロック・パルスは、バス上で使用されるバイ・処理フォーマットの準拠するためにだけに生成されます。どのデバイスも『START』バイトに対してアクノリッジを応答することはできません。


#### 10.1.3 CBUSとの互換性

CBUSレシーバを1°Cバスに接続することができます。しかし、このような場合には、DLENと呼ばれる3番目のバス・ラインを確認し、アクノリッジ・ビットを省略するようにしなければなりません。通常、1°C上でのデータ転送は、8ビットから構成されるバイトの送信によって行われますが、CBUSデバイスの場合にはフォーマットが異なっています。

複合バス構造において、IペデバイスがCBUSメッセージに応答しないようにすることが必要です。そのため、Iペデバイスが応答することができない特殊なCBUSアドレス(0000001x)が確保されています。CBUSアドレスが送信された後でDLENラインをアクティブ状態にすれば、CBUSフォーマットでのデータ転送を実行することができます(図19参照)。『STOP』条件の後、再び全てのデバイスがデータを受け取れる状態になります。

マスター・トランスミッタはCBUSアドレスを送信した後、CBUSフォーマットを送信することができます。送信は、全てのデバイスが「STOP」 条件を認識した時に終了します。

注:設計者は、CBUS構成がわかっており、CBUSデバイスがこれ以上 追加されないことがわかっている場合、その時使用するデバイス の条件に合わせてホールド時間を設定することができます。



## 11 I<sup>2</sup>C バス仕様の拡張

データ転送レートが最高100kbit/sで、7ビット・アドレス指定が可能な1°Cバスは、仕様変更することなく1980年以来利用されてきました。この規格は事実上の標準として世界中で受け入れられ、数百種類もの1°Cバス対応のICが、フィリップスや他のメーカーによって販売されています。より高速の要求を満たすため、新しいデバイスにおいて増加しているスレーブ・アドレスをもっと多く得るために、現在、1°Cバスの仕様が拡張され、次の3つの機能が加えられました。

- ・ファースト・モード:ビット・レート400kbit/sまで。
- ・ ハイ・スピード( Hs )モード:ビット・レート3.4Mbit/sまで。
- ・10ビット・アドレス指定:これにより最大1024のアドレスを追加利用することが可能になります。

I<sup>2</sup>Cパス仕様をこのように拡張した理由は、以下のように2つあります。

- ・新しいアプリケーションでは、より多くのシリアル・データを送る必要があるので、100kbit/s(標準モード)あるいは400kbit/s (ファースト・モード)よりも高速でのビット転送が求められるようになったため。ICの製造技術の進歩により、インターフェース回路の製造コストを上げることなく、3.4Mbit/s(Hsモード)までの高速化が実現できました。
- ・ 7ビット・アドレス指定方式では112のアドレスのほとんどはすでに2回以上利用され、今後、新しいデバイスに対するアドレスの割り当てを問題なく行なうためには、より多くのアドレスの組み合わせが必要となったため。新しい10ビット・アドレス指定方式では、利用可能なアドレスの数を約10倍に増やすことができます。

ファースト・モードまたはHsモードのI<sup>2</sup>Cバス・インターフェースを持つ デバイスには、7ビッチまたは10ビットのスレーブ・アドレスのどちらで も割り当てることができます。しかし、ハードウエア・コストがもっとも 安価であり、メッセージの長さも最短になる7ビット・アドレスが好まれています。F/SモードまたはHsモード・システムのいずれの場合に おいても、同じI<sup>2</sup>Cバス上に7ビットおよび10ビット・アドレスを混在させることが可能です。

既存のマスター・デバイスおよび今後開発されるマスター・デバイスは、7ビット・アドレスまたは10ビット・アドレスのいずれかを生成することができます。

#### 12 ファースト・モード

I<sup>2</sup>Cバスのファースト・モードでも、SDAおよびSCLラインの通信手段、フォーマット、ロジック・レベルおよび最大容量正負荷は、従来のI<sup>2</sup>C バス仕様と同一です。I<sup>2</sup>Cバス・インターフェースを持つ新しいデバイスは、ファースト(F)またはハイスピード(Hs)・モード仕様の最低必要条件を満足しなければなりません(13節参照)。

ファースト・モード・デバイスは、400kbit/sまでのデータを受信したり送信することができます。この最低要求条件は400kbit/sのデータ転送に同期できることであり、この転送スピードを落とすためにSCL信号の'L'期間を延長することができます。ファースト・モード・デバイスは、0~100kbit/s I<sup>2</sup>Cバス・システムの標準モード・デバイスとダウン・コンパチであり、このバス・システムとの通信を行なうことができます。一方、標準モード・デバイスはファースト・モード・システムとアップ・コンパチではなく、高速のデータ転送スピードに追随できず、また、どのような状態が生じるかも想定できないので、このモードをファースト・モード・バス・システムの中に組み入れることはできません。

#### 12Cバス什様書

従来の1<sup>2</sup>Cバス仕様と異なる点は次の通りです。

- ・ 最大ビット・レートが400kbit/sに増大しました。
- ・シリアル・データ(SDA)およびシリアル・クロッグ(SCL)信号のタイミングが変更されました。CBUSなどの高いビット・レートに対応していない他のバス・システムとの互換性を考慮する必要がなくなりました。
- ・ファースト・モード・デバイスの入力に、SDAおよびSCL入力においてスパイク防止対策およびシュミット・トリガが必要になりました。
- ファースト・モード・デバイスの出力バッファにSDAおよびSCL信号の立ち下リ・エッジ・スロープ・コントロールの組み込みが必要になりました。
- ・ファースト・モード・デバイスへの電源供給が切れた場合、バス・ ラインを妨げることがないようにSDAおよびSCLの1/0ピンと電源 との接続が外れるようになっていなければなりません。
- ・バス・ラインに接続された外部並列デバイスは、ファースト・モード 12Cバスに対応するために、より短い許容可能立ち上がり時間を可能にするように変更される必要があります。バスの負荷が最高 200pFまでの場合、各バス・ラインの並列デバイスを抵抗として使用することができます。また、負荷が200pF ~ 400pFの場合には、並列デバイスを電流供給源、最大3mA または図43に示すようにスイッチ付き抵抗として利用することができます。

#### 13 Hs**モード**

ハイスピード(Hs)モード・デバイスは飛躍的な1<sup>2</sup>Cバス・転送スピードを提供します。Hsモード・デバイスは3.4Mbit/sまでのビット・レートの情報を転送することができ、ファースド(F)モードおよび標準モード・デバイスと完全にダウンコンパチであり、複合スピード・バス・システム内での双方向通信を行なうことができます。Hsモード転送中でアービトレーションおよびクロックの同期化ができないことは例外ですが、F/Sモード・システムの場合と同じシリアル・バス・プロトコルおよびデータ・フォーマットが得られます。非常に多くのアプリケーションにおいてHsモード・デバイスをデザイン・インすることが望まれていますが、アプリケーションにより、新しいデバイスはファーストまたはハイスピード1<sup>2</sup>Cバス・インターフェースを持っています。

#### 13.1 高速転送

3.4Mbit/sまでのビット転送を達成するには、通常のI<sup>2</sup>Cバス仕様に対して次の改良が必要です。

- ・Hsモード・マスター・デバイスは、SDAH信号に対してはオープン・ドレインの出力バッファが必要であり、SCLHに対してはオープン・ドレインのプルダウンと電流ソースのプルアップ回路1が必要です。この電流ソース回路によりSCLH信号の立ち上がり時間が短くなります。1つのマスターの電流ソースだけが一度だけHsモードの時にのみイネーブルされます。
- ・マルチ・マスター・システムにおいてHsモード転送時にアービトレーションおよびクロック同期は行われず、ビット処理機能のスピードアップが図られます。アービトレーションは、常に、F/Sモードにおいて先行するマスター・コード転送の直後におこなわれます。
- ・ Hsモード・マスター・デバイスは1:20° H '期間と' L '期間との比を 有するシリアル・クロック信号を生成します。


- ・オプションとして、Hsモード・マスター・デバイスはビルトインのブリッジ<sup>1</sup>を持っています。Hsモード転送の間、Hsモード・デバイスのハイスピード・データ(SDAH)およびハイスピード・シリアル・クロック(SCLH)がF/Sモード・デバイスのSDAおよびSCLラインからのブリッジによって分離されます。このことにより、SDAHとSCLHラインの容量性負荷が減少して、立ち上がり時間と立ち下り時間が速くなります。
- ・ Hsモード・スレーブ・デバイスとF/Sモード・スレーブ・デバイスとの 唯一の相違は動作時のスピードです。Hsモード・スレーブはSCLH およびSDAH出力にオープン・ドレインの出力バッファを持ってい ます。SCLH信号の' L' レベルの期間を延ばすためにSCLHピン上 にオプションとしてのトランジスタが用いられますが、これはHs モード転送時のアクノリッジ・ビット後にのみ実効されます。
- ・Hsモード・デバイスの入力回路において、SDAHおよびSCLH入力 段にスパイク抑圧回路とシュミット・トリガー回路を内蔵していま す。
- ・Hsモード・デバイスの出力バッファにはSDAHおよびSCLHの立ち下 リエッジのスロープ・コントロール回路があります。

図20はHsモード・デバイスのみのシステムにおける物理的なI<sup>2</sup>Cバス構成を示します。マスター・デバイスのSDAおよびSCLピンは混在スピード・バス・システムの時にのみ使用され、Hsモードのみのシステムの時には接続されません。このような場合、これらのピンは他の目的に使用されます。

オプションとしてのシリーズ抵抗Rsにより、バス・ラインの高電圧スパイクから1/0段を保護して、リンギングおよび干渉を最小にします。

プルアップ抵抗Rpは、バスがフリーな状態である時SDAHおよび SCLHラインを"H"レベルに維持し、必要な立ち上がり時間の間にこの信号を"L"から"H"レベルへ確実にプルアップします。これより大きな容量性バス・ライン(100pF以上)の時、抵抗Rpを外部電流ソース・プルアップと置き換えて、立ち上がり時間の要求を満足させることもできます。アクノリッジ・ビットが先行しているとき以外には、Hsモード転送時におけるSCLHクロック・パルスの立ち上がり時間は、アクティブ・マスターの内部電流ソース・プルアップ回路MCSによって短くされます。

<sup>(1)</sup> パテントの申請中。



- (1) SDAおよびSCLはここに示していませんが他の機能に使用することもできます。
- (2) 入力フィルタへ
- (3) アクティブ・マスターのみが電流ソース・プルアップ回路をイネーブルすることができます。
- (4) 点線で示したトランジスタはオプションであり、シリアル・クロック信号SCLHの時間を延ばすことができます。

図20 Hsモード・デバイスのみの場合のI<sup>2</sup>Cバス構成

## 13.2 Hsモードにおけるシリアル・データ転送 フォーマット

Hsモードにおけるシリアル・データ転送フォーマットは標準モードI℃ バス仕様に適合します。Hsモードの条件の後にのみスタートします (これらの全てはF/Sモード)。

- ・『START』条件(S)
- ・8ビットのマスター・コード(00001XXX)
- ・非アクノリッジ・ビット(A)

図21および図22はこれをさらに詳しく示しています。このマスター・ コードには次の2つの機能があります。

- ・F/Sモードのスピードで競合するマスター間でアービトレーション およびクロック同期を行って、1つのマスターを選び出します。
- ・これはHsモード転送の開始を表示します。

Hsモード・マスター・コードには8ビット・コードが割り当てられますが、これはスレーブのアドレス指定およびその他の目的には使用されません。さらに各マスターは独自のユニークなマスター・コードを持っていますので、8つ間でのHsモード・マスターが1つの1℃バス・システム内に存在することができます(マスター・コード0000 1000

はテストまたは自己診断用に予約されています)。Hs モード・マスター・デバイスに対するマスター・コードはソフトウエア・プログラマブルであり、システム設計者によって選択されます。


選ばれたマスターがアクティブになった後、マスター・コードと非アクノリッジ・ビット(A)の転送中にアービトレーションおよびクロック同期化が行なわれます。このマスター・コードは、Hsモード転送がスタートしたことを他のデバイスに知らせますが、接続されたデバイスはHsモードの仕様を満足しなければなりません。マスター・コードのアクノリッジを行なわないデバイスがないので、マスター・コードの後には非アクノリッジ(A)が続きます。


非アクノリッジ・ビッ( A )の後、およびSCLHラインがずっど H 'レベルにプルアップされているとき、このアクティブ・マスターによってHs モードに切り替えられてSCLH信号の電流ソース・ブルアップ回路をイネーブルします( 時間 t Hにおいて、図22参照 )。他のデバイスによって、SCLH信号の'L'期間が引き延ばされてt H以前のシリアル転送が遅延させられるので、全てのデバイスがSCLHラインを開放してSCLH信号が'H'レベルになったとき、このアクティブ・マスターによって電流ソース・プルアップ回路がイネーブルされます。

その後、アクティブ・マスターがR/Wビット・アドレスを持った7ビット・スレーブ・アドレス(または、10ビット・スレーブ・アドレス、14節参照)に先行する反復『START』条件を送出して、選択されたスレーブからアクノリッジ・ビット(Ā)を受信します。

各アクノリッジ・ビット(A) または非アクノリッジ・ビット(A) の後、アクティブ・マスターはその電流ソース・プルアップ回路をディスエープルします。このことによって、他のデバイスのSCLH信号の'L'期間が延びてシリアル転送の遅延が達成されます。全てのデバイスが開放されてSCLH信号が'H'レベルになると、アクティブ・マスターが再び電流ソース・プルアップ回路をイネーブルしますので、SCLH信号の立ち上がり時間の最後の部分のスピードアップが図られます。次の反復『START』条件(Sr)後に、Hsモードのデータ転送が継続し

て、『STOP』条件(P)の後でF/Sモードにもどされます。マスター・コードのオーバーヘッドを低減するために、反復『START』条件(Sr)で分離されたHsモード転送の多くとマスターをリンクさせることができます。





#### I2Cバス什様書

## 13.3 F/SモードからHsモードへの切り替えおよび その逆

リセットおよび初期化の後に、Hsモード・デバイスはファースト・モードになっている必要があります(これは、ファースト・モードが標準モードとダウン・コンパチと同じようにF/Sモードとダウン・コンパチ)。各Hsモード・デバイスはファースト・モードからHsモードへ(またはその逆)切り替えられますが、これは1<sup>2</sup>Cバス上のシリアル転送によってコントロールされます。

図22において、時間t,以前に、各接続デバイスはファースト・モードで動作しています。時間t,とt,との間、この時間間隔は任意のデバイスによって引き伸ばすことが可能)それぞれの接続デバイスは「S00001XXXAシーケンスを認識して、その内部回路をファースト・モードからHsモードの設定に切り替えなければなりません。時間t,とt,との間、接続されたマスターおよびスレーブ・デバイスは次の動作によってこのスイッチングを行います。

#### アクティブの(選ばれた)マスター:

- 1. SDAHおよびSCLH入力フィルタをHsモードでのスパイク抑圧の要求を満たすように調整する。
- 2 Hsモードの要求に適合するようにセットアップ時間およびホールド時間を調整する。
- 3 Hsモードの要求に適合するようにSDAHおよびSCLH出力段の スロープ・コントロールを調整する。
- 4. 時間thの後に要求されるHsモード・ビット・レートに切り替える。
- 5. 時間t<sub>H</sub>の後にSCLH出力段の電流ソース・プルアップ回路をイネーブルする。

非アクティブまたは選ばれていないマスター;

- 1. SDAHおよびSCLH入力フィルタをHsモードでのスパイク抑圧の要求を満たすように調整する。
- 2. バスが再びフリーになった時を検出するために『STOP』条件を 待つ。

#### 全てのスレーブに対して;


- 1. SDAHおよびSCLH入力フィルタをHsモードでのスパイク抑圧の要求を満たすように調整する。
- 2 Hsモードの要求に適合するようにセットアップ時間およびホールド時間を調整する。この要求は、すでに入力フィルタの調整によって実施されている場合があります。
- 3. 必要に応じて、SDAH出力段のスロープ・コントロールを調整する。スレーブ・デバイスのとき、スロープ・コントロールはSDAH出力段についてのみ適応されますが、これは回路の状態に依存します。ファースト・モードおよびHs(ハイスピード)モードに対して、内部回路を切り替えることなしにその要求事項を満たすことができます。

図22において、時間tgの後、それぞれの接続デバイスは『STOP』条件(P)を認識して、時間t1以前に存在した場合と同様に、その内部回路をHsモード設定からファースト・モード設定に切り替える必要があります。これは、ファースト・モードに従って表5で規定されているように最小バス・フリー時間内に終了しなければなりません。

#### 13.4 低速モードにおけるHsモード・デバイス

Hsモード・デバイスはF/SモードI<sup>®</sup>Cバス・システムと完全にダウンコンパチであり、このシステムに接続することができます(図23参照)。このような構成ではマスター・コードが転送されませんので、すべてのHsモード・マスター・デバイスがF/Sモードのままになって

おり、F/Sスピードでディスエーブルされた電流ソースとの通信を行ないます。SDAHおよびSCLHピンはF/Sモード・バス・システムに接続されるために使用されて、Hsモード・マスター・デバイスのSDAおよびSCLピン(実在している場合)を他の機能に使用することができます。



- (1) ブリッジは使用していません。SDAおよびSCLは他の機能に使用することもできます。
- (2) 入力フィルタへ
- (3)電流ソース・プルアップ回路はディスエーブルされたまま。
- (4) 点線で示したトランジスタはオプションであり、シリアル・クロック信号SCLの時間を延ばすことができます。

図23 F/Sモード・スピードのHsモード・デバイス

## 13.5 1つのシリアル・バス・システム上の混在 スピード・モード


あるシステムがHsモード、ファースト・モードおよび / あるいは標準 モード・デバイスが混在されている場合、相互接続ブリッジを用い て、異なったデバイス間を異なったビット・レートで通信することが 可能です(図24および25参照)

適切な時間で、Hsモード・セクションからF/Sモード・セクションへ、またはその逆方向へ、接続したりあるいは接続を外したりすることを一つのブリッジで行なうことができます。このブリッジには、異なった電源電圧を持ったデバイスに接続するためのレベル・シフトの機能があります。例えば5VのV<sub>DD2</sub>を持ったF/Sモード・デバイスを、3Vまたはそれ以下のV<sub>DD1</sub>を持ったHsモード・デバイズ(ただし、V<sub>DD2</sub> V<sub>DD1</sub>)に接続してSDAとSCLピンを5Vとインターフェースできるようにすることができます。このブリッジはHsモード・マスター・デバイスに内蔵されており、シリアル信号SDAH、SCLH、SDAおよびSCLによって完全にコントロールされます。このようなブリッジはフレキシブルなデバイスとして、すべてのデバイスに取り込むことができます。

TR1、TR2、TR3はNチャンネル・トランジスタです。TR1、TR2は伝達ゲート機能を持っており、TR3にはオープン・ドレインのプルダウン・ステージがあります。TR1、TR2がスイッチ・オンされると、これらは双方向に"L"レベルを伝達します。さもなければ、ドレインおよびソースの

両方が H "レベルに上昇したとき、それぞれのスイッチ・オンされたトランジスタのドレインとソースのインピーダンスが H "になります。後者の場合、トランジスタはレベル・シフタとして動作し、SDAHおよび SCLHは $V_{DD}$ に、SDAおよびSCLは $V_{DD}$ にプルアップされます。

F/Sモード・スピードの間、Hsモード・マスターの一方のブリッジにより、SDAHおよびSCLHラインを該当するSDAおよびSCLラインに接続して、Hsモード・デバイスがF/Sモード・デバイスと低い方のスピードで通信を行なうことができます。8節で記述されているように、全ての接続デバイス間で全F/Sモードの転送中にアービトレーションおよび同期化を行なうことができます。しかしながら、Hsモード・転送中に、2つのバス部を分離するためにブリッジが開いて、Hsモード・デバイスが互いに3.4Mbit/sで通信をおこないます。Hsモード・デバイスと下/Sモード・デバイスとの間のアービトレーションはマスター・コード(00001XXX)中においてのみ実行され、スレーブ・アドレスには4つの立ち上がりゼロがないので、通常、1つのHsモード・マスターだけが選ばれます。他のマスターは予約された8ビット・コード(00000XXX)が送られたときにアービトレーションを選びます。このような場合、ブリッジは閉じられたままであり、転送はF/Sモードで進行します。表3にこのようなシステムの考えられる通信を示します。



- (1) ブリッジは使用していません。SDAおよびSCLは他の機能に使用することもできます。
- (2) 入力フィルタへ
- (3) アクティブ・マスターのみが電流ソース・プルアップ回路にイネーブルすることができます。
- (4)点線で示したトランジスタはオプションであり、シリアル・クロック信号SCLおよびSCLHの時間を延ばすことができます。

図24 HsおよびF/Sモード・スピードの転送を行なうバス・システム

#### 表3 混在スピード・バスシステムにおけるビット・レートの通信


	シリアル・バス・システム構成						
転送モード	Hs + FAST + スタンダード	Hs + FAST	Hs スタンダード	FAST スタンダード			
Hs < > Hs	0~3.4 Mbit/s	0~3.4 Mbit/s	0~3.4 Mbit/s				
Hs < > Fast	0~100 kbit/s	0~400 kbit/s					
Hs < > Standard	0~100 kbit/s		0~100 kbit/s				
Fast < > Standard	0~100 kbit/s			0~100 kbi t/s			
Fast < > Fast	0~100 kbit/s	0~400 kbit/s		0~100 kbit/s			
Standard < > Standard	0~100 kbit/s		0 ~ 100 kb i t/s	0~100 kbi t/s			

#### 13.5.1 混在スピード・バス・システムにおけるF/S モード転送

図24に示されているブリッジは該当するシリアル・バス・ラインと相互接続して、一つのシリアル・バス・システムを構築します。マスター・コード 00001XXX が転送されませんので、電流ソース・プルアップ回路はディスエーブルされたままであり、全ての出力段はオープン・ドレインになっています。Hsモード・デバイスを含む全てのデバイスは、F/Sモード1<sup>2</sup>Cバス仕様のプロトコル、フォーマットおよびスピードで 互いに通信を行います。

#### 13.5.2 混在スピード・バス・システムにおけるHsモード 転送

図25には、『START』条件、マスター・コードおよび非アクノリッジAによって(F/Sモード・スピード)スタートした完全なHsモード転送のタイシング図が示されています。このタイシング図は2つの部分に分けられますが、一つのタイシング図の中で時点t」が両部分で共通になるように描かれています。



マスター・コードはアクティブまたは非アクティブ・マスター内のブリッジによって認識されます(図24参照)。このブリッジは次の動作を行います。

- 1. t₁とtӊとの間(図25参照)で、SDAラインをVssにプルダウンするためにトランジスタTR3が閉じた後で、SDAおよびSCLラインを分離するためにトランジスタTR1がオープンになります。
- 2. SCLHとSCLの両方がHIGH( 図25におけるt<sub>H</sub> )になると、SCLHおよびSCLラインを分離するためにトランジスタTR1がオープンになります。Srの後、SCLHがLOWになる前にTR2がオープンになっている必要があります。

t<sub>H</sub>の後、反復『START』条件(Sr)でHsモード転送が始まります。Hs モード転送の間、SCLラインは"H"定常状態レベルに、SDLラインは "L"の定常状態レベルになったままであり、これらは『STOP』条件 (P)の転送のために準備されます。

各アクノリッジ、A または非アクノリッジ、A )の後、アクティブ・マスターはその電流ソース・プルアップ回路をディスエーブルします。このことにより、他のデバイスのSCLH信号の L 期間を延長することによって、そのシリアル転送の遅延が行なわれます。全てのデバイスが開放されてSCLH信号が H レベルに到達したとき、アクティブ・マスターによってその電流ソース・プルアップ回路を再びイネーブルにし、SCLH信号の立ち上がり時間の最後の部分をスピードアップ

します。正常でない場合、例えば、バスのハングアップから回復するために、1 µ s以上の間SCLラインをプルダウンして、任意の時間にF/Sモード・デバイスによってブリッジ、TR1およびTR2はクローズ、TR3はオープン を閉じることができます。

『STOP』条件でHsモード終了し、そのバス・システムをF/Sモードに戻します。SDAHにおいて『STOP』条件(P)が検出されたとき(図25におけるtrs)アクティブ・マスターはその電流ソースMCSをディスエーブルします。このブリッジは、また、この『STOP』条件を認識して次のアクションをとります。

t<sub>F8</sub>の後トランジスタTR2がクローズになって、SCLHをSCLに接続します。

この時、両方とも H になっています。trsの後トランジスタTR3がオープンになり、SDAラインを開放してプルアップ抵抗Rpによって H にプルアップされます。これはF/Sモード・デバイスの『STOP』条件です。『STOP』条件間でバス・フリーを保証するためにTR3は十分に速くオープンにならなければならず、最も速い次の『STOP』条件はファースト・モード仕様を満足しなければなりません(表5のteur参照)。

2 SDAが H に到達した時(図25の $t_2$ )、トランジスタTR1がクローズしてSDAHをSDAに接続します。(注:全てのラインが H の時相互接続が行われ、バス・ラインのスパイクを回避します。)ファースト・モードの仕様に従って、最小バス・フリー時間の間にTR1およびTR2がクローズされなければなりません(表5の $t_{BUF}$  参照)。

# 13.5.3 混在システムにおけるブリッジに対する タイミング要求

t<sub>1</sub>, t<sub>H</sub>およびt<sub>E</sub>の時、ブリッジのアクションが非常に速いので、SDAH およびSCLHラインに影響を及ぼさないということが図25から見て取 れます。さらに、このブリッジはSDAおよびSCLラインに対するファー スト・モード仕様の関連タイミング条件に適合していなければなりま せん。

#### 14 10ピット・アドレス指定

このセクション(節)では、10ビットアドレス指定について記述し、7 ビットアドレス指定のみが使用されているケースは省略しています。

10ビット・アドレス指定を利用しても、12Cバス仕様のフォーマットが変わることはありません。10ビット・アドレス指定では、『START』条件(S)または反復『START』条件(S)に続く第1バイトの最初の7ビットに、10.1節で説明している予約アドレス1111XXXの組み合わせを利用することができます。10ビット・アドレス指定によって、既存の7ビット・10ビット・アドレス指定が影響を受けることはありません。7ビット・アドレスを持つデバイスおよび10ビット・アドレス指定を持つデバイスを1つの同じ12Cバスを接続することが可能です。また、7ビットおよび10ビット・アドレス指定をF/Sモード・システムまたはHSモード・システムのいずれでも使用することができます。

予約アドレス・ビット1111XXXでは8種類の組み合わせが可能ですが、10ビット・アドレス指定では4種類の組み合わせ11110XXのみ利用可能となります。残りの4種類の組み合わせ11111XXは、将来のI<sup>2</sup>Cバス拡張で必要となる可能性があるため、それを考慮して予約されます。

#### 14.1 第1および第2パイトのビットの定義

10ビットのスレーブ・アドレスは、『START』条件(S)または反復『START』条件(Sr)に続く最初の2バイトから構成されます。

第1バイトの8番目のビットはメッセージの方向を決定するR/Wビットです。第1バイトの最下位ビット(LSB)が0であるということは、マスターが選択されたスレーブからの情報を読み取ることを意味しています。

R/Wビットが0の場合には、第2バイトが10ビット・アドレス指定の残りの8ビット(XXXXXXXX)を含みます。R/Wビットが1の場合にはスレーブからマスターへ送信された次のバイトが含まれます。

#### 14.2 10ビット・アドレスのフォーマット


10ビット・アドレス指定を含むデータ転送では、さまざまな組み合わせの読み込み/書き出しの形式が考えられます。データ転送の形式として以下の例があげられます。

- ・マスター・トランスミッタからスレーブ・レシーバへの転送が10ビット・スレーブ・アドレス指定によって行なわれる場合。転送方向は変化しません(図26参照)『START』条件に続いて10ビット・アドレス指定が行なわれる時、各スレープはスレーブ・アドレスの第1バ小中の最初の7ビッド(11110XX を自分自身のアドレスと比較し、8番目のビッド(R/W)方向ビットが0であるかどうかを調べます。この時、複数のデバイスがアドレスの一致を確認し、それぞれがアクリッジを行なう場合もあります(A1)一致を確認した全てのスレーブは、スレーブ・アドレスの第2バイト中の8ビット(XXXXXXXX を自分のアドレスと比較します。しかし、この時に適合を確認してアクノリッジを行なうことができるスレーブは1つだけになります(A2)。その後、このスレーブが『STOP』条件(P)または異なるスレーブ・アドレスに先行する反復『START』条件(Sr)を受け取るまで、マスターによるこのスレーブへのアドレス指定が継続します。
- ・ 10ビット・アドレス指定によってマスターレシーバがスレーブ・トラ ンスミッタからのデータを読む場合。2つ目のR/WビッK 図27 )の 後で転送方向が変更されます。アクノリッジA2が送られるまでの 手順は、先に説明したマスター・トランスミッタがスレーブ・レシー バにアドレスする場合と同様です。反復『START』条件(Sr)が生 成された時、アドレスの一致を確認したスレーブは以前にアドレ ス指定されたことを記憶しています。一致スレーブは、Srに続くス レーブ・アドレスの第1バイトの最初の7ビットが『START』条件(S) 後に、続いたものと同じかどうかを調べ、次いで第8ビット(R/W) が1であるかどうかを確認します。もし、一致した場合には、この スレーブは自分が送信側としてアドレスされたと考えてアクノリッ ジA3を送ります。マスターによるスレーブ・トランスミッタへのアドレ ス指定は、スレーブが『STOP』条件(P)あるいは異なるスレーブ・ アドレスに先行する反復『START』条件(Sr)が生成された時、他 の全てのスレーブ・デバイスも同様にスレーブ・アドレスの第1バ 小の最初の7ビット(11110XX)を自分のアドレスと比較し、第8 ビッ( R/W )の状態を調べます。しかし、R/W=1であるため( 10ビッ ト・デバイスの場合 またはスレーブ・アドレス11110XXが適合しな いため(7ビット・デバイスの場合)、他のスレーブが応答すること はありません。
- ・混合フォーマット。マスターがスレーブに対してデータを転送した 後、同じスレーブからのデータを読みます(図28),1つのマスター がバスを常に独占します。送信方向は2番目のR/Wビットが送ら れた後に変更されます。


- ・混合フォーマット。マスターが1つのスレーブにデータを送り、次10で別のスレーブにデータを送ります(図29),バスは1つのマスターによって常に占有されます。
- ・混合フォーマット。1回のシリアル転送で10ビットおよび7ビットのアドレス指定が共におこなわれます(図30)。『START』条件(S)が生成された後、または、反復『START』条件(Sr)が生成された後、10ビットまたは7ビットのスレーブ・アドレスの送信が可能となります。図27はマスターが1つのスレーブに7ビット・アドレス指定でデータを送った後、どのようにして2つ目のスレーブに10ビット・アドレス指定でデータ送信を行なうかを示しています。バスは1つのマスターによって、常に占有されます。


#### 注:


- 1. 複合フォーマットは、例えば、シリアル・メモリーをコントロールする場合に利用されます。最初のデータ・バイト中に、内部メモリーの場所が書かれなければなりません。『START』条件(S)とスレーブ・アドレスが再送された後、データの送信が可能になります。
- 2. 以前にアクセスされたメモリーの位置などを自動的に加算また は減算するかについての判断は、設計者によって行なわれま す。
- 3 各バイトに続いて、上の図中でAまたはAで表示されているアクノリッジ・ビットが送信されます。
- 4 I<sup>2</sup>Cバス対応デバイスは、スレーブ・アドレスの送信を予測できるように、『START』条件または反復『START』条件を受け取った時点で各自のバス・ロジックをリセットする必要があります。











## 14.3 10ビット・アドレス指定されたゼネラル・コール・ アドレスおよび開始(START)バイト

12Cバスにおける10ビット・アドレス指定では、通常、『START』条件(S)の後に続く最初の2バイトによって、どのスレーブがマスターに選択されるかが決定されます。唯一の例外が、マスター・トランスミッタが全デバイスに対してアドレスを行なう時の「ゼネラル・コール・アドレス」00000000(00H)です。10ビット・アドレス指定を持つスレーブ・デバイスは、スレーブが7ビット・アドレス指定を持ったデバイスと同じような方法で「ゼネラル・コール・アドレス」に反応します(10.1.1節参照)

「ゼネラル・コール・アドレス」の後、ハードウエア・マスターが10ビット・アドレスを送信します。この場合、この「ゼネラル・コール・アドレス」の後にマスター・トランスミッタのアドレスを含む連続した2つのバイか続きます。このフォーマットを図16に示します。この内、最初のデータ・バイトにマスターのアドレスの8つの最下位ビットが含まれます。(マスター・アドレスには11110XXXが入ります。)

7ビット・アドレス指定の場合と同様に(10/1/2参照),10ビット・アドレス指定の前に『START』バイト0000001(01H)が送られることがあります。

# 15 1/0ステージおよびバス・ラインの電気 的仕様およびタイミング

#### 15.1 標準およびファースト・モード・デバイス

I<sup>2</sup>CバスのI/0レベル、I/0電流、スパイク抑圧、出力スロープ・コントロールおよびピンの静電容量を表4に示します。表5にはI<sup>2</sup>Cバスのタイミングを記載しています。図31はI<sup>2</sup>Cバスのタイミングの定義を示したものです。

表5に示すSCLクロックの'H'および'L'状態の最小ホールド・タイムによって、標準モードの最大転送レートである100kbit/sが決定されます。標準モードあるいはファースト・モードを問わず、どの1℃バス・デバイスも、上記のスピードでそのままデータ送信または受信を行なう能力を持つか、あるいは、8節で述べたクロック同期方式、マスターを強制的に待ち受け状態にし、SCL信号の'L'状態のホールド時間を延長する'を利用することにより、それぞれの最大ビット・レートでの転送に対応できなければなりません。もちろん後者の場合、転送スピードは遅くなります。

#### 表4 I<sup>2</sup>Cバス・デバイスのSDLおよびSCL I/0段の特性

パラメータ	記号	標準モード		高速モード		224 /2-
7,5%=9	記与	MIN.	MAX.	MIN.	MAX.	単位
" L 'レベル入力電圧: 入力レベルが一定な場合 入力レベルがV∞に応じて変化する場合	V <sub>IL</sub>	-0.5 -0.5	1.5 0.3V <sub>DD</sub>	n/a -0.5	n/a 0.3V <sub>DD</sub>	V V
"H ルベル入力電圧: 入力レベルが一定な場合 入力レベルがV <sub>DD</sub> に応じて変化する場合	V <sub>IH</sub>	3.0 0.7V <sub>DD</sub>	(2)	n/a 0.7V <sub>DD</sub> <sup>(1)</sup>	n/a (2)	V V
シュミット・トリガ入力のヒステリシス: V <sub>DD</sub> > 2 V V <sub>DD</sub> < 2 V	V <sub>hys</sub>	n/a n/a	n/a n/a	0.05V <sub>DD</sub> 0.1V <sub>DD</sub>	- -	V V
" L 'レベル出力電圧( オープン・ドレインまた はオープン・コレクタ ):シンク電流3mA時 V DD > 2 V V DD < 2 V	V <sub>OL1</sub> V <sub>OL3</sub>	0 n/a	0.4 n/a	0	0.4 0.2V <sub>DD</sub>	V V
バスの静電容量が10pF~400pF( V <sub>0L2</sub> の並列抵抗を通して最大6mAまで)の場合、V <sub>IHmin</sub> からV <sub>ILmax</sub> への出力立ち下り時間:	t <sub>of</sub>	-	250 <sup>(4)</sup>	20 + 0.1C <sub>b</sub> <sup>(3)</sup>	250 <sup>(4)</sup>	ns
入力フィルタによって抑圧されるスパイクの パルス幅	tsp	n/a	n/a	0	50	ns
入力電圧0.1~0.9V <sub>DDmax</sub> 時、各I/0ピンの入力電流	l <sub>i</sub>	-10	10	-10 <sup>(5)</sup>	10 <sup>(5)</sup>	μА
各1/0ピンの静電容量	Ci	-	10	_	10	pF

#### 注

- 1. 想定されたI℃バス・システム・レベルに適合しない非標準の電源電圧を使用しないデバイスによって、それらの入力レベルがプルアップ抵抗Rpが接続されているVぃ電圧に一致するようにしなければなりません。
- 2. 最大V<sub>IH</sub> = V<sub>DDmax</sub> + 0.5V
- 3. Cb = 1つのバス・ラインの静電容量(単位pF)
- 4 表5で示されているSDAおよびSCL・バス・ラインの最大 $t_{\rm r}$ (300ns)は出力段での最大 $t_{\rm o}$ (250ns)より大きくなります。このことによって、図36に示すように、最大規定 $t_{\rm r}$ を超えることなくSDA/SCLバス・ラインの間に直列保護抵抗(Rs)を接続することが可能になります。
- 5 Vpの供給が切れた時に、ファースト・モード・デバイスのI/OピンがSDAおよびSCLバス・ラインを妨害しないようにする必要があります。

n/a = 規定せず

#### 12Cバス仕様書


#### 表5 F/SモードI<sup>2</sup>Cバス・デバイス<sup>(1)</sup>に対するSDAおよびSCLバス・ラインの特性

パラメータ	記号	標準モード		高速モード		374 1-7-
7,5%-9	ᇎᇹ	MIN.	MAX.	MIN.	MAX.	単位
SCLクロック周波数	f <sub>SCL</sub>	0	100	0	400	kHz
ホールド時間、反復『START』条件 この期間の後、最初のクロック・パルスを生成	t <sub>hd;sta</sub>	4.0	_	0.6	-	μs
SCLクロックの" L "期間	f <sub>LOW</sub>	4.7	-	1.3	-	μs
SCLクロックの"H"期間	t <sub>HIGH</sub>	4.0	_	0.6	-	μs
反復『START』条件のセットアップ時間	t <sub>SU;STA</sub>	4.7	_	0.6	-	μs
データ・ホールド時間: CBUSコンパチのマスター用(注、10.1.3参照) I <sup>2</sup> Cバス・デバイス用	t <sub>HD;DAT</sub>	5.0 0 <sup>(2)</sup>	- 3.45 <sup>(3)</sup>	_ 0 <sup>(2)</sup>	- 0.9 <sup>(3)</sup>	µs µs
データ・セットアップ時間	t <sub>SU;DAT</sub>	250	_	100 <sup>(4)</sup>	1	ns
SDAおよびSCL信号の立ち上がり時間	t <sub>r</sub>	-	1000	20 + 0.1C <sub>b</sub> <sup>(5)</sup>	300	ns
SDAおよびSCL信号の立ち下がり時間	t <sub>f</sub>	-	300	20 + 0.1C <sub>b</sub> <sup>(5)</sup>	300	ns
『STOP』条件のセットアップ時間	t <sub>su;sto</sub>	4.0	-	0.6	-	μs
『STOP』条件と『START』条件との間のバス・フリー時間	t <sub>BUF</sub>	4.7	_	1.3	1	μs
それぞれのバス・ラインの容量性負荷	Сь	_	400	-	400	рF
各接続デバイスの" L "レベルにおける ノイズ・マージン( ヒステリシスを含む )	V <sub>nL</sub>	0.1V <sub>DD</sub>	_	0.1V <sub>DD</sub>	_	٧
各接続デバイスの" H "レベルにおけるノイズ・マージン(ヒステリシスを含む)	V <sub>nH</sub>	0.2V <sub>DD</sub>	_	0.2V <sub>DD</sub>	_	٧

#### 注

- 1. 全ての値はV<sub>IHmin</sub>およびV<sub>ILmax</sub>レベル基準(表4参照)。
- 2 デバイスは内部的にSDA信号に対して300nS以上のホールド時間 SCL信号のV<sub>IHmin</sub>に比較して を有し、SCLの立ち下りエッジでの 不確定な状態を回避しなければなりません。
- 3 最大tho;parは少なくとも、デバイスのSCL信号の'L'期間(tww )を延長していないということを満たしていなければなりません。
- 4. ファースト・モード  $^{12}$ Cバス・デバイスを標準モード  $^{12}$ Cバス・システムに使用することができますが、要求される条件  $^{12}$ Cいるとは、自動的に、そのデバイスが  $^{12}$ SCL 信号の'L'期間を延長しない状態になります。あるデバイスが  $^{12}$ SCL 信号の'L'期間を延長しない場合には、SCLラインが開放されより  $^{12}$ Cバス仕様に従って)以前に、次のデータをSDAラインに出力しなければなりません。
- 5. Cb = 1つのバス・ラインのトータル容量(単位pF), Hsモード・デバイスと混在された場合には表6に従って、より高速の立ち下りも許容できます。

n/a = 規定せず



#### 15.2 Hsモード・デバイス

I<sup>2</sup>CバスHsモード・デバイスのI/Oレベル、I/O電流、スパイク抑圧、スロープ・コントロールおよびピン容量を表6に示します。バス・ラインの H 'レベルと' L 'レベルのノイズ・マージンは、F/SモードI<sup>2</sup>Cバス・デバイスで規定した値と同じです。

図32にHsモード・タイミングに関する全てのタイミング・パラメータを示します。『normal』開始条件SはHsモードにはありません。アドレス・ビット、R/Wビット、アクノリッジ・ビットおよびDATAビットのタイミング・パラメータは全て同じ値です。外部Rpは内部電流源を使用しないでSCLHをプルアップする必要がありますので、アクノリッジ・ビット後の第1SCLHクロック信号の立ち上がりエッジのみが異なっています。

バス・ラインのHsモード・タイミング・パラメータを表7で規定しています。SCLHクロック信号の"H"および"L"の最小期間ならびに最大立ち上がり時間、立ち下り時間によって最大ビット・レートが決定されます。

内部発生のSCLH信号の L 'および' H 'レベルの期間が、それぞれ、200nsおよび100nsであればHsモード・マスターは、3.4Mbit/sの最大ビット・レートのとき、外部SCLHクロック・パルス(立ち上がりおよび立ち下り時間を考慮)に対する要求条件を満足します。従って、Hsモ・ド・マスターによってSCLH信号を生成するために10MHzの基本周波数または10MHzの高調波周波数を使用することができます。SCLHクロックの最大" H 'および' L '期間には制限がなく、最低ビット・レートにも制限がありません。

タイミング・パラメータは、各バス・ラインについて100pFまでの容量性負荷の値に無関係であり、最大3.4Mbit/sまでのビット・レートが可能です。バス・ラインの負荷容量値がこれより高くなると、ビット・レートが徐々に低下します。400pFの容量性バス負荷の場合のタイミング・パラメータは表7で規定されており、そのときの最大ビットレートは1.7Mbit/sになっています。100pFと400pFの間の容量性バス負荷の場合、タイミング・パラメータは直線的に補間される必要があります。立ち上がりおよび立ち下り時間は、送信ラインSDAHおよびSCLHの最大伝搬遅延時間に依存しており、開放された終端からの反射を回避しています。

## 表6 Hsモード12Cバス・デバイスのSDAH、SCLH、SDAおよびSCL 1/0段の特性

パラメータ	記号	Hs <b>モード</b>		単位
7,32-9	10 5	最大	最小	平 位
" L "レベル入力電圧	V <sub>IL</sub>	-0.5	0.3V <sub>DD</sub> <sup>(1)</sup>	V
" H "レベル入力電圧	V <sub>IH</sub>	0.7V <sub>DD</sub> <sup>(1)</sup>	V <sub>DD</sub> + 0.5 <sup>(2)</sup>	V
シュミット・トリガー入力のヒステリシス	V <sub>hys</sub>	0.1V <sub>DD</sub> <sup>(1)</sup>	_	V
" L 'レベル出力電圧( オープン・ドレイン ) SDAH、SDAおよびSCLHにおいて 3mAのシンク電流 V <sub>DD</sub> > 2V V <sub>DD</sub> < 2V	V <sub>OL</sub>	0 0	0.4 0.2V <sub>DD</sub>	V V
トランスファー・ゲートのON抵抗、3mAにおいてSDAとSDAHとの間またはSCLと SCLHとの間のVoLレベルでの両電流方向	R <sub>onL</sub>	_	50	1/2
トランスファー・ゲートのON抵抗、SDAとSDAHとの間またはSCLとSCLHとの間、 両方ともVppレベル	R <sub>onH</sub> <sup>(2)</sup>	50	_	k½
SCLH電流源のプルアップ電流。 0.3V <sub>ID</sub> と0.7V <sub>ID</sub> との間のSCLH出力レベルに適用。	I <sub>CS</sub>	3	12	mA
10~100pFの容量性負荷を持ったSCLHにおける出力立ち上がり時間(電流源はイネーブル)および立ち下り時間	$t_{rCL}, t_{rCL}$	10	40	ns
3mAの外部プルアップ電流源および400pFの容量性負荷を持ったSCLHにおける出力立ち上がり時間(電流源はイネーブル)および立ち下り時間	$t_{rCL}^{(3)}, t_{fCL}^{(3)}$	20	80	ns
10~100pFの容量性負荷を持ったSDAHにおける出力立ち下がり時間	t <sub>fDA</sub>	20	80	ns
400pFの容量性負荷を持ったSDAHにおける出力立ち下がり時間	t <sub>fDA</sub> <sup>(3)</sup>	40	160	ns
入力フィルタによって抑圧されるSDAHおよびSCLHにおけるスパイクのパルス幅	t <sub>SP</sub>	0	10	ns
0.1V <sub>Db</sub> と0.9V <sub>Db</sub> との間の入力電圧を持った各I/0ピンの入力電流	l <sub>i</sub> <sup>(4)</sup>	_	10	μА
各1/0ピンの静電容量	Ci	_	10	pF

## 注


- 1. 規定された I<sup>2</sup>Cバス・システム・レベルに準拠しない非標準の電源電圧を使用するデバイスにおいて、その入力レベルはプルアップ 抵抗Rpが接続されるV<sub>DD</sub>電圧に比例します。
- 2 レベル・シフターの機能を持つデバイスは、SDLおよびSCLにおいて5.5Vの最大入力電圧まで許容する必要があります。
- 3 100pFと400pFとの間の容量性バス負荷に対して、立ち上がり時間および立ち下り時間は直線的に補間されなければなりません。
- 4 電源電圧がスイッチ・オフされたときには、Hsモード・スレーブ・デバイスのSDAHおよびSCLH I/Oはフローティング状態になっていなければなりません。電流源出力回路には、通常、Vmとの間にクリッピング・ダイオードがありますが、この回路があるために、Hsモード・マスター・デバイスのSCLHまたはSDAH I/O段にとって上記のことは必ずしも必須な条件ではありません。このことは、SDAHおよびSCLHラインに影響を与えることなしにHsモード・マスター・デバイスの電源電圧をスイッチ・オフする必要がないということを意味しています。

## 表7 Hsモード1<sup>2</sup>Cバス・デバイスのSDAH、SCLH、SDAおよびSCLバス・ラインの特性(1)

パラメータ	記号	C <sub>b</sub> = 100 pF(最大)		$C_b = 400 pF^{(2)}$		単位
7,7,7-9	IC 5	最 小	最大	最小	最大	平业
SCLHクロック周波数	f <sub>SCLH</sub>	0	3.4	0	1.7	MHz
開始条件のセットアップ時間(繰り返し)	t <sub>SU;STA</sub>	160	-	320	-	ns
開始条件のホールド時間 繰り返し)	t <sub>HD;STA</sub>	160	_	320	_	ns
SCLHクロックの" L '期間	f <sub>LOW</sub>	160	_	320	_	ns
SCLHクロックの" H '期間	t <sub>HIGH</sub>	60	_	120	_	ns
データ・セットアップ時間	t <sub>SU;DAT</sub>	10	_	10	_	ns
データ・ホールド時間	t <sub>HD;DAT</sub>	O <sup>(3)</sup>	70	0(3)	150	ns
SCLH信号の立ち上がり時間	f <sub>rCL</sub>	10	40	20	80	ns
アクノリッジ・ビット後のSCLH信号の立ち上が リ時間	f <sub>rCL1</sub>	20	80	40	160	ns
SCLH信号の立ち下がり時間	f <sub>fCL</sub>	10	40	20	80	ns
SDAH信号の立ち上がり時間	t <sub>rDA</sub>	20	80	40	160	ns
SDAH信号の立ち下がり時間	t <sub>fDA</sub>	20	80	40	160	ns
停止条件のセットアップ時間	t <sub>su;sto</sub>	160	_	320	_	ns
SDAHおよびSCLHラインの容量性負荷	Сь	_	100	_	400	pF
SDAH+SDAラインおよびSCLH+SCLラインの容量性負荷	Сь	-	400	_	400	pF
各接続デバイスの L レベル・ノイズ・マージン(ヒステリシスを含む)	V <sub>nL</sub>	0.1V <sub>DD</sub>	-	0.1V <sub>DD</sub>	-	٧
各接続デバイスの" H "レベル・ノイズ・マージン( ヒステリシスを含む )	V <sub>nH</sub>	0.2V <sub>DD</sub>	_	0.2V <sub>DD</sub>	-	V

#### 注

- 1. 全ての値はV<sub>IHmin</sub>およびV<sub>ILmax</sub>レベル基準(表6参照)。
- 2 100pF~400pFのバス・ライン負荷に対して、タイミング・パラメータは直線的に補間されなければなりません。
- 3 一つのデバイスにおいて、SCLH信号の立ち下りエッジの $V_{IH}$ と $V_{IL}$ との間の規定できない個所をブリッジするために、データ・ホールド・ラインを内部で供給しなければいけません。SCLH信号の立ち下りエッジの入力回路のスレッシュホールド値をできるだけ小さくして、このホールド時間を最小にする必要があります。



# 16 I<sup>2</sup>Cバス・デバイスとバス・ライン間の 電気的接続

I<sup>2</sup>Cバス・デバイスのI/Oに関する電気的仕様およびこれらに接続されたバス・ラインの特性は15節に記述しています。


1.5Vおよび3Vの固定入力レベルを持ったI℃バス・デバイスには、それぞれ独自の最適な電源電圧があります。5V±10%電源にはプルアップ抵抗を接続しなければなりません(図33),V<sub>D</sub>に関連した入力レベルを持ったI℃バス・デバイスは共通の電源ラインを持ち、そのラインにはプルアップ抵抗を接続する必要があります(図34)


固定入力レベルを持ったデバイスがVmに関連した入力レベルと複合された場合には、後者は5V±10%の共通電源ラインに接続され、かつ図35に示されるように、SDAおよびSCLピンにプルアップ抵抗を接続する必要があります。


新しい高速およびHsモード・デバイスは、表4および表6で規定されたように、入力レベルに関連した電源電圧を持っていなければなりません。


入力レベルは次の方法で規定されます。

- ・"L"レベルのノイズ・マージンが0.1Vppである。
- ・"H"レベルのノイズ・マージンが0.2Vmである。
- 図36に示されたように、SDAおよびSCLライン上の高電圧スパイク(例えば、テレビ受像管のフラッシュ・オーバーによって発生)を回避するために、300のシリーズ抵抗(Rs)を用いることができます。









## 16.1 標準モード I<sup>2</sup>Cバス・デバイスの抵抗RpとRsの 最大値および最小値

標準モードI<sup>2</sup>Cバス・システムに対して、図35内の抵抗RpおよびRsの値は次のパラメータに依存します。

- ·電源電圧
- ・バスの静電容量
- ・接続デバイス数(入力電流+リーク電流)

バス容量はワイヤー、接続部およびピンのトータルの静電容量です。この容量により、立ち上がり時間が規定されているため、R<sub>p</sub>の最大値が制限されます。R<sub>p max</sub>とバス容量との関係を図39に示します。

各入出力接続の最大" H"レベル入力電流の規定最大値は10  $\mu$  A です。" H"レベルのときの必要ノイズ・マージンが $0.2V_{00}$ であるので、この入力電流によって $R_p$ の最大値が制限されます。トータル" H"レベル入力電流と $R_p$  maxとの関係を図40に示します。




図37 Rs値をパラメータとしたときのRpの最小値と 供給電圧との関係




図39 標準モードI<sup>2</sup>CバスにおけるRpの最大値と バス容量との関係




図38 供給電圧をパラメータとしたときのRsの 最大値とRpとの関係




図40 供給電圧をパラメータとしたときの "H"レベル合計入力電流とRpの最大値との関係

## 17 アプリケーション情報

## 17.1 ファースト・モード I<sup>2</sup>Cバス・デバイスの出力段のス ロープ制御

I<sup>2</sup>Cバス・デバイスのI/0部の電気的仕様およびそこに接続されているバス・ラインの特性は15節に記述されています。

図41および図42は、それぞれ、CMOSおよびバイポーラICにおける出力段でのスロープ・コントロール例を示したものです。立ち下りエッジのスロープはミラー(Miller)コンデンサ(C1)および抵抗(R1)によって決定されます。C1とR1の標準的な値が図に表記されています。表4において、出力立ち下り時間 $t_{cr}$ の許容誤差が大きいということは、回路設計がそれほど大きく影響しないということを意味しています。立ち下り時間は、外部バス負荷(Cb)と外部並列抵抗(Rp)によってわずかに影響を受けるのみです。しかし、表5に示す立ち上がり時間( $t_{cr}$ )は、主としてバスの容量性負荷と並列抵抗の値によって決定されます。




図41 CMOSテクノロジーにおける出力段の スロープ・コントロール





図42 バイポーラ・テクノロジーにおける出力段の スロープ・コントロール

## 17.2 ファースト・モード I<sup>2</sup>Cバス・デバイスのスイッチ付き プルアップ回路

図43のスイッチ付きプルアップ回路は、供給電圧 $V_{00}$ =5V±10%、最大容量性負荷が400pFの場合のためのものです。この回路はバス・レベルによってコントロールされているため、スイッチング・コントロール信号を別途追加する必要はありません。立ち上がり/立ち下がり時、HCT4066内のバイラテラル・スイッチは、 $0.8V \sim 2.0V$ のバス・レベルで並列抵抗 $R_{p2}$ を0N,0FFコントロールします。抵抗 $R_{p1}$ および $R_{p2}$ を組み合わせて使用することによって、バス・ラインを最大規定立ち上がり時間( $t_R$ )である300ns以内に引き上げることが可能になります。コントロールを行っている $I^2$ Cバス・デバイスの最大シンク電流が、 $V_{0.2}$ =0.6Vの時6mA、または、 $V_{0.1}$ =0.4Vの時3mAをそれぞれ超えることはありません。

直列抵抗Rsは必ずしも必要ではありません。これらの直列抵抗は I<sup>2</sup>Cバス・デバイスのI/0ステージをバス・ライン上での高電圧スパイクから保護するため、またはバス・ライン信号のクロストークやアンダーシュード 目的の場所まで届かないことを抑えるために利用します。Rsの最大値は、R<sub>2</sub>をオフにするためにバス・ラインを'L'レベルに設定された状態で、この抵抗を介した電圧降下の最大許容値によって決定します。



#### 12Cバス仕様書

CDA

#### 17.3 バス・ラインの配線パターン

一般にバス・ラインへの、またはバス・ラインからの干渉やクロストークが最小になるような配線が必要です。並列デバイスのインピーダンスが比較的高いため、バス・ラインは" H "レベル時にクロストークや干渉を最も受けやすくなります。

PCBまたはリボン・ケーブル上のバス・ラインの長さが10cmを超え、かつVooやVssラインが含まれている場合には、以下のような配線パターンにする必要があります。

ODI	
$V_{DD}$	
$V_{SS}$	
SCL	
V <sub>ss</sub> ライ. リます。	ンのみが含まれている場合には、以下の配線パターンにな ,
SDA	
Vss	
001	

これらの配線パターンでは、SDAおよびSCLの容量性負荷が同一となります。VssまたはVssレイヤーを持つPCBが使われている場合は、VssおよびVnoラインを省略することができます。

バス・ラインがツイスト線である場合には、各バス・ラインに必ずVssJターンをツイストする必要があります。あるいは、その代わりに、SCLラインにVssJターン、SDAラインにVpJターンをツイストしてもかまいません。後者の場合には、ツイスト線の両端でVssラインとVpラインを切り離すためにコンデンサが必要になります。

バス・ラインがシールド付きの場合( Vssにシールド接続されている場合)は、干渉を最小に抑えることができます。しかし、クロストークを最小に抑えるために、SDAラインとSCLラインの間でシールド付きケーブルに低容量のカップリング・コンデンサを付けておく必要があります。

## 17.4 ファースト・モード I<sup>2</sup>Cバス・デバイスの抵抗Rpおよび Rsの最大値と最小値

ファースト・モード1°Cバスに接続された抵抗RpおよびRsの最大値と最小値は16.1節の表37,表38および表40から計算することができます。ファースト・モード1°Cバスの立ち上がり時間(tr)は標準モードに比べて小さいので、バスの静電容量によって決定されるRpの値は図39で示された値より小さくなります。ファースト・モード1°Cバスにおけるバスの静電容量(Cb)とRpの最大値との関係を図39(RsとRpの関係)の代わりに図44に示します。




図44 ファースト・モードI<sup>2</sup>CバスにおけるRpの最大値と t<sub>rmx</sub>要求を満たすバス容量との関係

# 17.5 Hsモード1<sup>2</sup>Cバス・デバイスの抵抗RpおよびRsの最大値と最小値

HsモードI<sup>2</sup>Cバスに接続された抵抗RpおよびRsの最大値と最小値は表6および表7から計算することができます。これは、異なった立ち上がり時間、立ち下り時間、バス・ラインの負荷、電源電圧、混在スピード・システムおよびレベル・シフトに依存しますのでいろいろな組み合わせ値が得られます。従って、この仕様にはグラフを記載していません。

# 18 F/SモードI<sup>2</sup>Cバス・システム用の 双方向性レベル・シフタ

0.5μm以下の誤差を持った集積回路に関する最新テクノロジーのプロセスでは最大電源電圧が制限されますので、ディジタル I/ 0信号のロジック・レベルも制限されます。これらの低電圧回路を従来の5Vデバイスとインターフェースさせるにはレベル・シフタが必要になります。 I<sup>2</sup>Cバスのような双方向性バスにおいて、このようなレベル・シフタもまた方向コントロール信号(1)を用いずに双方向性である必要があります。この問題を解消する最も簡単な方法は各バス・ラインにディスクリートMOS-FETを接続することです。

<sup>(1)</sup> US5,689,196認証;関連するパテントは未出願。

このように非常に簡単なソリューションであるにもかかわらず、方向 コントロール信号を用いない双方向性レベル・シフトの要求を満たすだけではなく、次のような条件をも満たしています。

- 残りのバス・システムからパワー・ダウンされたバス部を絶縁する。
- ・『高電圧』側からの高電圧スパイクに対して『低電圧』側を保護 する。


この双方向性レベル・シフタは、標準モード(100kbit/sまで)およびファースト・モード(400kbit/s)の1<sup>2</sup>Cパス・システムのいずれにもこの双方向性レベル・シフタを使用することができます。これは、Hsモード・システム用にはデザインされておらず、レベル・シフトの機能を持ったブリッジとして利用することができます(13.5節参照)。

#### 18.1 異なったロジック・レベルとのデバイス接続

16節には電源電圧へのプルアップ抵抗を用いて、異なった電圧のデバイスをどのようにして同一バス上で接続することができるかということを記述しています。これは最も簡単な方法ですが、低い電圧のデバイスの1/0は5Vとインターフェースできる必要があります。

このことにより製造がより高価になります。しかしながら、双方向性レベル・シフタを使用することにより、各セクションが異なった電源電圧と異なったロジック・レベルを持った1°Cバス・システムの2セクション間の相互接続が可能になります。このような構成例を図45に示します。左側の『低電圧』セクションにはデバイスと3.3V電源の間にプルアップ抵抗があり、右側の『高電圧』セクションにはデバイスと5V電源の間にプルアップ抵抗があります。各セクションにはロジック入力レベルに関連した1/0とオープン・ドレインの出力段があります。

各バス・ラインのレベル・シフタは同じタイプであり、ディスクリートN チャンネル・エンハンストメントMOS-FET(シリアル・データ・ラインSDA 上のTR1およびシリアル・クロック・ラインSCL上のTR2)で構成されています。ゲート(g)は最低の電源電圧V<sub>DD</sub>に、ソース(s)は『低い電圧』側のバス・ラインに、そしてドレイン(d)は『高い電圧』側のバス・ラインに接続される必要があります。多くのMOS-FETはソースに内部接続されたサブストレートを持っていますが、これ以外の場合には外部接続する必要があります。各MOS-FETのドレインとサブストレートの間には内部ダイオート(N-P接合)があります。



#### 18.1.1 レベル・シフタの動作

レベル・シフタの動作中には次の3つの状態を考慮する必要があります。

- 1. いかなるデバイスもバス・ラインにプルダウンしてはいけません。 『低い電圧』セクションはプルアップ抵抗RPによって3.3Vにプルアップされます。MOS-FETのゲートとソースは共に3.3Vであるので、このVesはスレッシュホールド電圧以下であり、MOS-FETは導通しません。このことにより、『高い電圧』セクションのバス・ラインをプルアップ抵抗RP経由で5Vにプルアップすることができるようになります。従って、両セクションのバス・ラインは"H"になっていますが、両ラインとも別々の電圧レベルになっています。
- 2 3.3Vデバイスのバス・ラインは"L"レベルにプルダウンされます。 MOS-FETのソースもまだ"L"レベルになりますが、ゲート電圧は3.3Vのままです。V<sub>GS</sub>はスレッシュホールド以上になり、MOS-FETの導通が開始します。それから、『高い電圧』セクションもまた、導通しているMOS-FET経由で3.3Vデバイスによって"L"レベルにプルダウンされます。従って、両セクションのバス・ラインが"L"になって同じ電圧レベルになります。

3. 5Vデバイスのバス・ラインは"L"レベルにプルダウンされます。Vssがスレッシュホールドを超えてMOS-FETが導通し始めるまでMOS-FETのドレイン・サブストレート・ダイオードは『低い電圧』セクションにプルダウンされます。『低い電圧』セクションのバス・ラインは、さらに、導通しているMOS-FET経由で5Vデバイスによっで"L"レベルにプルダウンされます。従って、両セクションのバス・ラインが"L"になって同じ電圧レベルになります。

この3つの状態は、駆動しているデバイスの如何にかかわらず、ロジック・レベルがバス・システムの両方向に転送されるということを表しています。状態1はレベル・シフトの機能を実行しています。状態2および3は、12Cバス仕様で要求されるように、両セクションのバス・ライン間の『ワイヤードAND』の機能を実行しています。

V<sub>DD1</sub>としての3.3VおよびV<sub>DD2</sub>としての5V以外の電源電圧にも適応することができます、つまり、V<sub>DD1</sub>としての2VおよびV<sub>DD2</sub>としての10Vの電源電圧を利用することもできます。通常動作においてV<sub>DD2</sub> はV<sub>DD1</sub> に等しいか、これ以上の電圧である必要があります(電源ON/OFFのとき、V<sub>DD2</sub> はV<sub>DD1</sub>以下まで低下してもかまいません)。

# 19 フィリップスから供給される開発ツール

## 表8 I<sup>2</sup>C評価ボード

プロダクト	内 容
OM4151/S87COOKSD	マイクロコントローラ、LCD、LED、パラレルI/O、SRAM、EEPROM、クロック、DTMF発生器、AD/DAコンバータを持ったI <sup>2</sup> Cバス評価ボード
OM5027	低電圧・低電力ICおよびソフトウエア用のI <sup>2</sup> Cバス評価ボード
OM5500	PCF2166 LCDドライバとPCD3756A テレコム・マイクロコントローラ用のデモ・キット

# 表9 80051ベース・システム用の開発ツール

プロダクト	内 容
PDS51	ボード・レベルのフル装備ICE( イン・サーキット・エミュレータ ): PCへのRS232インターフェース、ユニバーサル・マザーボード、ターミナル・エミュレーション経由でコントロール

## 表10 68000ベース・システム用の開発ツール

プロダクト	内 容
OM4160/2	SCC68070を持ったマイクロ・コア - 2デモ / 評価ボード
OM4160/4	90CE201を持ったマイクロ・コア-4デモ / 評価ボード
OM4160/5	90CE301を持ったマイクロ・コア - 5デモ / 評価ボード

## 表11 I<sup>2</sup>Cアナライザ

プロダクト	内容	
OM1022	マルチ・マスターの機能を持ったPC I <sup>2</sup> Cバス・アナライザ。I <sup>2</sup> Cバスによる実験およびその動作を分析するためのハードウエアおよびソフトウエア(IBMまたはこれとコンパチのPCで動作)。ドキュメントを含む。	
OM4777	OM1022と類似であるがシングル・マスターのみ。	
PF8681	PM3580ロジック・アナライザ・ファミリ用のI <sup>2</sup> Cバス・アナライザ・サポート・パッケージ	

# 20 参考資料

# 表12 データ・ハンドブック

	タイトル	オーダー・コード
ICO1: Sem	iconductors for Radio, Audio and CD/DVD Systems	9397 750 02453
ICO2: Semi	conductors for Television and Video Systems	9397 750 01989
ICO3: Semi	iconductors for Wired Telecom Systems (parts a & b)	9397 750 00839, 9397 750 00811
IC12: I <sup>2</sup> C P	Peripherals	9397 750 01647
IC14: 8048-	-based 8-bit microcontrollers	9398 652 40011
IC17: Semi	conductors for wireless communications	9397 750 01002
IC18: Semi	conductors for in-car electronics(日本で供給不可)	9397 750 00418
IC19: ICs	for data communications	9397 750 00138
IC20: 80C5	11-based 8-bit microcontrollers + Application notes and Development tools	9397 750 00963
IC22: Mult	imedia ICs	9397 750 02183

# 表13 カタログ、リーフレット、ラボ・レポート、本等

タイトル	オーダー・コード
Can you make the distance with I <sup>2</sup> C-bus (information about the P82B715 I <sup>2</sup> C-bus extender IC)	9397 750 00008
I2C-bus multi-master & single-master controller kits	9397 750 00953
Desktop video (CD-ROM)	9397 750 00644
80C51 core instructions quick reference	9397 510 76011
80C51 microcontroller selection guide	9397 750 01587
OM5027 I <sup>2</sup> C-bus evaluation board for low-voltage, low-power ICs & software	9398 706 98011
P90CL301 I <sup>2</sup> C driver routines	AN94078
User manual of Microsoft Pascal I <sup>2</sup> C-bus driver (MICDRV4. OBJ)	ETV/IR8833
C routines for the PCF8584	AN95068
Using the PCF8584 with non-specified timings and other frequently asked questions	AN96040
User's guide to I <sup>2</sup> C-bus control programs	ETV8835
The I2C-bus from theory to practice (book and disk)	Author: D. Paret Publisher: Wiley ISBN: 0-471-96268-6
Bi-directional level shifter for I <sup>2</sup> C-bus and other systems	AN97055
OM5500 demo kit for the PCF2166 LCD driver and PCD3756A telecom microcontroller	9397 750 0054

メ モ