## Verilog-HDL ゼミ 第 4 週・練習問題「順序回路と assign 文」

問 1.

第3週のゼミ課題・問1で作成したモジュール counter の出力について、奇数個のビットが1のときには1を出力し、偶数個のビットが1のとき(4'b0000を含む)には0を出力するモジュール counter\_trans を作成してください。なお、作成したモジュールのシミュレーションを行う際は、テストベンチ counter\_trans\_tb.v を用いて行ってみてください。

```
module counter_trans ( CLK, RESETL, OUT ); // 4bit counter input CLK, RESETL; output OUT; wire [3:0] tmp; // counter の出力に接続 // counter モジュールを呼び出す ...; // 奇数個のビットが1の時には1,偶数個のビットが1のときには0を出力 assign OUT = ...; endmodule
```

プログラムリスト 1. counter\_trans.v

```
`timescale 1ps / 1ps
module counter_trans_tb;
reg
      CLK, RESETL;
wire
      OUT;
parameter STEP = 1000;
// counter_trans を呼び出す
counter_trans counter_trans ( CLK, RESETL, OUT );
// クロック生成
always begin
      CLK = ~CLK; #(STEP/2); // 半ステップ毎に CLK を反転してクロック生成
end
// テスト入力
initial begin
      $dumpfile("counter_trans_tb.vcd");
      $dumpvars(0, counter_trans_tb);
      $monitor( $stime, " CLK=%b RESETL=%b Q=%b OUT=%b", CLK,
RESETL, counter_trans.counter.Q, OUT);
                   CLK = 0; RESETL = 1;
      #STEP
                   RESETL = 0;
                   RESETL = 1;
      #STEP
      // 20 回カウントアップして終了(20 クロック分進める)
                   $finish;
end
endmodule
```

プログラムリスト 2. counter\_trans\_tb.v

以下にコマンド実行例を示します。今回は前回の問2の場合と同様に、出力ファイルと期待値ファイルとの比較によってモジュールが正しく作成できたかを確認しています。動作確認については、テストベンチにおいて4ビットカウンタモジュール counter のカウント値とcounter\_transの出力を同時に出力しているため、テストベンチの実行結果を目視することでも行うことができます。また、赤文字で示したファイルの指定に注意してください。

```
コマンド例) > iverilog -o counter_trans_tb -s counter_trans_tb counter_tb.v counter_trans.v counter.v
```

```
vvp counter_trans_tb > counter_trans_tb_out.txt
fc counter_trans_tb_out.txt counter_trans_tb_true_iv.txt
gtkwave counter_trans_tb.vcd
```

or

```
cver counter_trans_tb.v counter_trans.v counter.v >
counter_trans_tb_out.txt
```

fc counter\_trans\_tb\_out.txt counter\_trans\_tb\_true\_cv.txt
gtkwave counter\_trans\_tb.vcd

※ ファイル比較コマンドのfcは、Linux系のOSではdiffとなります。

```
■ コマンドプロンプト
                                                                                                     X
C:¥Users¥pnzoz¥Documents¥etc¥zemi¥2021¥week04>vvp counter_trans_tb
VCD info: dumpfile counter_trans_tb.vcd opened for output.
0 CLK=0 RESETL=1 Q=xxxx OUT=x
500 CLK=1 RESETL=1 Q=xxxx OUT=x
          1000 CLK=0 RESETL=0 Q=0000 OUT=0
                           RESETL=0 Q=0000 OUT=0
          1500 CLK=1.
          2500 CLK=1 RESETL=1 Q=0001 OUT=1
3000 CLK=0 RESETL=1 Q=0001 OUT=1
3500 CLK=1 RESETL=1 Q=0010 OUT=1
4000 CLK=0 RESETL=1 Q=0010 OUT=1
         4500 CLK=1
                           RESETL=1
                                          Q=0011 OUT=0
         5000 CLK=0 RESETL=1
5500 CLK=1 RESETL=1
                                          Q=0011 OUT=0
                                          Q=0100 OUT=1
         6000 CLK=0 RESETL=1
                                          Q=0100 OUT=1
         6500 CLK=1
                           RESETL=1 Q=0101 OUT=0
          7000 CLK=0 RESETL=1
                                          Q=0101 OUT=0
         7500 CLK=0 RESETL=1

7500 CLK=1 RESETL=1

8000 CLK=0 RESETL=1

9000 CLK=0 RESETL=1

9500 CLK=1 RESETL=1
                                          Q=0110 OUT=0
                                          Q=0110 OUT=0
Q=0111 OUT=1
                                          Q=0111 OUT=1
                                          Q=1000 OUT=1
        10000 CLK=0 RESETL=1
10500 CLK=1 RESETL=1
11000 CLK=0 RESETL=1
                                          Q=1000 OUT=1
                                          Q=1001 OUT=0
                                          Q=1001 OUT=0
        11500 CLK=1
                           RESETL=1 Q=1010 OUT=0
        12000 CLK=0 RESETL=1 Q=1010 OUT=0
12500 CLK=1 RESETL=1 Q=1011 OUT=1
13000 CLK=0 RESETL=1 Q=1011 OUT=1
13500 CLK=1 RESETL=1 Q=1100 OUT=0
         Q=1100 OUT=0
                           RESETL=1
         14500 CLK=1
                                          Q=1101 OUT=1
         Q=1101 OUT=1
         15500 CLK=1
                           RESETL=1
                                          Q=1110 OUT=1
        16500 CLK=0 RESETL=1
17000 CLK=1 RESETL=1
17500 CLK=1 RESETL=1
18000 CLK=0 RESETL=1
18500 CLK=1 RESETL=1
19000 CLK=0 RESETL=1
        16000 CLK=0 RESETL=1
                                          Q=1110 OUT=1
                                          Q=1111 OUT=0
Q=1111 OUT=0
                                          Q=0000 OUT=0
                                          Q=0000 OUT=0
                                          Q=0001 OUT=1
                           RESETL=1
RESETL=1
         19000 CLK=0
                                          Q=0001 OUT=1
        19500 CLK=1
                                          Q=0010 OUT=1
                           RESETL=1
        20000 CLK=0
                                          -Q=0010_OUT=1
        20500 CLK=1.
                           RESETL=1
                                          Q=0011 OUT=0
        21000 ČLK=0 RESETL=1 Q=0011 OUT=0
21500 CLK=1 RESETL=1 Q=0100 OUT=1
22000 CLK=0 RESETL=1 Q=0100 OUT=1
```

図 1. 出力結果の例(vvp)




図 2. 波形表示例 (gtkwave)

次に、グレイコードカウンタについて考えてみます。グレイコードカウンタは、表 1 に示すように常に出力の 1 ビットのみが変化するカウンタのことをいいます。グレイコードカウンタは図 3 のブロック図のようになり、4 ビットのフリップフロップと、フリップフロップに入力するグレイコード生成の組み合わせ回路から構成されます。

表 1. グレイコードカウンタの真理値表

現在値	次の値
0000	0001
0001	0011
0011	0010
0010	0110
0110	0111
0111	0101
0101	0100
0100	1100
1100	1101
1101	1111
1111	1110
1110	1010
1010	1011
1011	1001
1001	1000
1000	0000




図 3. グレイコードカウンタのブロック図

回路としては、プログラムリスト 3 のように記述されます。グレイコードカウンタのグレイコード生成部は function 文で記述した部分となります。function 文においては、表 1 を参考に、現在のカウンタ値を入力として次のカウンタ値を出力するように記述してみてください。最後のalways 文はフリップフロップです。リセット信号の立下りによって非同期にカウンタがリセットされます。また、リセット信号が 0 でなければクロック信号 CLK の立ち上がり毎にカウントアップされます。レジスタ Q にカウントアップ値を代入する際は、function 文で定義した gray を呼び出します。gray は次のカウンタ値を出力するため、呼び出しの際には現在のカウンタ値 Q を入力として与えることに注意してください。

## 問 2.

プログラムリスト 3 に示すグレイコードカウンタ gray\_counter を完成させ、シミュレーション によりグレイコードカウンタが正しく動作することを確認してください。シミュレーションに使用するテストベンチについては、プログラムリスト 4 を使用してください。

```
module gray_counter ( CLK, RESETL, Q );
input CLK, RESETL;
output [3:0] Q;
reg [3:0] Q;
// グレイコード生成部
function [3:0] gray;
input [3:0] gray_in;
      case ( gray_in )
             // 現在のカウンタ値によって次のカウンタ値を代入
             4'b0000: gray = 4'b0001;
             4'b0001: gray = 4'b0011;
             // 以下より表1の残りのカウンタ値の場合について記述
             default: gray = 4'bxxxx;
      endcase
endfunction
always @( posedge CLK or negedge RESETL ) begin
      if ( RESETL == 1'b0 )
             Q <= 4'h0;
      else
             // gray の出力を代入
             Q <= ...;
end
endmodule
```

プログラムリスト 3. gray\_counter.v

```
`timescale 1ps / 1ps
module gray_counter_tb;
reg
      CLK, RESETL;
wire
      [3:0] Q;
parameter STEP = 1000;
// グレイコードカウンタを呼び出す
gray_counter gray_counter( CLK, RESETL, Q );
// クロック生成
always begin
      CLK = ~CLK; #(STEP/2); // 半ステップ毎に CLK を反転してクロック生成
end
// テスト入力
initial begin
      $dumpfile("gray_counter_tb.vcd");
      $dumpvars(0, gray_counter_tb);
      $monitor( $stime, " CLK=%b RESETL=%b Q=%b", CLK, RESETL, Q);
                   CLK = 0; RESETL = 1;
                   RESETL = 0;
      #STEP
      #STEP
                   RESETL = 1;
      // 20 回カウントアップして終了(20 クロック分進める)
                   $finish;
end
endmodule
```

プログラムリスト 4. gray\_counter\_tb.v

```
■ コマンドプロンプト
                                                                                               ×
                                                                                      C:¥Users¥pnzoz¥Documents¥etc¥zemi¥2021¥week04>vvp gray_counter_tb
VCD info: dumpfile gray_counter_tb.vcd opened for output.
0 CLK=0 RESETL=1 Q=xxxx
500 CLK=1 RESETL=1 Q=xxxx
1000 CLK=0 RESETL=0 Q=0000
1500 CLK=1 RESETL=0 Q=0000
        2000 CLK=0
                        RESETL=1
                                     Q=0000
        2500 CLK=1
                        RESETL=1
                                     Q=0001
        3000 CLK=0
                        RESETL=1
                                     Q=0001
        3500 CLK=1
                        RESETL=1
                                     Q=0011
        4000 CLK=0
                        RESETL=1
                                     Q=0011
                                     Q=0010
        4500 CLK=1
                        RESETL=1
        5000 CLK=0
                        RESETL=1
                                     Q=0010
        5500 CLK=1
                        RESETL=1
                                     Q=0110
        6000 CLK=0
                        RESETL=1
                                     Q=0110
        6500 CLK=1
                        RESETL=1
                                     Q=0111
        7000 CLK=0
                        RESETL=1
                                     Q=0111
        7500 CLK=1
                        RESETL=1
                                     Q=0101
       8000 CLK=0
8500 CLK=1
                        RESETL=1
                                     Q=0101
                        RESETL=1
                                     0 = 0100
       9000 CLK=0 RESETL=1
9500 CLK=1 RESETL=1
                                     0 = 0100
                                     Q=1100
      10000 CLK=0 RESETL=1
                                     Q=1100
      10500 CLK=1
                        RESETL=1
                                     Q=1101
      11000 CLK=0
                        RESETL=1
                                     Q=1101
      11500 CLK=1
                        RESETL=1
                                     Q=1111
      12000 CLK=0
                        RESETL=1
                                     Q=1111
      12500 CLK=1
                        RESETL=1
                                     Q=1110
      13000 CLK=0
                        RESETL=1
                                     Q=1110
      13500 CLK=1
                        RESETL=1
                                     Q=1010
      14000 CLK=0
                        RESETL=1
                                     Q=1010
       14500 CLK=1
                        RESETL=1
                                     Q=1011
       15000 CLK=0
                        RESETL=1
                                     Q=1011
                        RESETL=1
       15500 CLK=1
                                     Q=1001
       16000 CLK=0
                        RESETL=1
                                     Q=1001
                        RESETL=1
       16500 CLK=1
                                     Q=1000
                        RESETL=1
       17000 CLK=0
                                     Q=1000
                        RESETL=1
       17500 CLK=1
                                     Q=0000
                        RESETL=1
RESETL=1
       18000 CLK=0
                                     Q=0000
      18500 CLK=1
                                     Q=0001
      18500 CLK=1 RESETL=1 Q=0001

19000 CLK=0 RESETL=1 Q=0001

19500 CLK=1 RESETL=1 Q=0011

20000 CLK=0 RESETL=1 Q=0010

20500 CLK=1 RESETL=1 Q=0010

21500 CLK=0 RESETL=1 Q=0110

22000 CLK=0 RESETL=1 Q=0110
```

図 4. 出力結果の例(vvp)




図 5. 波形表示例 (gtkwave)

## 参考文献

小林 優,「入門 Verilog HDL 記述」, CQ 出版社, 1996 年(初版)