マルチサイクルテストにおける故障検出強化のための FFトグル制御ポイントの選択法

青野 智己[†] Hanan T.Al-Awadhi[†] 王 森レイ[†] 樋上 喜信[†] 高橋 寛[†]

岩田 浩幸 前田 洋一 松嶋 潤

†愛媛大学理工学研究科 〒790-8577 愛媛県松山市道後樋又 10-13 ‡ルネサス エレクトロニクス株式会社 〒187-0022 東京都小平市上水本町 5-20-1

E-mail: † wang@cs.ehime-u.ac.jp, ‡ jun.matsushima.vf@renesas.com

あらまし 車載システムの機能安全を保証するためには、システムの起動時にテストを実行するパワーオンセルフテスト(POST)が必要となる. 論理組込み自己テスト (LBIST) を用いた POST の実行時間の短縮化および故障検出率向上化のためには、マルチサイクルテストは一つの有効な方法である. しかしながら、マルチサイクルテストでは、キャプチャサイクルを増やすことによってキャプチャパターンのランダム性が減少し、故障検出に関する効果が低下することが問題となる. 本稿では、まず、我々の従来研究で提案したマルチサイクルテストにおけるキャプチャパターンの故障検出強化法「FFトグル制御ポイント挿入」[19]を説明する. 次に、故障検出強化効果を高めるための FFトグル制御ポイントの選択法を新たに提案する.

キーワード POST, LBIST, マルチサイクルテスト, 機能安全規格, ISO26262

FF Toggle Control Point Selection Methods for Fault Detection Enhancement under Multi-cycle Testing

Tomoki Aono[†], Hanan T.Al-Awadhi[†], Senling Wang[†], Yoshinobu Higami[†], Hiroshi Takahashi[†] Hiroyuki Iwata[‡], Yoichi Maeda[‡], Jun Matsushima[‡]

> † Ehime University, Matsuyama 790-8577 Japan ‡ Renesas Electronics Corporation, Tokyo 187-0022 Japan

E-mail: † wang@cs.ehime-u.ac.jp, ‡ hiroyuki.iwata.xg@renesas.com @renesas.com

Abstract Multi-cycle Test is a promising way to reduce the test volume of Logic-BIST (Logic Built-in Self-Test) based POST (Power-on Self-Test) for achieving high fault coverage and shortening the TAT (Test Application Time). However, the randomness loss of the capture patterns due to the large number of capture cycles obstructs the further improvement of fault coverage. In this paper, we introduce a FF-CPI technique proposed in [19] to enhance the test quality of the capture patterns, and propose an improved selection method of FF candidates for FF-CPI.

Keyword POST, LBIST, Multi-cycle Test, Functional Safety, ISO26262;

1. はじめに

近年,自動車産業において,車載システムの機能安全を保障するために有効な方法としてパワーオンセルフテスト(POST)が注目されている.POST は車載システムの起動時に組込み自己テスト(LBIST)を実行し,MCU などの車載デバイスに対してテストを行うことでデバイス内の潜在的な故障を早期に検出することができる.さらに,自動車の機能安全規格 ISO26262 により,最も厳しい機能安全レベル(ASIL D)の要件を満たすためには 90%以上の故障検出率が求められる[1]. しかしながら,POST には厳しく制限された時間内に(Test Application Time: TAT < およそ 50ms)テストを実行する必要があり,短い TAT に高い故障検出率を達成することは課題である[2].

POST を実行するための LBIST のテストモードでは、 擬似乱数パターンとテスト応答をスキャンチェーンに シリアルにシフトイン/シフトアウトするため多数の スキャンシフトサイクルが必要である. また, LBIST では、高い故障検出率を得るためには多数の擬似乱数 パターンが必要となり、一般的に TAT が増加する. POST における TAT を短縮するためには, LBIST の故 障検出強化技術が必要となる.

これまでに、POST の TAT を短縮するために、スキャンチェーンの分割技術[3]、スキャンシフトクロックの再利用技術[4]、TMS(Tri-Model SCAN)テスト方法[5]、Capture-Per-Cycle TPI 技術[6]が提案されている. しかしながら、これらの方法は大きなハードウェアオーバーヘッド、複雑な ATPG アプリケーション、故障シミ

ュレーションのための膨大な解析時間が必要となることなどの課題がある.

マルチサイクルテスト[7-12]は、キャプチャ動作時に複数回のキャプチャサイクルを与えることで、各サイクルでキャプチャされたテスト応答を次のキャプチャサイクルのテストパターンとして再利用できるため、従来のスキャンテスト(1キャプチャサイクル)と比較して、より多くの故障検出の機会が与えられるため、POST の TAT を短縮する方法である.

しかしながら、マルチサイクルテストにおいてテストパターン削減効果を妨げる問題として、「故障消失問題」および「キャプチャパターンの故障検出低下問題」が考えられる.

故障消失問題とは、被検査回路(テスト対象回路)の時間展開回路による故障の伝搬経路の長大化に起因し、中間のキャプチャサイクルで励起された故障が最後のキャプチャサイクルまで伝搬できず途中で消失してしまうことである.

故障消失問題を解決するために、各キャプチャサイクルで一部のフリップフロップ(FF)の値を直接観測する中間観測 (SEQ_OB) 技術[11][13]が提案されている。著者らは文献[14]でシミュレーションを用いずに被検査回路の回路構造を解析することで、故障検出率の向上に役立つ中間観測 FF を選択する方法を提案した。さらに、文献[15][16]では超大規模車載 MCU にSEQ_OB を実装するために、Fault-Detection Strengthened(FDS)という故障検出強化 FF の DFT 技術も提案した.

キャプチャパターンの故障検出低下問題とは、マルチサイクルテストにおいてキャプチャサイクル数を増加させることに加えて、被検査回路の内部状態が機能動作に近づいてくるため、回路内部の論理状態遷移(トグル)が減少し、キャプチャパターンがランダム性の少ないパターンになってしまうことである。キャプチャパターンのランダム性の低下によって、新たな故障を検出することができないため、POSTにおけるテストパターンの削減の効果が減少する.

キャプチャパターンの故障検出低下問題を解決するために、著者らは文献[19]でキャプチャ動作中にスキャンフリップフロップ(FF)のキャプチャ値を変案しきる FF トグル制御ポイント挿入(FF-CPI)法を提案した.この方法は、選択したスキャン FF の出力と組合せ回路との間に FF 制御ポイントを挿入し、トグルベラトル(FF トグリング法)またはランダムベクトル(ランダムロード法)を印加することによってキャプチャパターンのランダム性を高める. さらに、DFT の開短縮を目的として、被検査回路の構造を解析することで、より多くの縮退故障を検出することのできる候補 FF の決定方法を提案した.

しかしながら,文献[19]で提案した候補 FF の選択方法は各 FF の出力ロジックコーンに存在するゲートの重なりが考慮されていないため,出力コーンに複数のゲートの重なりをもつ FF を FF-CPI の候補とした場合,2つの問題があると考える.

問題1:効果の観点から同じ効果を得ることができる FFが選定された候補 FFに含まれる場合,無用な回路 面積の増加をまねく. 問題2:選定された候補 FF にロジックコーン内のゲートの重なりが大きい FF の組が複数存在した場合, テスト時に同時にトグルを発生させると, 故障の励起または伝搬に寄与する信号値が衝突する恐れがあり, このことが故障検出率の低下につながる.

そこで、本稿では、文献[19]で提案した FF-CPI 技術による故障検出強化効果を向上させるために、各 FFの出力コーンのゲートの重なりを考慮した FF-CPI の候補 FF の新たな選択法を提案する.

本稿は以下のように構成される. 2 章ではマルチサイクルテストにおけるキャプチャパターンの故障検出低下問題を述べる. 3 章では、故障検出低下問題を解決するための技術である FF-CPI 技術を説明する. 4章では、各 FF の出力コーンのゲートの重なりを考慮した FF-CPI の候補 FF の新たな選択法を提案する. 5章では、提案手法と既存手法を評価し、提案法の効果を確認する. 6章では、まとめを述べる.

2. マルチサイクルテストおよび問題点

本章では、マルチサイクルテストの基本概念と故障 検出低下問題について述べる.

2.1. マルチサイクルテスト

図 1 は、スキャンベースの LBIST のための LoC(Launch-off-Capture)のクロック設計を示す.マルチサイクルテストはキャプチャ動作時に複数回のキャプチャサイクルを叩くことで(図 1.b 参照)、各サイクルでキャプチャされたテスト応答を次のキャプチャサイクルのテストパターンとして再利用する. 従来の1つのキャプチャクロックのみが適用されるスキャンテスト(図 1.a 参照)より少ないスキャンシフト動作でより多くの故障を検出することが可能となるため、POSTの TAT を短縮することが期待されている.




図 1. スキャンテストのクロック設計[19]

2.2. キャプチャパターンの故障検出低下問題

マルチサイクルテストでは、被検査回路の内部状態を機能動作に近づけることができ、遅延故障を検出するための低電力テストベクトルを生成できることががられている[17][18]. 文献[18]では、多数のキャプチャサイクル(20 サイクル)を適用した場合、被検査回路の内部状態遷移(WSA: Weighted Switching Activity)はサイクル数を増やすことによって低減することが報告されている。被検査回路の内部状態遷移の低下は、テスト時の消費電力の削減に寄与するため、遅延故障検出のための実速度テストの実行に役立つ。しかしながら、被検査回路の内部状態遷移の減少によって、キャプチャパターンが最初のサイクルで適用されたスキャンイ

ンパターンと比較して, ランダム性の少ない機能パターンになってしまい, 新たな故障を検出する能力が低下になるため, テストパターンの削減を妨げる.




図 2 サイクルごとの検出故障数と WSA の推移[19]

図 2 には s38417 回路に対して 1k パターンで 10 サイクルテストを実行する時の WSA と各キャプチャサイクルで検出された故障の数を示す. 折れ線グラフは左の縦軸に参照される WSA を示し,棒グラフは右の縦軸に参照される T を示し、棒グラフは右の縦軸に参照されるサイクルごとに検出した故障数を示す. T を加えるに対しているが、サイクル数が増えるにつれて減少、6 回目のサイクル以降から低いレベルで安定すること、前分かる. サイクルごとの故障検出数に関しては、高い T を重ねるごとに減少していくことが分かる. これは、キャプチャパターンのランダム性の損失による故障検出能力が低下することが考えられる.

3. FF トグル制御ポイント挿入技術

本章では、マルチサイクルテストにおける故障検出低下問題を扱うためのトグル制御ポイント挿入方法(FF-CPI)を説明する.

3.1. FF-CPI の基本的な考え方

2 章で説明したように、キャプチャサイクル数が大きくなると、被検査回路の内部状態遷移(トグル)の低減によるキャプチャパターンの故障検出低下を伴う、そこで、キャプチャ動作中の回路の状態遷移を増加させれば、故障を励起する機会を増やすことで故障検出低下問題を改善するのに有効であると考える.図3は、各キャプチャサイクルのWSAを制御することによって、1 サイクルあたりの故障検出を改善する基本的な考え方を示す.

各キャプチャサイクルの WSA を制御するためには、組合せ論理に制御ポイント(CP)を挿入する TPI 方法とFF 制御の二つの方法がある. TPI 方法は、組合せ論理内に適切な位置に CP を挿入するため、追加論理による面積オーバーヘッドや組合せ論理の変更による人夫の収束性が悪化する問題がある. さらに、万ゲート)ため、適切な CP 挿入位置を選別するのは、ルンテンのと必要とする. 一方、FF 制御は、スキャン FF に CP を追加することで組合せ論理を変更せず WSA を間接的に制御するため、タイミングの問題がなく、更に、FF の数が限定されるため、面積オーバーヘッドが少ない、よって、本研究では、スキャン FF にトグル制

御用回路を挿入することでマルチサイクルテストのサイクルごとの状態遷移(WSA)を制御する方法に着目する.




図3 故障検出劣化の改善のための考え方[19]




図 4 キャプチャサイクル毎の各 FF のトグル数[19]

図 4 は s38417 回路で 1K パターンの 10 サイクルテストを実行することにより、各キャプチャサイクルにおける FF の平均トグル数を示す。結果によると、多くの FF がサイクル数を増加させると、トグル数が大幅に減少していることがわかる。トグル数が少ない FF は、マルチサイクルテストにおける故障の検出に寄与しないため、各キャプチャサイクルで WSA を制御することに利用可能である。

3.2. FF トグル制御回路

筆者らは、各キャプチャサイクルで WSA を制御するために、2種類のトグル制御回路を提案した[19].

一つ目の方法は、スキャン FF にトグル回路を追加することで、サイクル毎に FF の値がトグルする FFトグリング方法である。図 5 には FFトグリングの基本概念のみを示す。キャプチャモードでは、現在の状態 $(T_i:現在のキャプチャサイクルで適用されたテストパターン)$ と次の状態 $(R_i:現在のキャプチャサイクルで適用されたテストパターンのレスポンス)$ を比較して、トグルが発生しているかを確認する。トグルがない場合、FFトグル制御回路は T_{i+1} にトグルを生成し R_i の反転値を被検査回路に印加し、そうでなければ次のサイクルに現在の R_i を被検査回路に印加する。外部制御信号 CAP_LOAD は 1 のときに FFトグリングを有効にし、0 のときに通常のキャプチャ動作を実行する。

もう一つのトグル制御回路は、擬似ランダムベクトルをスキャン FF に直接印加するランダム・ロード方法である.図6はその構造を示す.FFの出力と被検査回路との間にランダム・ロード回路が挿入され、CAP_LOAD 信号が回路を制御し、FF の値または擬似ランダムベクトルのいずれかを選択して被検査回路に

印加する. 擬似ランダムベクトルはメモリから供給す るかあるいはオンチップのテストパターンジェネレー タ(TPG)によって生成する.




図 5 FF トグリング制御構造[19]




図 6 ランダム・ロード制御構造[19]

3.3. FF-CPI の候補 FF の選択法

図4に示される結果として、複数のキャプチャサイ クルでトグルしない FF が多く存在する. このような FF では故障の検出に寄与しないが、FF 制御回路を挿 入することによって故障検出の低下を改善することが 可能と考えられる. 文献[19]では、FF-CPI のための候 補 FF を選択する回路構造解析法を提案した.

基本的な考え方は, 出力コーン(出力側の円錐回路) により多くの論理要素 (ゲート, 分岐, 経路) が存在 する FF の値を制御すれば、キャプチャ動作中にトグ ル数を増加させることでより多くの故障を励起する可 能性が高い. 文献[19]では, 著者らは FF の LIMA(Logic Impact Area)を評価項目として定義し、FF-CPI の候補 FFの順位付け方法を提案した. LIMA は以下の5つの パラメータによって評価する.

各 $FF_n(n = 1 \sim M)$ について:

- P1 FFnから他のFFの最長経路を示す、FFnの出力 コーンの深さ
- P2 同じ論理レベルの最大ゲート数を示す FFnの出 カコーンの幅
- P3 FFnの出力コーンに存在する分岐の数
- P4 FFnと PO 間の距離で FFnから PO までの最長経 路の長さ
- P5 FF_nの出力コーンに存在するゲートの総数

図 7 に P1~P5 の値を計算する例を示す. 各 FF につ いて、FF から始まる前方探査プロセスによって P1~ P5 の値を導出し、その合計値を基準として FF にラン クを付ける. 大きな LIMA を有する FF の値を制御す ることは、トグルを増加させ、より多くの障害を検出 するのに有効であることが考えられる.

4. FF-CPI 故障検出強化のための FF 選択法

本章では、4.2 節で説明した回路構造解析手法を拡

張して, FF-CPI の故障検出効果強化を図るための新た な FF 選択法を提案する.




図 7 LIMA の評価項目[19]




図 8 FFロジックコーンの重なり問題




図9 LIMA のランキング毎の重なりの数

4.1. LIMA 評価方法の問題点

前章で示した LIMA の評価方法は各 FF の出力ロジ ックコーンに存在するゲートの重なりが考慮されてい ないため、出力コーンにより多くのゲートの重なりを もつ FF を FF-CPI の候補として選択された場合、面積 オーバーヘッドの増加および故障検出率の低下の問題 がある.

図8に示すように、FF2のロジックコーンはFF1と の重なりが大きいため、FF1と FF2 が同時に候補 FFと して選択されると重複となってしまい効果の向上に寄 与しないことが考えられる. 重複する FF によって面 積オーバーヘッドが大きくなる. さらに, 図8に示す ように同時に FF1 と FF2 をトグル制御すると本来励起 可能な故障が励起不能になる恐れもあると考えられる. 結果として, FF-CPIの故障検出強化能力が低下してし まう. そのため、ゲートの重なりが少なくなるような FF の選択方法が必要であると考える.

図 9 は s38417 回路における, FF の LIMA の評価値 を基準として順位を付けた FF の他 FF との重なるゲー ト数を示す. 横軸は LIMA の評価値を基に各 FF を昇 順に並べた順位付けであり、縦軸は重なるゲートの数 である. 結果による, LIMA の評価値が高い(FF-CPI の 候補となる)FFほど,他のFFの出力コーンと重なる領 域が大きいことが分かる.

4.2. FF の重なり領域を考慮した LIMA 改善法

本稿では、文献[19]で提案した LIMA 評価法を拡張した、新たに FF と他の FF の重なりゲート数を評価項目に加えて改善法を提案する. 改善法は以下の 6 つのパラメータで FF ごとに対して評価を行う.

各 $FF_n(n = 1 \sim M)$ について:

- **P1 FF**_nから他の **FF** の最長経路を示す, **FF**_nの出力 コーンの深さ
- P2 同じ論理レベルの最大ゲート数を示す FFnの出 カコーンの幅
- P3 FFnの出力コーンに存在する分岐の数
- P4 FFn と PO 間の距離で FFn から PO までの最長経路の長さ
- P5 FF_nの出力コーンに存在するゲートの総数
- P6 FFn と他の FF との出力コーンにゲートの重な りの総数

FF-CPI の候補 FF 順位付けは文献[19]でも利用された TOPSIS と呼ばれる多基準決定分析法[20]を用いる. TOPSIS による順位は以下の手順で行われる.

Step 1. 選択肢 M(FF の数)と基準 $N(LIMA の P1 \sim P5 の評価値)$ からなる評価行列 t_{ij} を作成する.

$$T = (t_{ij})_{M \times N}, (i = 1, 2, ..., M, j = 1, 2, ..., N)$$
 (1)

Step 2. 次の式で行列 T を正規化する.

$$R = (r_{ij})_{M \times N}, \ r_{ij} / \sqrt{\sum_{i}^{M} t_{ij}^{2}}$$
 (2)

Step 3. 重み付き正規化決定行列 v_{ij} を(3)によって計算する.

$$v_{ij} = w_i r_{ij}, \sum_{i=1}^{N} w_i = 1$$
 (3)

Step 4. 最悪解(各基準の最小値 v_j -)と最適解(各基準の最大値 v_j -)を求め、対象解 i と最悪解の間の距離(S_i -)および対象解 i と最適解の間の距離(S_i -)を式(4)により計算する.

$$S_i^+ = \sqrt{\sum_{j=1}^N (v_{ij} - v_j^+)^2}, \ S_i^+ = \sqrt{\sum_{j=1}^N (v_{ij} - v_j^+)^2}$$
 (4)

Step 5. それぞれの選択肢について最悪解との類似度 (C_i) を(5)で計算する.

$$C_i = \frac{S_i^-}{S_i^+ + S_i^-} \tag{5}$$

Step 6. Ci によって FF のランク付けを行う.

5. 評価実験

評価実験では、キャプチャサイクルを 10 サイクルとする縮退故障テストを実装し、ISCAS'89 ベンチマーク回路を用いて内製の故障シミュレータで提案手法を評価 した. 16 ビット LFSR (特性多項式: $X^{16}+X^{15}+X^{13}+X^4+1$)を用いて最大 100k パターン (またはマルチサイクルテストの検出率が 91%に達成すると終了)を生成する.被検査回路のスキャンチェーン長は 100 個の FF(FF 数が 1,600 個以上の場合は 200 個 FF) を実装した.なお、外部出力は観測しなかった.FF トグル制御方法は FF トグルリングとランダム・ロ

ードを用いた. トグル制御 FF の選択は LIMA 評価法と提案法を用いて順位を求め、順位に従って上位 10% の FF を FF-CPI 候補 FF として選択した. さらに、文献[13]で提案した中間観測テスト機構を実装した. 観測用 FF は文献[14]で提案した選択手法を用いて上位 20%の FF を選択した.

表 1 は 10 サイクルテストおよび FF-CPI 手法を利用した場合の故障検出率の結果をそれぞれ示す. 実験結果から, FF-CPI 手法を利用した場合, トグル制御なしの 10 サイクルテストと比べて, 故障検出率が大幅に向上していることがわかった. トグル制御手法では, FF トグルリング手法はすべての回路においてランダム・ロード手法より高い故障検出率が得られた. また,制御 FF の選択手法では, FF トグルリング手法を用いた場合において, 提案法は s9234 回路と s38417 回路において LIMA よりさらに検出率が向上していることがわかった.

表2はFF-CPIによる目標検出率に達成するために必 要なテストパターン数を示す. s9234, s13207 と s15850 回路では、100Kパターンで91%の故障検出率が達成で きないため、100Kパターンで得た故障検出率を目標値 とした. s38417 回路では, 2.5K パターンで 91%の故障 検出率を達成したため、91.21%の検出率を目標値とし た. FF-CPI 手法を導入すると, トグル制御なしの 10 サ イクルテストより目標検出率に達成するのに必要なパ ターン数が大幅に削減できた. 制御 FF の選択手法に ついては、FFトグルリング手法を用いた場合、提案法 は s38417 回路において LIMA より 100 パターンの削 減 (950→850) が得られた. ランダム・ロード手法を 用いた場, s38417回路においても LIMA より 250 パタ ーンの削減 (2200→1950) が得られた. さらに, s15850 回路において LIMA 手法は 100K パターンを使っても 目標検出率を達成できないが、提案法による 11,350 パ ターンで達成できた。s9234 と s13207 回路では, 更な るのパターン削減を実現できなかった.

一部の回路でパターンが削減できなかった原因を究明するために、表3に示すように LIMA と提案法ににって選択した制御 FF の情報を解析し、両手法ともと選択された FF の数(共通の FF 数)と異なる FF の数を求めた。表3の結果より、提案法で選択した制御 FF のうち、多くのは LIMA と共通していることが分かった。結果として、提案法による故障検出されたが、つで、結果として、提案法による故障検出されたが、の回路に対して効果が少なかった。また、FF の数に対して効果が少なかった。また、FF の数というに対しては、FF トグルリングム・ロード手法の両方とも、提案法により大き、といる。これによって、提案手法はより大規模なできている。これによって、提案手法はより大規模な可路に対してパターン削減の効果が高いということが考えられる。

表1:故障検出率(%)

回路	10 サイク ルテスト	FF-CPI 手法				
		FFトグルリング		ランダムロード		
		LIMA	提案法	LIMA	提案法	
s9234	84.94	90.50	90.54	90.18	90.37	
s13207	84.81	92.47	92.12	91.29	90.87	
s15850	87.73	88.96	88.86	87.60	88.91	
s38417	91.21	93.21	93.27	91.75	91.90	

表2:検出率の達成に必要なテストパターン数

	10 サイクルテスト		FF-CPI 手法を利用した場合			
回路	検出率	必要パター	FFトグルリング		ランダムロード	
	(%)	ン数	LIMA	提案法	LIMA	提案法
s9234	84.94	100K	5400	5650	3050	4200
s13207	84.81	100K	1550	1950	1900	2300
s15850	87.73	100K	10100	10700	-	11350
s38417	91.21	2500	950	850	2200	1950

表3: LIMAと提案法による選択した制御 FF の差

回路	FF 総数	トグル制御	LIMA と 提案法		
		FF 数(10%)	共通 FF 数	異なる FF 数	
s9234	228	22	21	1	
s13207	669	66	59	7	
s15850	597	59	54	5	
s38417	1637	163	147	16	

6. まとめ

マルチサイクルテストでは、キャプチャサイクルを増加させた際に、キャプチャパターンのランダム性を失ってしまい、故障検出の低下を招く問題がある。本稿では、我々の従来研究で提案した FF-CPI 法による故障検出強化効果を向上させるために、各 FF の出力・ンのゲートの重なりを考慮した FF-CPI の候補 FFの新たな選択法を提案した。評価実験結果から、提案には従来の LIMA による選択法よりさらにベンチマーン削減を実現できる場合(ベンチマー回路)があることがわかった。今後の課題としては、より大規模な回路において提案法のパターン削減効果を評価する。

謝辞

本研究は一部, 科研費(16K00074) の助成をうけたも のである.

文 献

- [1] Standard of ISO 26262, part5, "Road vehicles Functional safety", May 24th.2016. [Online]. Available:https://www.iso.org/obp/ui/#iso:std:iso:26262:-5:ed-1:v1:en
- [2] H. Iwata and J. Matsushima, "Multi-configuration Scan Structure for Various Purposes," in 2016 proc. IEEE Asian Test Symposium (ATS), Hiroshima, pp.131-131.
- [3] N. A. Touba, "Survey of Test Vector CompactionTechniques," IEEE Design & Test of Computers, vol. 23, no. 4, pp. 294-303, April 2006.
- [4] F. Zhang et al., "Putting wasted clock cycles to use: Enhancing fortuitous cellaware fault detection with scan shift capture," in 2016 proc. IEEE Int'l Test Conf., pp. 1-10.
- [5] G. Mrugalski, J. Rajski, J. Solecki, J. Tyszer and C. Wang, "Trimodal Scan-Based Test Paradigm," in IEEE Transactions on Very Large Scale Integration(VLSI) Systems, vol. 25, no. 3, pp. 1112-1125, March 2017.
- [6] S. Milewski, N. Mukherjee, J. Rajski, J. Solecki, J. Tyszer and J. Zawada, "Full-scan LBIST with capture-percycle hybrid test points," in 2017 proc. IEEE Int'l Test Conf., pp. 1-9.
- [7] H.-C. Tai, K.-T. Cheng and S. Bhawmik, "Improving the Test Quality for Scan-based BIST Using a General Test Application Scheme," Design Automation Conf., pp. 748-753, June 1999.
- [8] Y. Huang, I. Pomeranz, S. M. Reddy and J. Rajski, "Improving the proportion of At-Speed Tests in Scan BIST," Int. Conf. on ComputerAided Design, pp.459-463, Nov.

2000.

- [9] H.-C. Tai, K.-T. Cheng and S. Bhawmik, "Improving the Test Quality for Scan-based BIST Using a General Test Application Scheme," Proc. Design Automation Conf., New Orleans, pp. 748-753, June 1999. DOI: 10.1109/DAC.1999.782113
- [10] Y. Huang, I. Pomeranz, S. M. Reddy and J. Rajski, "Improving the proportion of At-Speed Tests in Scan BIST," Int'l. Conf. on Computer Aided Design, San Jose, pp. 459-463, Nov. 2000. DOI: 10.1109/ICCAD.2000.896514
- [11] S. Kajihara, M. Matsuzono, H. Yamaguchi, Y. Sato, K. Miyase, and X. Wen, "On Test Pattern Compaction with Multi-Cycle and Multi-Observation Scan Test," Proc. Int'l. Symposium on Com. and Inf. Tech. (ISCIT), Tokyo, pp. 723-726, Oct. 2010. DOI: 10.1109/ISCIT.2010.5665084
- [12] I. Pomeranz, "A Multicycle Test Set Based on a Two-Cycle Test Set With Constant Primary Input Vectors," IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, vol. 34, no. 7, pp. 1124-1132, July 2015. DOI: 10.1109/TCAD.2015.2408257
- [13] Y. Sato, H. Yamaguchi, M. Matsuzono and S. Kajihara, "Multi-Cycle Test with Partial Observation on Scan-Based BIST Structure," Proc. IEEE Asian Test Symposium, New Delhi, pp. 54-59. DOI: 10.1109/ATS.2011.34
- [14] S. Wang, H. T. Al-Awadhi, S. Hamada, Y. Higami, H. Takahashi, H. Iwata, and J. Matsushim, "Structure-Based Methods for Selecting Fault-Detection-Strengthened FF under Multi-cycle Test with Sequential Observation," Proc. IEEE Asian Test Symposium, Hiroshima, pp. 209-214, Nov. 2016. DOI: 10.1109/ATS.2016.40
- [15] S. Wang, Y. Higami, H. Iwata, J. Matsushima and H. Takahashi, "Automotive Functional Safety Assurance by POST with Sequential Observation," IEEE Design & Test Magazine. Vol.35, no.3, pp.39-45, June 2018. DOI: 10.1109/MDAT.2018.2799801
- [16] S. Wang, Y. Higami, H. Takahashi, H. Iwata, Y. Maeda and J. Matsushima, "Fault-detection-strengthened method to enable the POST for very-large automotive MCU in compliance with ISO26262," Proc. IEEE 23rd European Test Symposium, Bremen, pp. 1-2, 2018. DOI: 10.1109/ETS.2018.8400707
- [17] J. Rearick, "Too Much Delay Fault Coverage is a Bad Thing," Proc. Int'l Test Conf., Baltimore, MD, pp. 624-633, 2001. DOI: 10.1109/TEST.2001.966682
- [18] E. K. Moghaddam, J. Rajski, S. M. reddy and M. Kassab, "At-Speed Scan Test with Low Switching Activity," Proc. IEEE 28th VLSI Test Symposium, Santa Cruz, pp.177-182, April 2010. DOI: 10.1109/VTS.2010.5469580 [19] S. Wang, T. Aono, Y. Higami, H. Takahashi, H. Iwata, Y. Maeda, and J. Matsushim, "Capture-Pattern-Control to Address the Fault Detection Degradation Problem of Multi-Cycle Test in Logic BIST," Proc. IEEE Asian Test Symposium, Hefei, pp. 155-160, 2018. DOI: 10.1109/ATS.2018.00038
- [20] K. Yoon, "A Reconciliation among Discrete Compromise Situation," Journal of Operational Research Society, vol.38, no. 2, pp.277-286, 1987. DOI: 10.2307/2581948