

实验07 FPGA实验平台及IP核使用

2022/11/17


实验安排

数字电路实验关键时间节点

时间	实验发布(23: 59前)	实验讲解(上课时间)	检查截止(21:30前)	报告提交截止(23:59前)
第四周 (09. 22)	实验01_Logisim入门			
第五周 (09. 29)	实验02_简单组合逻辑电路	实验01_Logisim入门		
第七周(10.13)	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路	实验01_Logisim入门	
第八周(10.20)	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路	实验01_Logisim入门
第九周(10.27)	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路
第十周(11.03)	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路
十一周 (11.10)	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言
十二周 (11.17)	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真
十三周 (11.24)	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合
十四周(12.01)	实验10_综合实验	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核
十五周 (12.08)		实验10_综合实验	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机
十六周 (12.15)				实验09_竞争冒险及流水线技术
十七周 (12. 22)				实验10_综合实验

实验目的


- 熟悉FPGAOL在线实验平台结构及使用
- 掌握FPGA开发各关键环节
- 学会使用IP核(知识产权核)



实验环境

- VLAB平台: vlab.ustc.edu.cn
- FPGAOL平台: fpgaol.ustc.edu.cn
- Vivado
- Logisim

- FPGAOL实验平台
 - ■FPGA online (简称FPGAOL) 是中国科学技术大学计算机学院实验中心自主开发的一套在线实验平台,该平台通过分时复用的方式为用户提供FPGA设备节点的在线服务,用户可通过网址fpgaol.ustc.edu.cn访问平台,



FPGAOL平台的每个设备节点都包含了一个树莓派和一个FPGA板卡,树莓派与FPGA芯片的26个IO管脚直接相连,并最终映射到网页端


--LED *8

--开关 *8

--数码管 *8

--按键 *1

--串口 *1



- 100MHz时钟信号
- 100MHz 有源晶振

■输入信号

- FPGA芯片
- ■为FPGA芯片提供固定的100MHz时钟
- ■在XDC文件中将clk信号绑定到E3管脚

```
module test(input clk, ·····);
always@(posedge clk or negedge rst)
begin
```


end


```
FPGAOL, xdc ×
 E:/code/lab07_cnt/FPGA0L.xdc
 6 ## Clock signal
 8 #create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK100MHZ}];
```

C:\fakepath\top.bit


实验原理

■ LED灯,由FPGA芯片管脚控制亮灭






■七段数码管,与LED灯复用相同的FPGA管脚



■拨动开关,可向FPGA芯片管脚输入高低电平





C:\fakepath\top.bit

实验原理


- 串口终端
 - ■环回测试代码

```
module uart_test(
input uart_tx,
output uart_rx);
   assign uart_rx = uart_tx;
endmodule
```





- 时钟信号使用
 - ■通过计数器产生一个低频的脉冲信号,然后再将该脉冲信号 控制其他逻辑的控制信号




时钟信号只应该出现在always语句的时序控制部分


正确示例: always@(posedge clk) //时钟上升沿触发,同步复位或无复位 正确示例: always@(negedge clk) //时钟下降沿触发,同步复位或无复位 正确示例: always@(posedge clk or posedge rst) //异步复位,高有效 正确示例: always@(posedge clk or negedge rst_n) //异步复位,低有效

■时钟管理单元

■时钟管理单元


工程目录\工程 名. srcs\sources_1\ip\clk_ wiz_0\clk_wiz_0. v






■ 存储器

memory_initialization_radix=16;
memory_initialization_vector=7 5 3 6 4 1 2 0 3 1 6;





实验内容

- 按时完成实验指导书上的所有题目
- 按时提交实验报告

谢谢!