

实验08 信号处理及有限状态机

2022/11/24


实验安排

数字电路实验关键时间节点

时间	实验发布(23: 59前)	实验讲解(上课时间)	检查截止(21:30前)	报告提交截止(23:59前)
第四周 (09. 22)	实验01_Logisim入门			
第五周 (09. 29)	实验02_简单组合逻辑电路	实验01_Logisim入门		
第七周(10.13)	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路	实验01_Logisim入门	
第八周(10.20)	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路	实验01_Logisim入门
第九周(10.27)	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路
第十周(11.03)	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路
十一周 (11.10)	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言
十二周 (11.17)	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真
十三周 (11.24)	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合
十四周(12.01)	实验10_综合实验	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核
十五周 (12.08)		实验10_综合实验	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机
十六周 (12.15)			实验10_综合实验	实验09_竞争冒险及流水线技术
十七周 (12. 22)				实验10_综合实验

实验目的

- 进一步熟悉FPGA 开发的整体流程
- 掌握几种常见的信号处理技巧
- 掌握有限状态机的设计方法
- 能够使用有限状态机设计功能电路





实验环境

- VLAB平台: vlab.ustc.edu.cn
- FPGAOL平台: fpgaol.ustc.edu.cn
- Vivado
- Logisim

■ 信号整形及去抖动


- ■使用按键、开关作为输入时,由于其机械特性,在 电平转换瞬间会产生信号抖动
- ■持续时间很短,但在高频时钟看来则不然
- ■用计数器记录高电平持续时间,以消除"毛刺"






- 正确使用信号边沿
 - ■要求电路对某信号的变化进行响应
 - ■对于单bit信号来说,就是在信号边沿时刻
 - ■Verilog代码示例
 - 错误: always@(posedge button)
 - 正确: always@(posedge clk)

if(button_edge)...



■ 有限状态机 (FSM)

■如下图所示,设寄存器位宽为n,则该电路的状态数量不会超过2ⁿ,即其状态数量是有限的,因此这种电路结构称为有限状态机(Finite State Machine)




■ 计数器实现有限状态机

■用计数器作为控制信号实现 电路功能,从本质上来说, 就是一种有限状态机

```
clk rst 0
```

```
module test(
input clk, rst,
output led);
reg [1:0] cnt;
always@(posedge clk or posedge rst_n)
begin
    if (rst)
        cnt <= 2'b0:
    e1se
        cnt <= cnt + 1'b1:
end
assign led = (cnt==2'b11) ? 1'b1 : 1'b0;
endmodule
```



■ 有限状态机Verilog代码

```
module traffic ctrl(
input
       clk.
input rst,
input timer pulse,
output green light
);
parameter C PASS = 2'b00:
parameter C TRANS = 2'b01;
parameter C STOP = 2'b10;
reg [1:0] curr state;
reg [1:0] next state;
//有限状态机第一部分
always@(*)
begin
 if (timer pulse)
 begin
  case (curr state)
   C PASS: next state = C_TRANS;
   C TRANS:next state = C STOP;
```

```
C STOP: next state = C PASS;
           default:next state = C PASS;
       endcase
   end
   else
       next state = curr state;
end
//有限状态机第二部分
always@(posedge clk or posedge rst)
begin
   if (rst)
       curr state <= C PASS;
   else
       curr state <= next state;
end
//第三部分,各输出信号的赋值都应放在此部分
assign green light = (curr state==C PASS)? 1'b1 : 1'b0;
//...
endmodule
```

实验内容

- 按时完成实验指导书上的所有题目
- 按时提交实验报告

特别说明

- 第九次实验内容不计入最终成绩
- 综合实验题目自定,建议同学们提前考虑

谢谢!