

**UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ**

**NAILSON FRANCISCO DA SILVA CHAGAS**

**DESENVOLVIMENTO DE UMA PLATAFORMA HIL PARA VALIDAÇÃO DE CONTROLADORES  
DIGITAIS PARA CONVERSORES CC-CC**

**PATO BRANCO**

**2026**

**NAILSON FRANCISCO DA SILVA CHAGAS**

**DESENVOLVIMENTO DE UMA PLATAFORMA HIL PARA VALIDAÇÃO DE CONTROLADORES  
DIGITAIS PARA CONVERSORES CC-CC**

**DEVELOPMENT OF A HIL PLATFORM FOR VALIDATION OF DIGITAL CONTROLLERS FOR DC-DC  
CONVERTERS**

Proposta de Trabalho de Conclusão de Curso de  
Graduação como requisito para obtenção do título  
de Bacharel em Engenharia De Computação da  
Universidade Tecnológica Federal do Paraná.  
Orientador: Rafael Cardoso

**PATO BRANCO**

**2026**



[4.0 Internacional](https://creativecommons.org/licenses/by/4.0/)

Esta licença permite compartilhamento, remixe, adaptação e criação a partir do trabalho, mesmo para fins comerciais, desde que sejam atribuídos créditos ao(s) autor(es). Conteúdos elaborados por terceiros, citados e referenciados nesta obra não são cobertos pela licença.

Dedico este trabalho à minha família, por todo o apoio ao longo da minha vida.

## AGRADECIMENTOS

Ao longo da minha vida, muitas pessoas contribuíram, direta ou indiretamente, para que eu chegasse até aqui. Embora não seja possível mencionar todos em uma única página, carrego comigo a gratidão por cada ensinamento, apoio e incentivo recebidos durante essa trajetória.

Agradeço, acima de tudo, aos meus pais, por todo o amor, dedicação e apoio incondicional ao longo da minha vida. Sou eternamente grato por todos os esforços realizados para que eu pudesse me dedicar aos estudos, inclusive pelo apoio financeiro nos momentos em que precisei priorizar minha formação acadêmica. Vocês foram meus primeiros e maiores professores, e grande parte de quem sou hoje devo aos valores e ensinamentos que recebi dentro de casa.

À minha irmã, agradeço por tudo o que me ensinou ao longo da minha vida, pelos conselhos, apoio e por sempre estar presente nos momentos importantes.

Gostaria também de agradecer especialmente aos meus amigos Anny Dias, João Manoel, Luiz Kramer, Matheus Deodato, Robert Hartkop e Taís Manica. Vocês não fazem ideia do quanto conhecer cada um de vocês transformou minha vida. Levarei para sempre comigo todas as conversas, aprendizados, incentivos e toda a ajuda que recebi ao longo dessa caminhada.

Aos meus primos Lucas Pedrosa e Jean Pangioni, agradeço por terem me apresentado, ainda na infância, ao universo dos MMORPGs, especialmente *Tibia* e *Ragnarok Online*. Muito da minha curiosidade por tecnologia e por compreender como sistemas computacionais funcionam surgiu a partir dessas experiências. Muito provavelmente, sem isso, eu não teria desenvolvido o interesse que me trouxe até a Engenharia da Computação.

Ao Professor Dr. Jefferson Tales, agradeço pelos ensinamentos que vão além do conteúdo acadêmico. Com ele, aprendi muito sobre disciplina, dedicação aos estudos e sobre como me portar dentro do ambiente acadêmico.

Ao Professor Dr. Rafael Cardoso, agradeço pela orientação, disponibilidade e apoio no desenvolvimento deste trabalho. Além disso, agradeço pelos excelentes ensinamentos transmitidos ao longo da graduação. Suas aulas despertaram grande parte do meu interesse pelas áreas de Controle e Processamento de Sinais, servindo como inspiração para minha trajetória acadêmica. Tenho grande admiração pela forma como conduz o ensino e compartilha seu conhecimento, sendo, para mim, uma das maiores referências da UTFPR nessas áreas.

Enfim, agradeço a todos que, de alguma forma, contribuíram para minha formação acadêmica, profissional e pessoal.

*"It is possible to commit no mistakes and still lose. That is not a weakness. That is life." (Picard, 1989)*

## RESUMO

O desenvolvimento de sistemas de controle digital aplicados à eletrônica de potência demanda métodos de validação que reduzam riscos, custos e tempo de desenvolvimento, especialmente nas etapas iniciais de projeto. Nesse contexto, a simulação *Hardware-in-the-Loop* apresenta-se como uma alternativa capaz de integrar controladores reais a modelos computacionais executados em tempo real, permitindo a realização de testes em ambiente seguro e controlado. Este trabalho tem como objetivo desenvolver uma plataforma baseada nessa abordagem para a validação de controladores digitais aplicados a conversores de corrente contínua. Como exemplo de aplicação será considerado um conversor Buck. Inicialmente, foi realizada uma revisão bibliográfica sobre Desenvolvimento Baseado em Modelos, metodologia *X-in-the-Loop* e simulação *Hardware-in-the-Loop*, abordando seus fundamentos, aplicações, vantagens e requisitos computacionais. Com base nesse referencial teórico, foi proposta uma arquitetura composta por um computador para supervisão e parametrização, um simulador responsável pela execução em tempo real do modelo matemático da planta e um controlador destinado à execução da estratégia de controle. A metodologia prevê a modelagem e discretização do conversor CC-CC em estudo, a implementação do modelo em microcontrolador dedicado, o desenvolvimento do controlador digital e a integração dos módulos de *hardware* e *software* da plataforma. Também foi definido um procedimento de validação estruturado em etapas progressivas, contemplando a verificação do modelo matemático, do simulador, do controlador e da operação integrada do sistema. Como resultado esperado, pretende-se obter uma plataforma experimental baseada em *Hardware-in-the-Loop* capaz de reproduzir, em tempo real, a dinâmica de um conversor de corrente contínua e permitir a validação de estratégias de controle digital embarcado. Espera-se que o desenvolvimento da plataforma contribua para a aplicação integrada dos conhecimentos adquiridos ao longo da graduação, envolvendo conceitos de teoria de controle, modelagem de sistemas dinâmicos, sistemas embarcados e programação de microcontroladores, e que, além de possibilitar o estudo e a validação de estratégias de controle digital em ambiente experimental, sua implementação favoreça a documentação e a disseminação das técnicas associadas à abordagem *Hardware-in-the-Loop*, ampliando o acesso a essa tecnologia em atividades de ensino e pesquisa.

Palavras-chave: controle digital; eletrônica de potência; hardware-in-the-loop; sistemas embarcados; conversor buck.

## ABSTRACT

The development of digital control systems applied to power electronics requires validation methods capable of reducing risks, costs, and development time, especially during the early stages of design. In this context, Hardware-in-the-Loop simulation emerges as an alternative capable of integrating real controllers with computational models executed in real time, enabling tests to be carried out in a safe and controlled environment. This work aims to develop a platform based on this approach for the validation of digital controllers applied to direct current converters. A Buck converter is considered as an application example. Initially, a literature review was conducted on Model-Based Development, the X-in-the-Loop methodology, and Hardware-in-the-Loop simulation, addressing their fundamentals, applications, advantages, and computational requirements. Based on this theoretical background, an architecture composed of a computer for supervision and parameterization, a simulator responsible for the real-time execution of the mathematical model of the plant, and a controller dedicated to the execution of the control strategy was proposed. The methodology includes the modeling and discretization of the DC-DC converter under study, the implementation of the model on a dedicated microcontroller, the development of the digital controller, and the integration of the platform's hardware and software modules. A validation procedure structured in progressive stages was also defined, encompassing the verification of the mathematical model, the simulator, the controller, and the integrated operation of the system. As an expected outcome, an experimental Hardware-in-the-Loop platform capable of reproducing, in real time, the dynamics of a direct current converter and enabling the validation of embedded digital control strategies is intended to be obtained. It is expected that the development of the platform will contribute to the integrated application of the knowledge acquired throughout the undergraduate program, involving concepts from control theory, dynamic systems modeling, embedded systems, and microcontroller programming. Furthermore, besides enabling the study and validation of digital control strategies in an experimental environment, its implementation is expected to promote the documentation and dissemination of techniques associated with the Hardware-in-the-Loop approach, expanding access to this technology in teaching and research activities.

Keywords: embedded digital control; power electronics; hardware-in-the-loop; embedded systems; buck converter.

## LISTA DE ILUSTRAÇÕES

|                                                                                                   |    |
|---------------------------------------------------------------------------------------------------|----|
| Figura 1 – Comparação entre o Ciclo em V tradicional e sua evolução baseada em MBD .....          | 15 |
| Figura 2 – Topologia típica de um simulador HiL .....                                             | 16 |
| Quadro 1 – Síntese das vantagens e limitações da simulação <i>Hardware-in-the-Loop</i> (HiL)..... | 17 |
| Figura 3 – Diagrama simplificado da arquitetura proposta do sistema HiL.....                      | 20 |
| Quadro 2 – Comparação técnica entre os microcontroladores selecionados para a plataforma HiL..... | 23 |
| Quadro 3 – Cronograma de desenvolvimento das atividades do projeto .....                          | 26 |
| Figura 4 – Topologia do circuito conversor Buck.....                                              | 27 |

## LISTA DE ABREVIATURAS E SIGLAS

|        |                                         |
|--------|-----------------------------------------|
| A/D    | Analógico-Digital                       |
| CC     | Corrente Contínua                       |
| CCM    | <i>Continuous Conduction Mode</i>       |
| D/A    | Digital-Analógico                       |
| DCM    | <i>Discontinuous Conduction Mode</i>    |
| ECU    | <i>Electronic Control Unit</i>          |
| FPGA   | <i>Field Programmable Gate Array</i>    |
| FPU    | <i>Floating Point Unit</i>              |
| GUI    | <i>Graphical User Interface</i>         |
| HiL    | <i>Hardware-in-the-Loop</i>             |
| I/O    | <i>Input/Output</i>                     |
| IAG    | Inteligência Artificial Generativa      |
| LCK    | Lei das Correntes de Kirchhoff          |
| LTK    | Lei das Tensões de Kirchhoff            |
| MBD    | <i>Model-Based Design</i>               |
| MiL    | <i>Model-in-the-Loop</i>                |
| PID    | <i>Proportional–Integral–Derivative</i> |
| PWM    | <i>Pulse Width Modulation</i>           |
| RTDS   | <i>Real-Time Digital Simulator</i>      |
| RTOS   | <i>Real-Time Operating System</i>       |
| RX     | <i>Receive</i>                          |
| SiL    | <i>Software-in-the-Loop</i>             |
| SMPS   | <i>Switched-Mode Power Supplies</i>     |
| TX     | <i>Transmit</i>                         |
| USB    | <i>Universal Serial Bus</i>             |
| ViL    | <i>Vehicle-in-the-Loop</i>              |
| VSCoDe | <i>Visual Studio Code</i>               |
| XiL    | <i>X-in-the-Loop</i>                    |

## SUMÁRIO

|            |                                                                          |           |
|------------|--------------------------------------------------------------------------|-----------|
| <b>1</b>   | <b>INTRODUÇÃO</b>                                                        | <b>10</b> |
| <b>1.1</b> | <b>Considerações Iniciais</b>                                            | <b>10</b> |
| <b>1.2</b> | <b>Contextualização</b>                                                  | <b>10</b> |
| <b>1.3</b> | <b>Objetivos</b>                                                         | <b>11</b> |
| 1.3.1      | Objetivo geral                                                           | 11        |
| 1.3.2      | Objetivos específicos                                                    | 11        |
| <b>1.4</b> | <b>Justificativa</b>                                                     | <b>11</b> |
| <b>1.5</b> | <b>Estrutura do Trabalho</b>                                             | <b>11</b> |
| <b>2</b>   | <b>REVISÃO BIBLIOGRÁFICA</b>                                             | <b>13</b> |
| <b>2.1</b> | <b>Desenvolvimento Baseado em Modelos e o Ciclo em V</b>                 | <b>13</b> |
| <b>2.2</b> | <b>Simulação Hardware-in-the-Loop</b>                                    | <b>15</b> |
| 2.2.1      | Definição e Histórico                                                    | 15        |
| 2.2.2      | Objetivos e Vantagens                                                    | 16        |
| 2.2.3      | Requisitos de Hardware                                                   | 17        |
| 2.2.4      | Plataformas HiL Comerciais                                               | 18        |
| <b>3</b>   | <b>ARQUITETURA E METODOLOGIA PROPOSTA</b>                                | <b>20</b> |
| <b>3.1</b> | <b>Estrutura Proposta do Sistema</b>                                     | <b>20</b> |
| <b>3.2</b> | <b>Modelagem do Sistema</b>                                              | <b>21</b> |
| 3.2.1      | O Computador                                                             | 21        |
| 3.2.2      | O Controlador                                                            | 21        |
| 3.2.3      | O Simulador                                                              | 22        |
| <b>3.3</b> | <b>Materiais e Ferramentas a Serem Utilizados</b>                        | <b>23</b> |
| 3.3.1      | Plataformas de Hardware                                                  | 23        |
| 3.3.2      | Ferramentas de Desenvolvimento de Software                               | 24        |
| <b>3.4</b> | <b>Procedimentos para Validação</b>                                      | <b>24</b> |
| <b>3.5</b> | <b>Cronograma de Desenvolvimento</b>                                     | <b>25</b> |
| <b>4</b>   | <b>DESENVOLVIMENTO</b>                                                   | <b>27</b> |
| <b>4.1</b> | <b>Modelagem Matemática do Conversor Buck CCM</b>                        | <b>27</b> |
| 4.1.1      | Primeiro Estágio: Chave Fechada ( $0 < t \leq DT_s$ )                    | 27        |
| 4.1.2      | Segundo Estágio: Chave Aberta ( $DT_s < t \leq T_s$ )                    | 28        |
| 4.1.3      | Modelo Médio Contínuo e Equação de Saída                                 | 29        |
| 4.1.3.1    | Linearização e Funções de Transferência                                  | 29        |
| <b>4.2</b> | <b>Representação Discreta dos Estágios Topológicos do Conversor Buck</b> | <b>31</b> |
| <b>5</b>   | <b>RESULTADOS</b>                                                        | <b>32</b> |
| <b>6</b>   | <b>CONCLUSÃO</b>                                                         | <b>33</b> |
|            | <b>REFERÊNCIAS</b>                                                       | <b>34</b> |

## 1 INTRODUÇÃO

O desenvolvimento de sistemas de controle digital embarcados tem se tornado cada vez mais relevante em aplicações de eletrônica de potência, automação e sistemas industriais. Em particular, conversores eletrônicos de potência, como os conversores CC-CC (Corrente Contínua para Corrente Contínua), são amplamente utilizados em diversas aplicações que exigem regulação eficiente de tensão e corrente. No entanto, o projeto e a validação de algoritmos de controle para esses sistemas podem envolver riscos e custos elevados quando realizados diretamente em protótipos físicos, especialmente nas etapas iniciais de desenvolvimento.

Nesse contexto, técnicas de HiL (*Hardware-in-the-Loop*) surgem como uma alternativa para teste e validação de controladores em ambientes seguros e controlados. A simulação HiL é caracterizada pela integração entre componentes reais de *hardware* e componentes simulados executados em tempo real, permitindo que o sistema de controle interaja com modelos computacionais que representam o processo físico. Nessa abordagem, o controlador é implementado em *hardware* real, enquanto a planta é representada por um modelo computacional, possibilitando a realização de testes mesmo quando o sistema físico não está disponível ou quando experimentos diretos seriam muito caros ou demorados (Isermann; Schaffnit; Sinsel, 1999).

Diante disso, o presente trabalho propõe o desenvolvimento de uma plataforma de teste baseada em HiL para validação de controladores digitais embarcados aplicados a conversores CC-CC, sendo utilizado como estudo de caso o conversor Buck. A escolha desse conversor deve-se à sua estrutura e funcionamento relativamente simples, além de apresentar um modelo matemático de baixa complexidade, o que facilita o desenvolvimento inicial da plataforma e a verificação do seu funcionamento.

### 1.1 Considerações Iniciais

Este trabalho contou com o suporte de ferramentas de Inteligência Artificial Generativa (IAG) em diferentes etapas. O modo *Web Search* das plataformas *Gemini* e *DeepSeek* foi utilizado na etapa de pesquisa bibliográfica, auxiliando na localização e identificação de fontes acadêmicas relevantes, como artigos científicos, periódicos e livros relacionados ao tema abordado. O *ChatGPT* foi empregado como ferramenta de apoio à escrita, especificamente na revisão ortográfica, adequação de estilo, melhoria da coesão textual e auxílio na tradução e compreensão de termos técnicos em língua inglesa presentes nas referências consultadas.

Ressalta-se que todo o conteúdo produzido com o auxílio dessas ferramentas foi submetido à revisão crítica e validação final pelo autor, que assume integral responsabilidade pela originalidade, precisão e veracidade do trabalho, em conformidade com o Art. 9º da Portaria CNPq nº 2.664/2026 (Brasil. Conselho Nacional de Desenvolvimento Científico e Tecnológico, 2026).

### 1.2 Contextualização

Diversos trabalhos na literatura têm explorado o uso de técnicas de HiL no desenvolvimento e validação de sistemas de controle aplicados à eletrônica de potência. De modo geral, essas abordagens utilizam modelos matemáticos de conversores implementados em tempo real, permitindo a emulação do comportamento da planta e a validação de algoritmos de controle sem a necessidade de protótipos físicos completos (Kirei *et al.*, 2023).

Além disso, é observado o uso de diferentes plataformas para implementação de sistemas HiL, desde soluções de baixo custo até plataformas comerciais de simulação em tempo real (Gaviria-cano *et al.*, 2025; Cha *et al.*, 2012).

De maneira geral, esses estudos demonstram que o uso de HiL contribui para a redução de custos, riscos e tempo de desenvolvimento, ao permitir a realização de testes em tempo real antes da implementação em sistemas físicos. Dessa forma, essa abordagem tem se consolidado como uma ferramenta relevante no desenvolvimento de sistemas de controle para conversores eletrônicos de potência.

### 1.3 Objetivos

Nesta seção são apresentados os objetivos deste trabalho, divididos em objetivo geral 1.3.1 e objetivos específicos 1.3.2.

#### 1.3.1 Objetivo geral

Desenvolver uma plataforma de teste baseada em HiL para validação de controladores digitais embarcados aplicados a conversores CC-CC, utilizando o conversor do tipo Buck como caso de estudo para implementação e validação.

#### 1.3.2 Objetivos específicos

- Modelar e discretizar matematicamente um conversor CC-CC do tipo Buck para utilização como planta de referência na simulação em tempo real;
- Definir e selecionar um microcontrolador adequado para a execução do modelo da planta em tempo real;
- Projetar a arquitetura de software da plataforma de teste baseada em HiL;
- Implementar um protótipo da plataforma HiL utilizando microcontroladores para simulação da planta em tempo real e para execução do controlador;
- Validar o funcionamento da plataforma por meio de testes com uma estratégia de controle digital aplicada a um conversor CC-CC, utilizando um conversor Buck como exemplo de aplicação.

### 1.4 Justificativa

O desenvolvimento de sistemas de controle digital embarcados envolve a integração de diferentes áreas da engenharia, como teoria de controle, modelagem de sistemas dinâmicos e programação de microcontroladores. Nesse contexto, a realização deste trabalho possibilita aplicar de forma integrada conhecimentos adquiridos ao longo do curso em uma aplicação prática relacionada ao controle de conversores eletrônicos de potência.

A utilização de uma plataforma de testes baseada em HiL permite aprofundar conceitos relacionados à simulação em tempo real e à validação de controladores digitais embarcados. Além disso, o desenvolvimento desse sistema favorece o estudo e a documentação das técnicas envolvidas, contribuindo para a disseminação desse conhecimento em ambientes acadêmicos e de pesquisa.

Essa proposta torna-se particularmente relevante diante do fato de que as plataformas HiL disponíveis comercialmente são predominantemente importadas, o que pode limitar seu emprego em atividades de ensino e pesquisa. Assim, a investigação de alternativas baseadas em componentes de ampla disponibilidade e menor custo busca ampliar o acesso a essa tecnologia e fortalecer sua utilização em aplicações acadêmicas voltadas à validação de estratégias de controle digital em conversores CC-CC.

### 1.5 Estrutura do Trabalho

Este trabalho está organizado em três capítulos principais, além desta introdução.

O Capítulo 2 apresenta a revisão bibliográfica que fundamenta o desenvolvimento da plataforma proposta. Inicialmente, a Seção 2.1 discute os conceitos de Desenvolvimento Baseado em Modelos (MBD), o Ciclo em V e a metodologia *X-in-the-Loop*. Na sequência, a Seção 2.2 aborda a simulação *Hardware-in-the-Loop* (HiL),

destacando seus objetivos, vantagens, requisitos de hardware e as principais plataformas comerciais utilizadas na área.

No Capítulo 3, é apresentada a modelagem do sistema proposto. A Seção 3.1 descreve a arquitetura geral da plataforma HiL e a interação entre seus componentes. Em seguida, a Seção 3.2 detalha a modelagem funcional do computador, do controlador e do simulador. Por fim, a Seção 3.3 apresenta os materiais e as ferramentas de hardware e software previstos para a implementação da plataforma.

## 2 REVISÃO BIBLIOGRÁFICA

Este capítulo apresenta os fundamentos teóricos que embasam o desenvolvimento deste trabalho. Inicialmente, na Seção 2.1, são discutidos os conceitos de Desenvolvimento Baseado em Modelos (MBD), sua integração ao Ciclo em V e as etapas da metodologia *X-in-the-Loop*. Em seguida, a Seção 2.2 aborda a simulação HiL, apresentando sua definição, evolução histórica, objetivos, vantagens, requisitos de hardware e as principais plataformas comerciais utilizadas na validação de sistemas de controle em tempo real, incluindo aplicações em eletrônica de potência.

### 2.1 Desenvolvimento Baseado em Modelos e o Ciclo em V

A crescente complexidade dos sistemas de controle nas diversas áreas da engenharia exige métodos de projeto capazes de garantir maior confiabilidade, rastreabilidade e redução de falhas operacionais. Nesse contexto, metodologias estruturadas tornam-se fundamentais para organizar o fluxo de desenvolvimento e permitir a validação do comportamento do sistema desde as etapas iniciais do projeto.

O Desenvolvimento Baseado em Modelos (MBD) é uma metodologia consolidada que utiliza modelos computacionais como elemento central do processo de engenharia. Essa abordagem permite representar matematicamente o comportamento do sistema para análise, simulação e validação ainda na fase digital do projeto, possibilitando que funcionalidades, desempenho e confiabilidade sejam avaliados ao longo de todo o desenvolvimento (Samiee *et al.*, 2018). Dessa forma, estratégias de controle podem ser desenvolvidas e testadas sem a necessidade imediata do sistema físico real, reduzindo riscos de danos e desgaste dos equipamentos durante as fases iniciais de validação (Lambert *et al.*, 2025).

Na prática, a engenharia baseada em MBD utiliza modelos que representam não apenas a unidade de controle, mas também os elementos que interagem com ela, como sensores, atuadores, redes de comunicação e a própria planta do sistema (Brooks, 2020). Essa integração permite antecipar a identificação de falhas arquiteturais e problemas de integração ainda nas primeiras etapas do desenvolvimento. Como consequência, reduz-se significativamente o retrabalho e o custo de correção de erros quando comparado aos métodos tradicionais, nos quais muitas inconsistências são descobertas apenas durante a integração física do sistema (Brooks, 2020).

No contexto de conversores eletrônicos e eletrônica de potência, o MBD apresenta benefícios particularmente relevantes, principalmente na implementação digital de malhas de controle para fontes chaveadas (SMPS). A possibilidade de desenvolver e validar o controle digital sem depender inicialmente do estágio de potência físico acelera o processo de desenvolvimento, reduz custos experimentais e amplia a segurança durante os testes iniciais (Kirei *et al.*, 2023).


Para estruturar o fluxo de trabalho proporcionado pelo MBD e aplicá-lo de forma sistemática no desenvolvimento de sistemas embarcados, a engenharia tradicionalmente utiliza o modelo do Ciclo em V (Pestana; Miranda, 2024). Nesse modelo, o lado esquerdo do “V” concentra as etapas de especificação e projeto do sistema, enquanto o lado direito reúne as atividades de integração, verificação e validação. Na abordagem tradicional, o desenvolvimento normalmente não é orientado a modelos, fazendo com que a implementação de software e a integração com hardware ocorram predominantemente nas fases finais do projeto (Yang *et al.*, 2026). Como consequência, muitos problemas de integração e inconsistências funcionais acabam sendo identificados apenas durante os testes finais, aumentando retrabalho, custos de validação e dependência de protótipos físicos.

Com a incorporação do MBD, o Ciclo em V evoluiu para uma abordagem orientada a modelos, na qual diferentes níveis de validação são distribuídos ao longo de todo o desenvolvimento por meio da metodologia *X-in-the-Loop* (XiL). As primeiras verificações ocorrem em *Model-in-the-Loop* (MiL), etapa em que os algoritmos de controle são avaliados diretamente no ambiente de modelagem, permitindo validar o comportamento funcional ainda em nível matemático e conceitual (Brooks, 2020). Em seguida, no *Software-in-the-Loop* (SiL), o código gerado automaticamente ou implementado manualmente é executado em ambiente computacional para verificar se a implementação em software preserva o comportamento previamente validado no modelo (Brooks, 2020).

Posteriormente, a validação pode avançar para o *Hardware-in-the-Loop* (HiL), no qual o software embarcado interage com hardware real ou parcialmente real em tempo de execução, permitindo testes mais próximos das condições físicas de operação do sistema (Brooks, 2020; Yang *et al.*, 2026). Após essas etapas em ambiente controlado, o desenvolvimento pode seguir para testes em condições reais de operação, nos quais planta e controlador passam a atuar conjuntamente no sistema físico completo. Um exemplo dessa etapa final é o *Vehicle-in-the-Loop* (ViL), utilizado principalmente em aplicações automotivas, onde os algoritmos de controle são executados diretamente no veículo real para validar o comportamento global do sistema em condições reais de uso (Yang *et al.*, 2026; Kochem; Kemper; Istoc, 2023).

Essa evolução pode ser observada na Figura 1. No modelo tradicional, ilustrado à esquerda, grande parte da integração entre software e hardware ocorre apenas nas etapas finais do desenvolvimento, concentrando os testes próximos à conclusão do projeto e aumentando a dependência de protótipos físicos (Yang *et al.*, 2026). Em contraste, o modelo orientado a MBD, apresentado à direita da figura, distribui testes virtuais e validações contínuas ao longo de todo o processo de desenvolvimento, incorporando etapas MiL, SiL, HiL e ViL desde as fases iniciais até a integração final do sistema (Yang *et al.*, 2026; Samiee *et al.*, 2018; Brooks, 2020).

**Figura 1 – Comparação entre o Ciclo em V tradicional e sua evolução baseada em MBD**



Fonte: Adaptado de Kochem, Kemper e Istoc (2023, p. 75) e traduzido pelo autor.

## 2.2 Simulação Hardware-in-the-Loop

Esta seção apresenta os conceitos fundamentais da simulação HiL. Inicialmente, são abordadas sua definição e evolução histórica na Subseção 2.2.1. Em seguida, a Subseção 2.2.2 discute os objetivos, as vantagens e as limitações dessa técnica. Os requisitos de hardware necessários para a execução de simulações em tempo real são apresentados na Subseção 2.2.3, enquanto a Subseção 2.2.4 descreve as principais plataformas HiL comerciais utilizadas atualmente.


### 2.2.1 Definição e Histórico

A simulação HiL é uma técnica metodológica caracterizada pela operação conjunta de componentes físicos reais conectados a componentes simulados em tempo real (Isermann; Schaffnit; Sinsel, 1999). Em sua aplicação mais comum, o hardware e o software do sistema de controle representam a parte real do sistema, enquanto o processo a ser controlado, incluindo atuadores, sensores e as dinâmicas físicas envolvidas, é simulado de forma total ou parcial (Isermann; Schaffnit; Sinsel, 1999).

O princípio fundamental do HiL consiste em inserir uma réplica física e fiel de um subsistema, geralmente o controlador, em uma simulação virtual de malha fechada que representa os demais subsistemas (Mihalić; Truntiĉ; Hren, 2022). Nesse arranjo bidirecional, o controlador recebe sinais físicos de entrada e envia comandos ao ambiente virtual como se estivesse operando a planta real. Essa separação permite submeter o equipamento a condições extremas de operação e a cenários de falha de forma segura, reproduzível e sem os custos associados a possíveis danos ao sistema físico completo (Mihalić; Truntiĉ; Hren, 2022; Isermann; Schaffnit; Sinsel, 1999). A Figura 2 apresenta, de forma esquemática, a interação entre a unidade de controle e a planta simulada, destacando o fluxo de sinais e as principais interfaces de hardware presentes em um simulador HiL clássico.

Historicamente, as origens da simulação HiL remontam às indústrias aeroespacial e de defesa. As primeiras aplicações da técnica foram desenvolvidas para simulações de voo, inicialmente voltadas à emulação de painéis e instrumentos em cabines fixas de treinamento ainda na década de 1930 (Isermann; Schaffnit; Sinsel, 1999). Nas décadas seguintes, instituições como a NASA expandiram o uso dessa tecnologia no desenvolvimento de subsistemas de aeronaves de alta manobrabilidade e em testes de segurança para sistemas críticos de orientação de mísseis (Mihalić; Truntiĉ; Hren, 2022).

Figura 2 – Topologia típica de um simulador HiL



Fonte: Adaptado de Cha *et al.* (2012, p. 1) e traduzido pelo autor.

Com a evolução e a redução do custo do poder computacional, o HiL passou gradualmente a ser adotado em outros setores da engenharia. Sua difusão para as indústrias automotiva e de eletrônica de potência foi impulsionada principalmente pelo aumento da complexidade dos controladores modernos e pelas rigorosas exigências de segurança associadas a esses sistemas (Lambert *et al.*, 2025). Atualmente, a ampla utilização de semicondutores de comutação rápida e de arquiteturas embarcadas distribuídas tornou os testes físicos de integração cada vez menos eficientes diante de cronogramas de desenvolvimento mais curtos (Pestana; Miranda, 2024; Mihalič; Truntič; Hren, 2022).

Nesse contexto, o HiL consolidou-se como um elemento central dentro da metodologia MBD (Lambert *et al.*, 2025). Inserido no ramo ascendente de verificação do Ciclo em V, ele representa a etapa de consolidação das abordagens *X-in-the-Loop*. Enquanto as fases anteriores validam modelos (MiL) e códigos de software (SiL), o HiL adiciona o nível final de abstração ao integrar o código executando diretamente no hardware alvo da Unidade de Controle Eletrônico (ECU), em comunicação, em tempo real, com as dinâmicas elétricas e mecânicas da planta modelada (Brooks, 2020).

### 2.2.2 Objetivos e Vantagens

O principal objetivo da simulação HiL é fornecer um ambiente rigoroso e altamente realista para a validação de sistemas de controle embarcados. Essa abordagem baseia-se na substituição da planta física por modelos matemáticos executados em tempo real, permitindo que a ECU interaja com sensores e atuadores simulados sob diferentes condições operacionais de forma segura, repetível e economicamente viável (Cha *et al.*, 2012).

Ao transferir o ambiente de testes da planta física para o laboratório, a simulação HiL consolida-se como uma ferramenta estratégica no ciclo de desenvolvimento, oferecendo vantagens significativas em termos de custo, tempo e flexibilidade. Entre os principais benefícios destacam-se a redução substancial de custos e a aceleração do processo de desenvolvimento, uma vez que o *design* e os testes do *hardware* e do *software* de controle podem ser conduzidos paralelamente ao desenvolvimento da planta, sem a necessidade de operar o sistema físico definitivo (Isermann; Schaffnit; Sinsel, 1999).

Outro aspecto relevante é a possibilidade de validação precoce. Inserida no contexto do MBD, a técnica HiL contribui para uma integração mais eficiente entre *hardware* e *software*, especialmente pela reutilização sistemática de modelos e casos de teste. Nesse cenário, os mesmos cenários de falha e testes funcionais empregados nas etapas iniciais de simulação, como MiL e SiL, podem ser reaproveitados diretamente na validação final da ECU de produção. Como consequência, defeitos arquiteturais e incompatibilidades de código tendem a ser identificados em fases mais iniciais do projeto, reduzindo custos e prazos associados ao retrabalho (Brooks, 2020).

No contexto da eletrônica de potência, as vantagens da simulação HiL tornam-se ainda mais relevantes devido às dinâmicas extremamente rápidas e aos elevados níveis de energia envolvidos. O uso de plataformas HiL em tempo real reduz significativamente os riscos financeiros e operacionais normalmente presentes durante a fase experimental em laboratório, evitando situações em que falhas na lógica de controle possam causar danos físicos à etapa de potência e aos dispositivos semicondutores (Cha *et al.*, 2012; Isermann; Schaffnit; Sinsel, 1999).

Para sintetizar de forma comparativa os principais benefícios e limitações dessa abordagem, o Quadro 1 apresenta um resumo das características gerais das plataformas HiL modernas.

**Quadro 1 – Síntese das vantagens e limitações da simulação HiL**

| Vantagens e Benefícios                                                                                                                                                                                         | Desafios e Limitações                                                                                                                                                                                                  |
|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <b>Natureza não destrutiva e segurança:</b> Permite testar condições severas, falhas críticas e situações anormais sem comprometer a integridade de equipamentos ou operadores (Mihalič; Truntič; Hren, 2022). | <b>Efeito caixa preta:</b> O emulador normalmente não fornece acesso direto às variáveis internas ou ao estado detalhado da memória do controlador em teste (Mihalič; Truntič; Hren, 2022).                            |
| <b>Repetibilidade e estabilidade:</b> Possibilita a repetição de ensaios sob as mesmas condições iniciais e estímulos virtuais, garantindo maior consistência experimental (Mihalič; Truntič; Hren, 2022).     | <b>Tempo de configuração:</b> A preparação de cenários complexos de teste pode demandar mais tempo do que a própria execução dos ensaios (Mihalič; Truntič; Hren, 2022).                                               |
| <b>Prototipagem rápida e redução de custos:</b> Acelera o ciclo de validação <i>shift-left</i> , reduzindo a necessidade de sucessivos protótipos físicos (Mihalič; Truntič; Hren, 2022; Brooks, 2020).        | <b>Limitações de hardware em tempo real:</b> Há um compromisso entre os recursos computacionais disponíveis e o nível de precisão numérica exigido para manter a estabilidade da simulação (Guo <i>et al.</i> , 2018). |

**Fonte:** Elaborado pelo autor com base em Mihalič, Truntič e Hren (2022), Brooks (2020) e Guo *et al.* (2018).

Em síntese, embora a implementação da simulação HiL exija esforço computacional significativo e enfrente limitações relacionadas aos recursos de *hardware* em tempo real, essa abordagem oferece o rigor necessário para validar arquiteturas complexas de controle antes de sua aplicação definitiva em sistemas de potência.

### 2.2.3 Requisitos de Hardware

Para que a metodologia HiL consiga reproduzir com fidelidade o comportamento de um sistema físico, a plataforma computacional utilizada deve atender a requisitos rigorosos de processamento em tempo real, determinismo temporal e baixa latência. Em essência, um simulador HiL é caracterizado pela interação bidirecional em malha fechada entre os modelos virtuais da planta e os controladores físicos conectados ao sistema (Mihalič; Truntič; Hren, 2022).

Nesse contexto, a comunicação entre o ambiente virtual e o hardware físico depende diretamente da presença de conversores Analógico-Digitais (A/D) e Digital-Analógicos (D/A) capazes de operar sem introduzir gargalos no processamento. Sinais físicos, como comandos de *duty cycle* gerados por modulação PWM, precisam ser capturados, processados pelo modelo matemático e posteriormente convertidos novamente em sinais analógicos de tensão ou corrente. Para garantir coerência temporal entre o modelo computacional e os estímulos elétricos aplicados ao controlador, a atualização dos conversores D/A deve permanecer rigidamente sincronizada com o período de amostragem da simulação (Gaviria-cano *et al.*, 2025).

Na eletrônica de potência, o desempenho de uma plataforma HiL está fortemente relacionado à razão entre a frequência de chaveamento do controlador físico e a frequência de simulação, correspondente ao inverso do passo de integração (*time step*). De modo geral, a frequência de simulação precisa ser significativamente superior à frequência de controle. A literatura estabelece como referência prática a utilização de, no mínimo, dez passos de integração por período de chaveamento, de modo a preservar a fidelidade das formas de onda simuladas e evitar oscilações sub-harmônicas causadas por *aliasing* (Gaviria-cano *et al.*, 2025).

Essa exigência impõe restrições severas ao hardware. Em um conversor operando a 100 kHz, por exemplo, cujo período de chaveamento é de 10  $\mu$ s, o processador dispõe de apenas 1  $\mu$ s para resolver todo o sistema de equações do modelo e atualizar as interfaces de entrada e saída (Gaviria-cano *et al.*, 2025).

Quando a discretização é inadequada, os impactos sobre a estabilidade tornam-se significativos. Caso a taxa de amostragem se aproxime demasiadamente do período de chaveamento do conversor, o simulador deixa de reconstruir corretamente o *duty cycle*. Esse problema tende a se intensificar durante transitórios rápidos de carga, resultando em oscilações sub-harmônicas que comprometem a validade experimental dos ensaios de controle (Gaviria-cano *et al.*, 2025).

A definição do passo de integração envolve, portanto, um importante compromisso computacional. Embora passos menores reduzam os erros de truncamento associados à discretização numérica, eles também elevam substancialmente a quantidade de operações executadas por segundo. Em plataformas com limitação de precisão numérica, isso pode intensificar erros de quantização relacionados ao comprimento de palavra do hardware (Guo *et al.*, 2018).

Para atender a essas restrições de paralelismo e latência, as plataformas HiL comerciais tradicionalmente utilizam arquiteturas baseadas em matrizes de portas programáveis (FPGA) e Processadores Digitais de Sinais (DSP) (Mihalič; Truntič; Hren, 2022). Em particular, os FPGAs oferecem elevado paralelismo computacional, permitindo a execução de simulações em tempo real na escala de nanossegundos mesmo em sistemas elétricos complexos (Guo *et al.*, 2018).

Como alternativa mais acessível, microcontroladores modernos com arquiteturas avançadas, como dispositivos ARM Cortex-M7 operando entre 600 MHz e 1 GHz, têm demonstrado capacidade suficiente para executar cálculos em ponto flutuante e gerenciar periféricos em passos fixos da ordem de 1  $\mu$ s. Dessa forma, tornam-se soluções viáveis para plataformas HiL voltadas a aplicações de pesquisa e ensino (Gaviria-cano *et al.*, 2025).

#### 2.2.4 Plataformas HiL Comerciais

No contexto do desenvolvimento e validação de sistemas de controle aplicados à eletrônica de potência, a implementação da metodologia HiL está associada ao uso de um Simulador Digital em Tempo Real (RTDS). Enquanto o HiL define a natureza do ensaio em malha fechada, o RTDS corresponde à infraestrutura computacional responsável por emular a planta em tempo real. Diferentes controladores podem ser avaliados por meio de sua conexão ao RTDS, sendo comum que os algoritmos de controle sejam implementados em linguagem C e embarcados em DSPs ou microcontroladores dedicados (Cha *et al.*, 2012).

Atualmente, empresas como OPAL-RT, Typhoon HiL, dSPACE, RT Box, Speedgoat e National Instruments oferecem soluções comerciais baseadas nesse princípio (Mihalič; Truntič; Hren, 2022; Gaviria-cano *et al.*, 2025). Esses ecossistemas combinam hardware e software especializados para aplicações de pesquisa e desenvolvimento, destacando-se pela precisão e pela capacidade de simulação em tempo real (Gaviria-cano *et al.*, 2025).

A integração dessas plataformas com ferramentas como o MATLAB Simulink Real-Time possibilita a transição direta entre a modelagem virtual e os testes em hardware, com elevado nível de automação (Mihalič; Truntič; Hren, 2022). A partir de modelos matemáticos e diagramas de blocos, essas ferramentas geram e executam códigos em tempo real, reduzindo a necessidade de programação manual em baixo nível (Mihalič; Truntič; Hren, 2022). Além disso, oferecem arquiteturas escaláveis e interfaces de entrada e saída (I/O) de fácil configuração, mantendo baixa latência e bom desempenho computacional (Mihalič; Truntič; Hren, 2022).

Apesar da robustez dessas soluções, sua adoção ainda enfrenta limitações importantes. O elevado custo de aquisição restringe sua utilização em ambientes acadêmicos e grupos de pesquisa com orçamento reduzido (Gaviria-cano *et al.*, 2025). Soma-se a isso a curva de aprendizado associada à configuração dessas plataformas e à programação de FPGAs proprietários, frequentemente exigindo treinamento especializado (Gaviria-cano *et al.*, 2025).

Em aplicações acadêmicas, entretanto, nem sempre são necessárias resoluções temporais na faixa de nanossegundos, típicas de plataformas industriais de alto desempenho. Muitos estudos voltados à emulação de conversores estáticos podem ser adequadamente representados com passos de simulação na ordem de microssegundos (Gaviria-cano *et al.*, 2025).

Nesse cenário, pesquisas recentes têm explorado plataformas HiL modulares, de menor custo e maior flexibilidade, baseadas em componentes comerciais amplamente disponíveis. Soluções baseadas em microcontroladores de arquitetura avançada, como o ARM Cortex-M7, capaz de operar com frequências próximas de 1 GHz, têm se destacado como alternativas computacionais promissoras (Gaviria-cano *et al.*, 2025).


Com uma arquitetura mais enxuta, essas plataformas reduzem significativamente as barreiras financeiras e técnicas associadas à implementação de sistemas HiL. Como consequência, tornam-se particularmente atrativas para estudantes e pesquisadores, facilitando a integração em ambientes de ensino e em projetos experimentais preliminares, sem comprometer a capacidade de representar, em tempo real, o comportamento dinâmico de conversores CC-CC (Gaviria-cano *et al.*, 2025).

### 3 ARQUITETURA E METODOLOGIA PROPOSTA

Este capítulo apresenta a arquitetura proposta para a plataforma HiL, descrevendo sua estrutura geral e a interação entre os módulos que compõem o sistema. Inicialmente, na Seção 3.1, é apresentada a organização da plataforma e o fluxo de comunicação entre os elementos envolvidos na emulação. Em seguida, a Seção 3.2 descreve o funcionamento dos principais componentes do sistema, detalhando as funções e responsabilidades do computador hospedeiro, do controlador digital e do simulador em tempo real. A Seção 3.3 apresenta os materiais e as ferramentas de hardware e software previstos para a implementação da plataforma. A Seção 3.4 descreve a metodologia de validação, detalhando os procedimentos que serão empregados para verificar o correto funcionamento do sistema. Por fim, a Seção 3.5 apresenta o cronograma das atividades a serem realizadas.

#### 3.1 Estrutura Proposta do Sistema

A arquitetura proposta para a plataforma HiL fundamenta-se nos conceitos de MBD previamente discutidos e é composta por três elementos principais: o computador, o simulador e o controlador. A plataforma foi desenvolvida para a validação e o teste de controladores aplicados a conversores CC-CC, possibilitando a emulação, em tempo real, da dinâmica da planta e sua interação direta com o hardware de controle. Em especial, para validação neste trabalho, será considerado um conversor do tipo Buck. A Figura 3 apresenta o diagrama que ilustra a organização estrutural da plataforma e a interação entre seus componentes.



Fonte: Elaborado pelo autor.

No nível de supervisão da plataforma encontra-se o **computador**, responsável pela configuração e parametrização do modelo matemático da planta, bem como pela disponibilização de ferramentas para monitoramento contínuo do sistema. A comunicação entre o computador e o simulador ocorre por meio de uma interface serial implementada sobre o barramento *Universal Serial Bus* (USB), permitindo tanto o envio dos parâmetros de configuração quanto a recepção dos dados de telemetria gerados durante os ensaios.

O segundo elemento da arquitetura é o **simulador**, correspondente ao núcleo computacional do RTDS. Sua função consiste em executar, em tempo real, o modelo matemático da planta em estudo, preservando sua dinâmica ao longo da simulação. A partir dos parâmetros elétricos fornecidos pelo computador e do *duty cycle* proveniente do controlador, o simulador atualiza iterativamente as variáveis de estado, reproduzindo o comportamento do conversor e enviando os dados de telemetria ao computador hospedeiro por meio da interface USB.

Fechando a malha de operação, o **controlador** representa a ECU submetida à validação. Esse módulo, geralmente implementado por meio de um microcontrolador ou DSP, é responsável pela execução nativa dos algoritmos de controle. Durante os testes, o controlador opera de maneira equivalente à empregada em uma aplicação física real, recebendo as variáveis simuladas da planta e gerando sinais de Modulação por Largura de Pulso (PWM) utilizados no acionamento do conversor.

A comunicação bidirecional entre o simulador e o controlador ocorre por meio da troca de sinais analógicos e digitais. As variáveis de estado calculadas pelo simulador são convertidas em sinais analógicos por meio dos conversores Digital-Analógico (D/A) e adquiridas pelo controlador através de seus conversores Analógico-Digital (A/D). Em sentido contrário, o controlador envia ao simulador os comandos de acionamento por meio de sinais PWM, os quais são capturados pelos temporizadores do simulador para a determinação do *duty cycle* aplicado ao modelo matemático. Dessa forma, a interação entre os módulos reproduz a troca de sinais observada em um sistema físico real.

### 3.2 Modelagem do Sistema

A implementação da plataforma HiL proposta requer a integração de diferentes elementos responsáveis pela configuração do sistema, execução da estratégia de controle e emulação da planta em tempo real. Nesse contexto, esta seção apresenta a arquitetura funcional adotada para o desenvolvimento da plataforma. A Subseção 3.2.1 descreve as funções do computador hospedeiro, a Subseção 3.2.2 apresenta o controlador digital empregado na malha de controle e a Subseção 3.2.3 aborda a estrutura prevista para o simulador em tempo real.

#### 3.2.1 O Computador

Como mostrado na Figura 3, a arquitetura da plataforma HiL proposta adotará o computador como principal interface entre o usuário e o sistema. Durante a operação, este desempenhará funções centrais relacionadas à parametrização inicial do simulador e à recepção contínua dos dados de telemetria.

Na etapa inicial, o computador realizará a configuração do modelo virtual por meio de uma interface serial via USB, enviando ao microcontrolador responsável pela simulação os parâmetros elétricos da planta, tais como tensão de entrada, resistência de carga, indutância e capacitância. Essa parametrização prévia tornará o processo de teste mais flexível, permitindo a modificação das características do sistema diretamente via *software*, sem a necessidade de alterações no *firmware* do simulador a cada novo ensaio.

Durante a execução da malha fechada, o computador passará a atuar também na aquisição dos dados de telemetria enviados pelo simulador via USB. Esses dados poderão ser armazenados continuamente e utilizados para a geração de gráficos e análises do comportamento dinâmico do sistema. Dessa forma, será possível avaliar tanto o desempenho transitório quanto o regime permanente da malha de controle, fornecendo base para a validação da estratégia de controle digital implementada.

#### 3.2.2 O Controlador

Para a implementação da malha de regulação do conversor CC-CC neste trabalho, será utilizado um controlador Proporcional-Integral-Derivativo (PID). Na engenharia de sistemas de controle, o PID é um dos algoritmos de malha fechada mais consolidados na indústria, destacando-se pela versatilidade, robustez e ampla aplicabilidade em diferentes classes de plantas dinâmicas (Ogata, 2009).

Neste projeto, o controlador digital será embarcado diretamente no microcontrolador sob teste e operará sincronizado à frequência de controle e chaveamento de  $F_c = 20$  kHz. A escolha dessa frequência justifica-se pela necessidade de manter o chaveamento acima da faixa de audição humana, evitando a geração de ruídos acústicos indesejáveis durante a operação do conversor (Hart, 2010). Além disso, frequências mais elevadas reduzem a

necessidade de armazenamento de energia por ciclo, permitindo a utilização de componentes passivos menores, como indutores e capacitores, o que contribui para a redução do tamanho e do peso do circuito (Hart, 2010).

Embora a planta de potência não seja construída fisicamente no escopo deste trabalho, essa definição de frequência permanece relevante, pois possibilita que, em possíveis etapas futuras do desenvolvimento, o sistema possa ser migrado do ambiente de simulação para uma implementação física destinada à validação experimental.

Conforme ilustrado na Figura 3, o controlador receberá do simulador o valor da tensão de saída do conversor, utilizado como variável de realimentação da malha de controle. A partir dessa informação, o sinal de erro será calculado pela diferença entre a referência desejada e a saída medida da planta (Ogata, 2009).

O funcionamento do controlador PID baseia-se no processamento contínuo desse sinal de erro. A ação de controle será composta pela combinação de três contribuições complementares (Ogata, 2009). A ação proporcional reagirá instantaneamente à magnitude do erro atual, a ação integral acumulará o erro ao longo do tempo para eliminar desvios em regime permanente, enquanto a ação derivativa considerará a taxa de variação do erro, contribuindo para a melhoria do amortecimento e da resposta transitória (Ogata, 2009).

A atuação do controlador sobre a planta será realizada por meio de um sinal PWM, caracterizado por uma forma de onda retangular de frequência constante cuja largura do pulso é ajustada dinamicamente. O ciclo ativo corresponde à razão entre o intervalo em que o sinal permanece em nível lógico alto e o período total da forma de onda, permitindo controlar diretamente a tensão média aplicada ao conversor (Angélico; Neves, 2023). Assim, a cada período de amostragem, o algoritmo de controle calculará o esforço de regulação necessário para atualizar a razão cíclica do PWM enviado ao simulador. Dessa maneira, será possível regular a transferência de energia da planta e conduzir a tensão de saída ao valor de referência, garantindo desempenho adequado tanto em regime permanente quanto durante os transitórios do sistema.

### 3.2.3 O Simulador

O desenvolvimento de um simulador computacional requer, inicialmente, uma representação matemática consistente do sistema físico a ser emulado (Angélico; Neves, 2023). Neste trabalho, o simulador tem como objetivo representar o comportamento dinâmico de conversores CC-CC, sendo adotado o conversor Buck como caso de estudo para a implementação e validação da plataforma HiL em tempo real.

O conversor Buck é uma topologia de conversor CC-CC do tipo abaixador de tensão, o que significa que a tensão média em sua saída será sempre menor ou igual à tensão de entrada (Rashid, 2014; Hart, 2010). Devido à sua estrutura simples e à elevada eficiência no processo de conversão de energia, essa topologia é amplamente empregada em aplicações de eletrônica de potência, fontes de alimentação chaveadas e sistemas que demandam regulação de tensão (Rashid, 2014).

No contexto da teoria de sistemas de controle, a representação matemática do conversor será expressa por meio de sua função de transferência, a qual descreverá a relação dinâmica entre as variáveis de entrada e saída da planta. Nesse sentido, a etapa inicial da concepção do simulador HiL consistirá na obtenção e posterior discretização da função de transferência do conversor Buck, com ênfase no modelo linear associado às variações da razão cíclica (Mehl, 2026), permitindo a transição do comportamento contínuo do circuito de potência para uma representação discreta no tempo (Angélico; Neves, 2023).

Em seguida, o modelo discretizado será implementado na forma de equações de diferenças no *firmware* de um microcontrolador dedicado à execução da simulação, o qual atuará como núcleo computacional responsável por reproduzir, em tempo real e de forma determinística, a dinâmica do conversor.

A partir da arquitetura apresentada na Figura 3, o simulador receberá como entrada o sinal PWM proveniente do controlador, além dos parâmetros elétricos de configuração do conversor, como resistência, indutância e capacitância (Hart, 2010). Com base nessas informações, as variáveis de estado serão atualizadas iterativamente a cada passo de simulação, permitindo a emulação contínua da resposta dinâmica da planta.

Para garantir a fidelidade da simulação e reduzir erros associados à discretização numérica, o período de integração numérica  $T_{sim}$  deverá ser, no mínimo, dez vezes menor que o período de chaveamento do conversor

$T_s$  (Gaviria-cano *et al.*, 2025). Como o valor de  $F_s$  adotado é de 20 kHz, define-se um período de integração de  $T_{sim} = 5 \mu s$ , correspondente a uma taxa de atualização da simulação de 200 kHz

Por fim, o simulador realizará a transmissão das variáveis de estado relevantes ao computador hospedeiro por meio da conexão USB, permitindo o monitoramento contínuo, a aquisição de dados e a análise do comportamento do sistema durante a execução da emulação.

### 3.3 Materiais e Ferramentas a Serem Utilizados

A implementação da plataforma HiL proposta requer a integração de diferentes recursos de hardware e software capazes de atender às restrições de tempo real impostas pela emulação da planta física e pela execução da malha de controle digital. Nesse contexto, esta seção apresenta os principais componentes previstos para utilização no desenvolvimento do sistema, descritos na Subseção 3.3.1, e as ferramentas de desenvolvimento de software, apresentadas na Subseção 3.3.2, bem como as características técnicas que motivaram sua escolha.

#### 3.3.1 Plataformas de Hardware

A emulação de uma planta física em tempo real exige recursos computacionais capazes de executar cálculos matemáticos complexos em intervalos extremamente reduzidos, enquanto a implementação da malha de controle demanda periféricos flexíveis para a aquisição e a geração contínua e precisa de sinais. Além do atendimento a esses requisitos computacionais, a escolha dos dispositivos que compõem o sistema também foi influenciada pela disponibilidade imediata de parte dos equipamentos, fator que contribui para a montagem ágil do protótipo e para a redução dos custos de aquisição. O Quadro 2 apresenta uma comparação técnica entre os microcontroladores previstos para utilização neste trabalho, destacando as características que justificam sua escolha e evidenciando como ambos se complementam na arquitetura proposta.

Nesta comparação, a unidade *Mega Samples Per Second* (MSPS) representa a quantidade de milhões de amostras realizadas por segundo pelos conversores A/D e D/A.

**Quadro 2 – Comparação técnica entre os microcontroladores selecionados para a plataforma HiL**

| Característica           | STM32F411CEU6         | STM32F407VET6        |
|--------------------------|-----------------------|----------------------|
| Núcleo de processamento  | ARM Cortex-M4         | ARM Cortex-M4        |
| FPU integrada            | Sim                   | Sim                  |
| Frequência máxima        | 100 MHz               | 168 MHz              |
| Memória Flash            | 512 KB                | 512 KB               |
| Memória SRAM             | 128 KB                | 192 KB               |
| Conversores A/D          | 1x 12-bit (2,4 MSPS)  | 3x 12-bit (2,4 MSPS) |
| Conversores D/A          | Nenhum                | 2x 12-bit (1 MSPS)   |
| Função na plataforma HiL | Controlador sob teste | Simulador da planta  |

**Fonte: Elaborado pelo autor com base em STMicroelectronics (2024) e STMicroelectronics (2026b).**

Para atuar como controlador digital em teste, será utilizado o microcontrolador STM32F411CEU6. As características resumidas no Quadro 2 destacam a presença de uma Unidade de Ponto Flutuante (FPU) integrada, recurso que favorece a implementação de algoritmos de controle em ponto flutuante (STMicroelectronics, 2024). Durante cada ciclo de controle, o microcontrolador deverá adquirir a tensão de saída proveniente do simulador por meio do conversor A/D integrado, cuja taxa de amostragem de até 2,4 MSPS favorece a aquisição rápida do estado da planta. Em seguida, o algoritmo de controle calculará o esforço de regulação e atualizará continuamente o sinal PWM responsável pelo acionamento do simulador da planta (STMicroelectronics, 2024).

Já a simulação da planta física em tempo real será executada pelo microcontrolador STM32F407VET6. As especificações apresentadas no Quadro 2 evidenciam que a presença da FPU integrada, associada à maior frequência de operação e à maior capacidade de memória, favorece a execução dos cálculos numéricos exigidos pela modelagem digital do conversor (STMicroelectronics, 2026b). Durante a simulação, o microcontrolador deverá recalcular continuamente as equações do sistema em intervalos compatíveis com a frequência de simulação definida para a plataforma. Além disso, os conversores D/A integrados, com taxa de atualização de até 1 MSPS, permitem a geração contínua dos sinais analógicos necessários para representar as variáveis da planta simulada. Em conjunto, esses recursos possibilitam a implementação do modelo matemático da planta e sua integração com o controlador embarcado por meio da troca de sinais analógicos e digitais (STMicroelectronics, 2026b).

Entretanto, não é possível assegurar previamente que os microcontroladores STM32F407VET6 e STM32F411CEU6 atenderão aos requisitos temporais da aplicação nas frequências inicialmente propostas. Caso sejam identificadas limitações de desempenho durante os testes da plataforma, a metodologia prevê a redução da frequência de controle  $F_c$  e, consequentemente, da frequência de simulação  $F_s$ , bem como a possibilidade de substituição dos microcontroladores por dispositivos com maior capacidade de processamento.

### 3.3.2 Ferramentas de Desenvolvimento de Software

A infraestrutura lógica da plataforma compreende tanto o *firmware* embarcado, responsável pela execução determinística em tempo real das malhas de simulação e controle, quanto o aplicativo computacional executado no hospedeiro, destinado à parametrização e supervisão do sistema.

O *firmware* dos microcontroladores STM32 será desenvolvido em linguagem C, utilizando o ambiente de desenvolvimento integrado *STM32CubeIDE* para compilação, organização e depuração do código (STMicroelectronics, 2026a). Além disso, visando garantir o atendimento rigoroso aos requisitos temporais da aplicação, será empregado o sistema operacional de tempo real (RTOS) *FreeRTOS*. Essa escolha se justifica pelo aumento da complexidade dos sistemas embarcados modernos, nos quais abordagens convencionais baseadas exclusivamente em laços infinitos e interrupções tornam-se mais suscetíveis a atrasos na execução de rotinas críticas (Denardin; Barriquello, 2019).

Nesse contexto, a utilização de um RTOS proporciona maior controle sobre as restrições temporais da aplicação, permitindo a divisão das funcionalidades em tarefas modulares e independentes, gerenciadas por um escalonador preemptivo baseado em prioridades (Denardin; Barriquello, 2019). Com isso, assegura-se que a resolução das equações diferenciais da planta e os cálculos do controlador ocorram de maneira determinística, sem interferência de tarefas de menor criticidade, como o envio de telemetria.

Paralelamente, o aplicativo computacional executado no computador hospedeiro será desenvolvido em linguagem *Python*, devido à ampla disponibilidade de bibliotecas e pacotes de código aberto voltados ao desenvolvimento científico, à comunicação de dados e à construção de interfaces gráficas de usuário (GUI). Essa escolha contribui para simplificar e acelerar o desenvolvimento da interface destinada à configuração remota dos parâmetros físicos da planta simulada e à visualização da telemetria do sistema.

Adicionalmente, a codificação estrutural, o gerenciamento dos ambientes virtuais e a depuração interativa do aplicativo serão realizados por meio do editor de código *Visual Studio Code (VSCode)* (Microsoft, 2026). A ferramenta foi selecionada em virtude da elevada produtividade proporcionada por sua arquitetura modular baseada em extensões, bem como pelos recursos integrados de depuração e identificação de erros de *software*.

## 3.4 Procedimentos para Validação

Para assegurar o correto funcionamento da plataforma HiL desenvolvida, será estabelecido um roteiro sistemático de validação dividido em quatro etapas progressivas. Essa abordagem permite isolar variáveis e garantir que eventuais falhas sejam identificadas e corrigidas em nível unitário antes da integração completa do sistema.

A primeira etapa consistirá na validação do modelo matemático discretizado do conversor Buck. Após a obtenção das equações de diferenças, será verificado se a resposta do modelo numérico reproduz adequadamente o comportamento dinâmico esperado da planta. Para isso, o modelo discretizado, implementado em ambiente computacional como *MATLAB* ou *Python*, terá suas respostas nos domínios do tempo e da frequência comparadas com os resultados obtidos por meio de uma simulação de referência desenvolvida no *PSIM*. Ambas as simulações utilizarão os mesmos parâmetros elétricos, incluindo tensão de entrada, frequência de chaveamento e razão cíclica. A concordância entre os resultados permitirá verificar a exatidão das equações matemáticas utilizadas na emulação da planta. Além disso, a utilização do *PSIM* possibilitará a futura integração do modelo da planta com a implementação do controlador digital, permitindo a validação do sistema completo em malha fechada em um ambiente único.

A segunda etapa terá como objetivo validar o *firmware* do simulador da planta. Após a validação computacional do modelo, as equações discretizadas serão embarcadas no microcontrolador responsável pela simulação. Inicialmente, os ensaios serão realizados em malha aberta mediante a aplicação de uma razão cíclica constante e previamente conhecida. O correto processamento das equações será avaliado por meio de ferramentas de depuração em hardware, da análise dos dados de telemetria transmitidos ao computador hospedeiro e da medição direta dos sinais analógicos gerados pelos conversores D/A utilizando um osciloscópio. O propósito desta etapa é verificar se as variáveis de estado e as saídas produzidas pelo *firmware* correspondem aos resultados teóricos obtidos durante a validação do modelo matemático.

A terceira etapa contemplará a validação isolada do *firmware* do controlador digital implementado no STM32F411CEU6. De maneira semelhante ao simulador, o algoritmo de controle PID será inicialmente testado em malha aberta com o objetivo de verificar o funcionamento correto dos periféricos e das rotinas computacionais. Serão avaliadas a precisão e a periodicidade da aquisição dos sinais analógicos pelos conversores A/D, a execução correta da equação de diferenças da lei de controle e a geração adequada dos sinais PWM correspondentes ao esforço de controle calculado.

Por fim, a quarta etapa consistirá na validação integrada da plataforma HiL. Após a certificação individual dos módulos, o simulador e o controlador serão interconectados fisicamente para operar em malha fechada. Nessa condição, o desempenho global da plataforma será comparado aos resultados obtidos por meio de uma simulação de referência do sistema completo desenvolvida no *PSIM*, na qual tanto o conversor Buck quanto o controlador digital serão implementados. A resposta do sistema será analisada com o objetivo de verificar a correta operação da estratégia de controle adotada e sua capacidade de manter a tensão de saída regulada. Para isso, serão avaliados parâmetros de desempenho como o comportamento transitório, o erro em regime permanente e a estabilidade da malha. Resultados compatíveis com aqueles obtidos na simulação de referência indicarão que a plataforma é capaz de emular o conversor Buck e validar estratégias de controle digital em tempo real.

### 3.5 Cronograma de Desenvolvimento

Para o desenvolvimento e a validação do projeto, conforme proposto nas Seções 3.2 e 3.4, as atividades foram organizadas em sete etapas principais. As principais tarefas associadas a cada etapa são descritas a seguir.

1. **Obtenção do modelo matemático do conversor CC-CC Buck:** compreende a modelagem e discretização da planta, além da avaliação da capacidade do hardware em atender aos requisitos temporais do sistema.
2. **Validação computacional do modelo:** consiste na implementação e verificação do modelo discretizado em ambiente computacional.
3. **Desenvolvimento e validação do simulador em tempo real:** envolve a implementação do modelo no microcontrolador e a validação do simulador em malha aberta.

4. **Desenvolvimento e validação do controlador digital:** contempla a implementação do algoritmo de controle e a verificação do funcionamento do *firmware*.
5. **Desenvolvimento do software do computador:** consiste na criação da interface para configuração do sistema, aquisição e visualização dos dados.
6. **Integração e validação da plataforma HiL:** compreende a operação do sistema em malha fechada e a avaliação do desempenho da plataforma.
7. **Análise e documentação dos resultados:** envolve a avaliação dos resultados obtidos e a elaboração do documento final do Trabalho de Conclusão de Curso.

A execução dessas etapas foi planejada para um período de seis meses, conforme apresentado no Quadro 3.

**Quadro 3 – Cronograma de desenvolvimento das atividades do projeto**

| Atividade                                                 | Jul | Ago | Set | Out | Nov | Dez |
|-----------------------------------------------------------|-----|-----|-----|-----|-----|-----|
| 1. Obtenção do modelo matemático do conversor CC-CC Buck  | •   |     |     |     |     |     |
| 2. Validação computacional do modelo                      | •   | •   |     |     |     |     |
| 3. Desenvolvimento e validação do simulador em tempo real |     | •   | •   |     |     |     |
| 4. Desenvolvimento e validação do controlador digital     |     |     | •   | •   |     |     |
| 5. Desenvolvimento do software do computador              |     |     | •   | •   |     |     |
| 6. Integração e validação da plataforma HiL               |     |     |     |     | •   |     |
| 7. Análise e documentação dos resultados                  | •   | •   | •   | •   | •   | •   |

Fonte: Elaborado pelo autor.


## 4 DESENVOLVIMENTO

### 4.1 Modelagem Matemática do Conversor Buck CCM

A tensão de entrada do conversor é definida por  $V_S(t) = V_{S1} + V_{S2}(t)$ , em que  $V_{S1}$  representa a componente contínua da fonte de alimentação e  $V_{S2}(t)$  corresponde à componente senoidal superposta. A Figura 4 apresenta a topologia de um conversor Buck ideal, no qual a tensão de entrada  $V_S(t)$  fornece energia ao circuito por meio do chaveamento em alta frequência da chave eletrônica ( $S$ ). O filtro passa-baixa, constituído pelo indutor ( $L$ ) e pelo capacitor ( $C$ ), atenua as componentes de alta frequência geradas pelo chaveamento, fornecendo à carga ( $R$ ) uma tensão com baixa ondulação. Como o capacitor está conectado em paralelo com a carga, a tensão de saída do conversor é igual à tensão sobre o capacitor, isto é,  $V_O(t) = V_C(t)$ .

Para a modelagem e análise desenvolvidas neste trabalho, assume-se que o conversor opera exclusivamente no Modo de Condução Contínua (CCM). Essa premissa garante que a corrente no indutor não atinja zero em nenhum instante do período de chaveamento, justificando a alternância do circuito entre apenas duas etapas topológicas e, conseqüentemente, a representação matemática do modelo médio por apenas duas matrizes de estado ponderadas pelos tempos  $d$  e  $1 - d$ .

**Figura 4 – Topologia do circuito conversor Buck**



Fonte: Elaborado pelo autor.

Para a modelagem temporal, o circuito é analisado em seus dois estágios topológicos de operação, correspondentes à chave fechada e à chave aberta (Barbi, 2015). Define-se o vetor de variáveis de estado  $\mathbf{x}(t)$  e o vetor de entrada  $\mathbf{u}(t)$  como:

$$\mathbf{x}(t) = \begin{bmatrix} I_L(t) \\ V_C(t) \end{bmatrix}, \quad \mathbf{u}(t) = \begin{bmatrix} V_S(t) \end{bmatrix}. \quad (1)$$


#### 4.1.1 Primeiro Estágio: Chave Fechada ( $0 < t \leq DT_s$ )

Durante este intervalo, a chave  $S$  conduz e a fonte  $V_S$  alimenta o indutor e a carga (Figura 5). A duração desta etapa é dada pelo produto da razão cíclica  $D$  pelo período de chaveamento  $T_s$ .

Para extrair o modelo matemático, aplica-se a Lei das Tensões de Kirchhoff (LTK) à malha de entrada. A tensão sobre o indutor ( $V_L$ ) é dada pela diferença entre a tensão da fonte e a tensão do capacitor, logo (Barbi, 2015):

$$L \frac{dI_L}{dt} = V_S - V_C \Rightarrow \frac{dI_L}{dt} = -\frac{1}{L} V_C + \frac{1}{L} V_S. \quad (2)$$

Em seguida, aplica-se a Lei das Correntes de Kirchhoff (LCK) ao nó de saída. A corrente do indutor se divide entre o capacitor e a carga resistiva ( $I_L = i_C + i_R$ ). Substituindo  $i_C = C \frac{dV_C}{dt}$  e  $i_R = \frac{V_C}{R}$ , tem-se (Barbi,

**Figura 5 – Circuito equivalente com a chave fechada****Fonte: Elaborado pelo autor.**

2015):


$$C \frac{dV_C}{dt} = I_L - \frac{V_C}{R} \Rightarrow \frac{dV_C}{dt} = \frac{1}{C} I_L - \frac{1}{RC} V_C. \quad (3)$$

Organizando as Equações 2 e 3 na representação matricial em espaço de estados  $\dot{\mathbf{x}} = \mathbf{A}_1 \mathbf{x} + \mathbf{B}_1 \mathbf{u}$  (Middlebrook; Cuk, 1976), obtém-se o modelo para o intervalo de chave fechada :

$$\begin{bmatrix} \frac{dI_L}{dt} \\ \frac{dV_C}{dt} \end{bmatrix} = \underbrace{\begin{bmatrix} 0 & -\frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{bmatrix}}_{\mathbf{A}_1} \begin{bmatrix} I_L \\ V_C \end{bmatrix} + \underbrace{\begin{bmatrix} \frac{1}{L} \\ 0 \end{bmatrix}}_{\mathbf{B}_1} \begin{bmatrix} V_S \end{bmatrix}. \quad (4)$$

#### 4.1.2 Segundo Estágio: Chave Aberta ( $DT_s < t \leq T_s$ )

No tempo restante do período, a chave abre e a fonte  $V_S$  é desconectada. Para garantir a continuidade da corrente no indutor, o diodo de roda livre entra em condução (Figura 6).

**Figura 6 – Circuito equivalente com a chave aberta****Fonte: Elaborado pelo autor.**

Aplicando a LTK para esta nova malha, o indutor fica conectado diretamente em paralelo com o bloco RC, mas com polaridade invertida em relação à tensão de saída ( $V_L = -V_C$ ). Logo:

$$L \frac{dI_L}{dt} = -V_C \Rightarrow \frac{dI_L}{dt} = -\frac{1}{L} V_C. \quad (5)$$

A LCK no nó de saída não sofre alteração em relação ao estágio anterior, mantendo a mesma dinâmica para o capacitor, como mostrado em 3. Agrupando as Equações 5 e 3 no formato matricial do segundo estado  $\dot{\mathbf{x}} = \mathbf{A}_2 \mathbf{x} + \mathbf{B}_2 \mathbf{u}$  (Middlebrook; Cuk, 1976), tem-se:

$$\begin{bmatrix} \frac{dI_L}{dt} \\ \frac{dV_C}{dt} \end{bmatrix} = \underbrace{\begin{bmatrix} 0 & -\frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{bmatrix}}_{\mathbf{A}_2} \begin{bmatrix} I_L \\ V_C \end{bmatrix} + \underbrace{\begin{bmatrix} 0 \\ 0 \end{bmatrix}}_{\mathbf{B}_2} \begin{bmatrix} V_S \end{bmatrix}. \quad (6)$$

#### 4.1.3 Modelo Médio Contínuo e Equação de Saída

Assumindo que a frequência de chaveamento é significativamente superior à frequência característica do filtro  $LC$ , as componentes de alta frequência (*ripple*) decorrentes da comutação são fortemente atenuadas. Nessas condições, a dinâmica do conversor pode ser descrita por um modelo médio em espaço de estados (*State-Space Averaging*), obtido pela ponderação das matrizes correspondentes aos intervalos de chave fechada e chave aberta pelos respectivos tempos de permanência em cada estado durante um período de chaveamento, representados por  $d$  e  $1 - d$ , respectivamente (Barbi, 2015; Middlebrook; Cuk, 1976).

$$\dot{\mathbf{x}} = [\mathbf{A}_1 d + \mathbf{A}_2(1 - d)]\mathbf{x} + [\mathbf{B}_1 d + \mathbf{B}_2(1 - d)]\mathbf{u}. \quad (7)$$

Substituindo as matrizes derivadas nas Equações 4 e 6 no conceito de valor médio contínuo mostrado na Equação 7, define-se o modelo médio para o conversor Buck:

$$\begin{bmatrix} \dot{I}_L \\ \dot{V}_C \end{bmatrix} = \underbrace{\begin{bmatrix} 0 & -\frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{bmatrix}}_{\mathbf{A}_3} \begin{bmatrix} I_L \\ V_C \end{bmatrix} + \underbrace{\begin{bmatrix} \frac{d}{L} \\ 0 \end{bmatrix}}_{\mathbf{B}_3} \begin{bmatrix} V_S \end{bmatrix}. \quad (8)$$

##### 4.1.3.1 Linearização e Funções de Transferência

Para a obtenção das funções de transferência do conversor, aplica-se o método da perturbação e linearização de pequenos sinais sobre o modelo médio contínuo apresentado na Equação 8. Cada variável do sistema é decomposta no somatório de seu valor médio em regime permanente (composto por componentes CC, representadas por letras maiúsculas) e uma pequena perturbação alternada em torno desse ponto de operação (componentes CA, representadas por letras minúsculas com acento circunflexo) (Middlebrook; Cuk, 1976):

$$I_L(t) = I_L + \hat{i}_L, \quad V_O(t) = V_O + \hat{v}_O, \quad V_S(t) = V_S + \hat{v}_S, \quad d(t) = D + \hat{d}. \quad (9)$$

Reescrevendo as equações diferenciais de estado a partir do modelo médio presente na Equação 8:

$$\begin{aligned} \dot{I}_L &= -\frac{V_C}{L} + \frac{d}{L} V_S \\ \dot{V}_C &= \frac{I_L}{C} - \frac{V_C}{RC} \end{aligned} \quad (10)$$

Assumindo que a tensão no capacitor equivale à tensão na carga ( $V_C = V_O$ ), substituem-se as componentes definidas na Equação 9 nas equações diferenciais da Equação 10, resultando em:

$$\begin{aligned} L \frac{d(I_L + \hat{i}_L)}{dt} &= -(V_O + \hat{v}_O) + (D + \hat{d})(V_S + \hat{v}_S) \\ C \frac{d(V_O + \hat{v}_O)}{dt} &= (I_L + \hat{i}_L) - \frac{(V_O + \hat{v}_O)}{R} \end{aligned} \quad (11)$$

Como pode ser observado na Equação 11, ao expandir o produto algébrico presente na equação do indutor, surgem componentes puramente contínuas, componentes lineares de pequenos sinais e um termo não linear de segunda ordem. A partir deste ponto, a simplificação do modelo divide-se conceitualmente em duas etapas: a linearização e a eliminação das componentes de regime permanente (Middlebrook; Cuk, 1976; Barbi, 2015).

$$(D + \hat{d})(V_S + \hat{v}_S) = \underbrace{DV_S}_{\text{Nível CC}} + \underbrace{D\hat{v}_S + V_S\hat{d}}_{\text{Termos Lineares}} + \underbrace{\hat{d}\hat{v}_S}_{\text{Termo não linear}} \quad (12)$$

Cabe ressaltar que a necessidade de linearização restringe-se exclusivamente à dinâmica do indutor, visto que a equação do capacitor já é naturalmente linear por não possuir produtos entre variáveis. O princípio da linearização baseia-se na premissa de que as perturbações são significativamente menores que os valores nominais ( $\hat{d} \ll D$ ,  $\hat{v}_S \ll V_S$ ). Portanto, o produto de duas variáveis de pequenos sinais ( $\hat{d}\hat{v}_S$ ) é desprezível e eliminado do modelo (Barbi, 2015).

Por outro lado, a etapa de separação e eliminação das parcelas contínuas (CC) aplica-se a ambas as equações do sistema. Sabe-se que as derivadas das componentes em regime permanente são nulas ( $\frac{dI_L}{dt} = 0$  e  $\frac{dV_O}{dt} = 0$ ) e que, no ponto de equilíbrio, a soma isolada das parcelas contínuas de cada equação resulta em zero ( $DV_S - V_O = 0$  no indutor e  $I_L - \frac{V_O}{R} = 0$  no capacitor).

Ao aplicar essas duas premissas algébricas, segregando os termos e mantendo apenas as componentes dinâmicas alternadas, obtêm-se as equações diferenciais linearizadas que descrevem o modelo de pequenos sinais do conversor Buck no domínio do tempo:

$$\begin{aligned} L \frac{d\hat{i}_L}{dt} &= V_S \hat{d} + D\hat{v}_S - \hat{v}_O \\ C \frac{d\hat{v}_O}{dt} &= \hat{i}_L - \frac{\hat{v}_O}{R} \end{aligned} \quad (13)$$

Para prosseguir com a análise no domínio da frequência, aplica-se a Transformada de Laplace ao sistema de equações diferenciais lineares apresentado na Equação 13. Considerando condições iniciais nulas, visto que as variáveis representam pequenas perturbações em torno de um ponto de operação já estabelecido, obtêm-se as equações algébricas no domínio complexo  $s$ :

$$\begin{aligned} sL\hat{i}_L(s) &= V_S\hat{d}(s) + D\hat{v}_S(s) - \hat{v}_O(s) \\ sC\hat{v}_O(s) &= \hat{i}_L(s) - \frac{\hat{v}_O(s)}{R} \end{aligned} \quad (14)$$

Como o sistema linearizado apresenta múltiplas entradas ( $\hat{d}$  e  $\hat{v}_S$ ), o princípio da superposição é utilizado para determinar as funções de transferência de forma individual. Isolando a corrente do indutor na equação do capacitor em 14, tem-se a relação fundamental entre as variáveis de estado:

$$\hat{i}_L(s) = \hat{v}_O(s) \left( sC + \frac{1}{R} \right) = \hat{v}_O(s) \left( \frac{RCs + 1}{R} \right) \quad (15)$$

A função de transferência da corrente do indutor em relação à razão cíclica é obtida substituindo-se a relação da tensão de saída na equação do indutor e isolando as variáveis de interesse. Partindo do sistema em Laplace com  $\hat{v}_S = 0$ :

$$sL\hat{i}_L(s) = V_S\hat{d}(s) - \left[ \hat{i}_L(s) \frac{R}{RCs + 1} \right] \quad (16)$$

Agrupando os termos dependentes de  $\hat{i}_L(s)$  no lado esquerdo da igualdade e colocando a variável em evidência:

$$\hat{i}_L(s) \left[ sL + \frac{R}{RCs + 1} \right] = V_S \hat{d}(s) \quad (17)$$

Desenvolvendo o mínimo múltiplo comum para unificar os termos entre colchetes, obtém-se o polinômio característico do sistema:

$$\hat{i}_L(s) \left[ \frac{s^2 RLC + sL + R}{RCs + 1} \right] = V_S \hat{d}(s) \quad (18)$$

Isolando a relação  $\frac{\hat{i}_L(s)}{\hat{d}(s)}$ , define-se a função de transferência bruta:

$$\frac{\hat{i}_L(s)}{\hat{d}(s)} = \frac{V_S(RCs + 1)}{s^2 RLC + sL + R} \quad (19)$$

Para converter a função de transferência para a forma canônica, onde o coeficiente do termo de maior ordem do denominador é unitário, divide-se o numerador e o denominador pelo fator  $RLC$ :

$$G_{id}(s) = \frac{\hat{i}_L(s)}{\hat{d}(s)} = \frac{\frac{V_S}{L} \left( s + \frac{1}{RC} \right)}{s^2 + \frac{1}{RC}s + \frac{1}{LC}} \quad (20)$$

De maneira análoga, a função de transferência da tensão de saída em relação à razão cíclica ( $G_{vd}(s)$ ) é obtida substituindo-se a Equação 15 diretamente na equação do indutor, mantendo-se a perturbação da fonte nula ( $\hat{v}_S = 0$ ):

$$sL \left[ \hat{v}_O(s) \left( \frac{RCs + 1}{R} \right) \right] = V_S \hat{d}(s) - \hat{v}_O(s) \quad (21)$$

Transferindo o termo isolado da tensão de saída para o lado esquerdo da igualdade e colocando a variável  $\hat{v}_O(s)$  em evidência:

$$\hat{v}_O(s) \left[ \frac{s^2 RLC + sL}{R} + 1 \right] = V_S \hat{d}(s) \quad (22)$$

Desenvolvendo o mínimo múltiplo comum para unificar os termos entre colchetes:

$$\hat{v}_O(s) \left[ \frac{s^2 RLC + sL + R}{R} \right] = V_S \hat{d}(s) \quad (23)$$

Isolando a relação  $\frac{\hat{v}_O(s)}{\hat{d}(s)}$ , define-se a função de transferência bruta de tensão:

$$\frac{\hat{v}_O(s)}{\hat{d}(s)} = \frac{V_S R}{s^2 RLC + sL + R} \quad (24)$$

Por fim, para converter a equação para a forma canônica, divide-se o numerador e o denominador pelo fator  $RLC$ :

$$G_{vd}(s) = \frac{\hat{v}_O(s)}{\hat{d}(s)} = \frac{\frac{V_S R}{RLC}}{\frac{s^2 RLC}{RLC} + \frac{sL}{RLC} + \frac{R}{RLC}} = \frac{\frac{V_S}{LC}}{s^2 + \frac{1}{RC}s + \frac{1}{LC}} \quad (25)$$

## 4.2 Representação Discreta dos Estágios Topológicos do Conversor Buck

## 5 RESULTADOS

## **6 CONCLUSÃO**

Parte final do texto, na qual se apresentam as conclusões do trabalho acadêmico, usualmente denominada Considerações Finais. Pode ser usada outra denominação similar que indique a conclusão do trabalho.

## REFERÊNCIAS

- ANGÉLICO, B. A.; NEVES, G. P. d. **Controle Digital Aplicado**. São Paulo, Brasil: Blucher, 2023.
- BARBI, I. **Modelagem de Conversores CC-CC Empregando Modelo Médio em Espaço de Estado**. [S.l.: s.n.], 2015. ISBN 9788590104698.
- Brasil. Conselho Nacional de Desenvolvimento Científico e Tecnológico. **Portaria CNPq nº 2.664, de 6 de março de 2026**. Brasília, DF, 2026. Institui a Política de Integridade na Atividade Científica do CNPq. Disponível em: [http://memoria2.cnpq.br/web/guest/view/-/journal\\_content/56\\_INSTANCE\\_0oED/10157/23142775](http://memoria2.cnpq.br/web/guest/view/-/journal_content/56_INSTANCE_0oED/10157/23142775).
- BROOKS, L. Siemens Digital Industries Software **Consistent test reuse across MIL → SIL → HIL in a model-driven development workflow**. [S.l.], 2020. Disponível em: <https://www.siemens.com/autosar>.
- CHA, S. T. *et al.* Real-time hardware-in-the-loop (hil) testing for power electronics controllers. *In*: 2012 ASIA-PACIFIC POWER AND ENERGY ENGINEERING CONFERENCE. 2012. **Anais [...]** [S.l.: s.n.], 2012. p. 1–6.
- DENARDIN, G. W.; BARRIQUELLO, C. H. **Sistemas Operacionais de Tempo Real e sua Aplicação em Sistemas Embarcados**. 1. ed. [S.l.]: Blucher, 2019.
- GAVIRIA-CANO, A. *et al.* Cost-effective and versatile hardware-in-the-loop system for dc/dc converter emulation in education and research. **HardwareX**, Elsevier v. 24,, Dec 2025. ISSN 2468-0672. Disponível em: <https://doi.org/10.1016/j.ohx.2025.e00701>.
- GUO, X. *et al.* Hardware in the loop real-time simulation for the associated discrete circuit modeling optimization method of power converters. **Energies**, v. 11, n. 11,, 2018. ISSN 1996-1073. Disponível em: <https://www.mdpi.com/1996-1073/11/11/3237>.
- HART, D. W. **Power Electronics**. New York, NY: McGraw-Hill Professional, 2010.
- ISERMANN, R.; SCHAFFNIT, J.; SINSEL, S. Hardware-in-the-loop simulation for the design and testing of engine-control systems. **Control Engineering Practice**, v. 7, n. 5, p. 643–653, 1999. ISSN 0967-0661. Disponível em: <https://www.sciencedirect.com/science/article/pii/S0967066198002056>.
- KIREI, B. S. *et al.* Hardware emulation of step-down converter power stages for digital control design. **Electronics**, v. 12, n. 6,, 2023. ISSN 2079-9292. Disponível em: <https://www.mdpi.com/2079-9292/12/6/1328>.
- KOCHEM, M.; KEMPER, H.; ISTOC, S. B. Data and workflow management for virtual development of software-defined vehicles. **ATZ Worldw.**, Springer Science and Business Media LLC v. 125, n. 7-8, p. 74–79, jul. 2023.
- LAMBERT, H. *et al.* X-in-the-loop methodology for proton exchange membrane fuel cell systems design: Review of advances and challenges. **Energies**, v. 18, n. 14,, 2025. ISSN 1996-1073. Disponível em: <https://www.mdpi.com/1996-1073/18/14/3774>.
- MEHL, E. L. M. **Aplicação do Modelo Linear de Vorpérian ao Conversor tipo Buck**, . 2026. Material didático, Universidade Federal do Paraná (UFPR).
- Microsoft. **Visual Studio Code**, . 2026. Acesso em: 15 maio 2026. Disponível em: <https://code.visualstudio.com/>.
- MIDDLEBROOK, R. D.; CUK, S. A general unified approach to modelling switching-converter power stages. *In*: 1976 IEEE POWER ELECTRONICS SPECIALISTS CONFERENCE. 1976. **Anais [...]** [S.l.: s.n.], 1976. p. 18–34.
- MIHALIČ, F.; TRUNTIČ, M.; HREN, A. Hardware-in-the-loop simulations: A historical overview of engineering challenges. **Electronics**, v. 11, n. 15,, 2022. ISSN 2079-9292. Disponível em: <https://www.mdpi.com/2079-9292/11/15/2462>.
- OGATA, K. **Modern Control Engineering**. 5. ed. Upper Saddle River, NJ: Pearson, 2009. ISBN 978-0136156734.
- PESTANA, L.; MIRANDA, B. A rapid review on advanced software-in-the-loop methods for automotive software verification. *In*: ANAIS DO IX SIMPÓSIO BRASILEIRO DE TESTES DE SOFTWARE SISTEMÁTICO E AUTOMATIZADO. 2024, Porto Alegre, RS, Brasil. **Anais [...]** Porto Alegre, RS, Brasil: SBC, 2024. p. 56–65. ISSN 0000-0000. Disponível em: <https://sol.sbc.org.br/index.php/sast/article/view/30216>.
- PICARD, J.-L. **Star Trek: The Next Generation - Episode: Peak Performance**, . 1989. Television series episode. Directed by Bob Scheerer. Written by David Kemper. Music by Dennis McCarthy. Season 2, Episode 21. Production code: 147. Air date: July 10, 1989.
- RASHID, M. H. **Eletrônica de Potência: Dispositivos, Circuitos e Aplicações**. 4. ed. São Paulo: Pearson, 2014. ISBN 978-8543005942.

SAMIEE, A. *et al.* Model-driven-engineering in education. *In*: 2018 18TH INTERNATIONAL CONFERENCE ON MECHATRONICS - MECHATRONIKA (ME). 2018. **Anais [...]** [S.l.: s.n.], 2018. p. 1–6.

STMicroelectronics. **STM32CubeIDE**, . 2026. Acesso em: 15 maio 2026. Disponível em: <https://www.st.com/en/development-tools/stm32cubeide.html>.

STMicroelectronics . **STM32F407VE: High-performance foundation line, Arm Cortex-M4 core with DSP and FPU**. [S.l.], 2026. Accessed: 2026-05-15. Disponível em: <https://www.st.com/en/microcontrollers-microprocessors/stm32f407ve.html>.

STMicroelectronics . **STM32F411CE: Arm Cortex-M4 32-bit MCU with FPU, 512 KB Flash and 128 KB RAM**. [S.l.], 2024. Accessed: 2026-05-15. Disponível em: <https://www.st.com/en/microcontrollers-microprocessors/stm32f411ce.html>.

YANG, A. *et al.* A model-based design and verification framework for virtual ecus in automotive seat control systems. **Electronics**, v. 15, n. 3, 2026. ISSN 2079-9292. Disponível em: <https://www.mdpi.com/2079-9292/15/3/569>.