

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ

NAILSON FRANCISCO DA SILVA CHAGAS

**DESENVOLVIMENTO DE UMA PLATAFORMA HIL PARA VALIDAÇÃO DE CONTROLADORES
DIGITAIS PARA CONVERSORES CC-CC**

PATO BRANCO

2026

NAILSON FRANCISCO DA SILVA CHAGAS

**DESENVOLVIMENTO DE UMA PLATAFORMA HIL PARA VALIDAÇÃO DE CONTROLADORES
DIGITAIS PARA CONVERSORES CC-CC**

**DEVELOPMENT OF A HIL PLATFORM FOR VALIDATION OF DIGITAL CONTROLLERS FOR DC-DC
CONVERTERS**

Proposta de Trabalho de Conclusão de Curso de
Graduação como requisito para obtenção do título
de Bacharel em Engenharia De Computação da
Universidade Tecnológica Federal do Paraná.
Orientador: Rafael Cardoso

PATO BRANCO

2026



[4.0 Internacional](https://creativecommons.org/licenses/by/4.0/)

Esta licença permite compartilhamento, remixe, adaptação e criação a partir do trabalho, mesmo para fins comerciais, desde que sejam atribuídos créditos ao(s) autor(es). Conteúdos elaborados por terceiros, citados e referenciados nesta obra não são cobertos pela licença.

NAILSON FRANCISCO DA SILVA CHAGAS

**DESENVOLVIMENTO DE UMA PLATAFORMA HIL PARA VALIDAÇÃO DE CONTROLADORES
DIGITAIS PARA CONVERSORES CC-CC**

Proposta de Trabalho de Conclusão de Curso de
Graduação como requisito para obtenção do título
de Bacharel em Engenharia De Computação da
Universidade Tecnológica Federal do Paraná.

Data de aprovação: dia / mês por extenso / ano

Nome completo e por extenso do Membro 1 (de acordo com o Currículo Lattes)
Titulação (Especialização, Mestrado, Doutorado)
Nome completo e por extenso da instituição a qual possui vínculo

Nome completo e por extenso do Membro 2 (de acordo com o Currículo Lattes)
Titulação (Especialização, Mestrado, Doutorado)
Nome completo e por extenso da instituição a qual possui vínculo

Nome completo e por extenso do Membro 3 (de acordo com o Currículo Lattes)
Título (Titulação (Especialização, Mestrado, Doutorado)
Nome completo e por extenso da instituição a qual possui vínculo

Dedico este trabalho à minha família, por todo o apoio ao longo da minha vida.

AGRADECIMENTOS

Ao longo da minha vida, muitas pessoas contribuíram, direta ou indiretamente, para que eu chegasse até aqui. Embora não seja possível mencionar todos em uma única página, carrego comigo a gratidão por cada ensinamento, apoio e incentivo recebidos durante essa trajetória.

Agradeço, acima de tudo, aos meus pais, por todo o amor, dedicação e apoio incondicional ao longo da minha vida. Sou eternamente grato por todos os esforços realizados para que eu pudesse me dedicar aos estudos, inclusive pelo apoio financeiro nos momentos em que precisei priorizar minha formação acadêmica. Vocês foram meus primeiros e maiores professores, e grande parte de quem sou hoje devo aos valores e ensinamentos que recebi dentro de casa.

À minha irmã, agradeço por tudo o que me ensinou ao longo da minha vida, pelos conselhos, apoio e por sempre estar presente nos momentos importantes.

Gostaria também de agradecer especialmente aos meus amigos Anny Dias, João Manoel, Luiz Kramer, Matheus Deodato, Robert Hartkop e Taís Manica. Vocês não fazem ideia do quanto conhecer cada um de vocês transformou minha vida. Levarei para sempre comigo todas as conversas, aprendizados, incentivos e toda a ajuda que recebi ao longo dessa caminhada.

Aos meus primos Lucas Pedrosa e Jean Pangioni, agradeço por terem me apresentado, ainda na infância, ao universo dos MMORPGs, especialmente *Tibia* e *Ragnarok Online*. Muito da minha curiosidade por tecnologia e por compreender como sistemas computacionais funcionam surgiu a partir dessas experiências. Muito provavelmente, sem isso, eu não teria desenvolvido o interesse que me trouxe até a Engenharia da Computação.

Ao Professor Dr. Jefferson Tales, agradeço pelos ensinamentos que vão além do conteúdo acadêmico. Com ele, aprendi muito sobre disciplina, dedicação aos estudos e sobre como me portar dentro do ambiente acadêmico.

Ao Professor Dr. Rafael Cardoso, agradeço pela orientação, disponibilidade e apoio no desenvolvimento deste trabalho. Além disso, agradeço pelos excelentes ensinamentos transmitidos ao longo da graduação. Suas aulas despertaram grande parte do meu interesse pelas áreas de Controle e Processamento de Sinais, servindo como inspiração para minha trajetória acadêmica. Tenho grande admiração pela forma como conduz o ensino e compartilha seu conhecimento, sendo, para mim, uma das maiores referências da UTFPR nessas áreas.

Enfim, agradeço a todos que, de alguma forma, contribuíram para minha formação acadêmica, profissional e pessoal.

"It is possible to commit no mistakes and still lose. That is not a weakness. That is life." (Picard, 1989)

RESUMO

O desenvolvimento de sistemas de controle digital aplicados à eletrônica de potência demanda métodos de validação que reduzam riscos, custos e tempo de desenvolvimento, especialmente nas etapas iniciais de projeto. Nesse contexto, a simulação *Hardware-in-the-Loop* apresenta-se como uma alternativa capaz de integrar controladores reais a modelos computacionais executados em tempo real, permitindo a realização de testes em ambiente seguro e controlado. Este trabalho tem como objetivo desenvolver uma plataforma baseada nessa abordagem para a validação de controladores digitais aplicados a conversores de corrente contínua. Como exemplo de aplicação será considerado um conversor Buck. Inicialmente, foi realizada uma revisão bibliográfica sobre Desenvolvimento Baseado em Modelos, metodologia *X-in-the-Loop* e simulação *Hardware-in-the-Loop*, abordando seus fundamentos, aplicações, vantagens e requisitos computacionais. Com base nesse referencial teórico, foi proposta uma arquitetura composta por um computador para supervisão e parametrização, um simulador responsável pela execução em tempo real do modelo matemático da planta e um controlador destinado à execução da estratégia de controle. A metodologia prevê a modelagem e discretização do conversor CC-CC em estudo, a implementação do modelo em microcontrolador dedicado, o desenvolvimento do controlador digital e a integração dos módulos de *hardware* e *software* da plataforma. Também foi definido um procedimento de validação estruturado em etapas progressivas, contemplando a verificação do modelo matemático, do simulador, do controlador e da operação integrada do sistema. Como resultado esperado, pretende-se obter uma plataforma experimental baseada em *Hardware-in-the-Loop* capaz de reproduzir, em tempo real, a dinâmica de um conversor de corrente contínua e permitir a validação de estratégias de controle digital embarcado. Espera-se que o desenvolvimento da plataforma contribua para a aplicação integrada dos conhecimentos adquiridos ao longo da graduação, envolvendo conceitos de teoria de controle, modelagem de sistemas dinâmicos, sistemas embarcados e programação de microcontroladores, e que, além de possibilitar o estudo e a validação de estratégias de controle digital em ambiente experimental, sua implementação favoreça a documentação e a disseminação das técnicas associadas à abordagem *Hardware-in-the-Loop*, ampliando o acesso a essa tecnologia em atividades de ensino e pesquisa.

Palavras-chave: controle digital; eletrônica de potência; hardware-in-the-loop; sistemas embarcados; conversor buck.

ABSTRACT

The development of digital control systems applied to power electronics requires validation methods capable of reducing risks, costs, and development time, especially during the early stages of design. In this context, Hardware-in-the-Loop simulation emerges as an alternative capable of integrating real controllers with computational models executed in real time, enabling tests to be carried out in a safe and controlled environment. This work aims to develop a platform based on this approach for the validation of digital controllers applied to direct current converters. A Buck converter is considered as an application example. Initially, a literature review was conducted on Model-Based Development, the X-in-the-Loop methodology, and Hardware-in-the-Loop simulation, addressing their fundamentals, applications, advantages, and computational requirements. Based on this theoretical background, an architecture composed of a computer for supervision and parameterization, a simulator responsible for the real-time execution of the mathematical model of the plant, and a controller dedicated to the execution of the control strategy was proposed. The methodology includes the modeling and discretization of the DC-DC converter under study, the implementation of the model on a dedicated microcontroller, the development of the digital controller, and the integration of the platform's hardware and software modules. A validation procedure structured in progressive stages was also defined, encompassing the verification of the mathematical model, the simulator, the controller, and the integrated operation of the system. As an expected outcome, an experimental Hardware-in-the-Loop platform capable of reproducing, in real time, the dynamics of a direct current converter and enabling the validation of embedded digital control strategies is intended to be obtained. It is expected that the development of the platform will contribute to the integrated application of the knowledge acquired throughout the undergraduate program, involving concepts from control theory, dynamic systems modeling, embedded systems, and microcontroller programming. Furthermore, besides enabling the study and validation of digital control strategies in an experimental environment, its implementation is expected to promote the documentation and dissemination of techniques associated with the Hardware-in-the-Loop approach, expanding access to this technology in teaching and research activities.

Keywords: embedded digital control; power electronics; hardware-in-the-loop; embedded systems; buck converter.

LISTA DE ILUSTRAÇÕES

Figura 1 – Comparação entre o Ciclo em V tradicional e sua evolução baseada em MBD	18
Figura 2 – Topologia típica de um simulador HiL	19
Quadro 1 – Síntese das vantagens e limitações da simulação <i>Hardware-in-the-Loop</i> (HiL).....	20
Figura 3 – Diagrama simplificado da arquitetura proposta do sistema HiL.....	23
Quadro 2 – Comparação técnica entre os microcontroladores selecionados para a plataforma HiL.....	26
Quadro 3 – Cronograma de desenvolvimento das atividades do projeto	29
Figura 4 – Diagrama de blocos do sistema de controle em malha fechada do sistema	30
Figura 5 – Topologia do circuito conversor Buck.....	31
Figura 6 – Circuito equivalente com a chave fechada	32
Figura 7 – Circuito equivalente com a chave aberta	32
Figura 8 – Conversor Buck com teste de degrau na razão cíclica, simulado no software LTspice	36
Figura 9 – Comparação da corrente do indutor: LTspice vs. modelo médio linearizado com offset CC	37
Figura 10 – Comparação da tensão de saída: LTspice vs. modelo médio linearizado com offset CC	37
Figura 11 – Comparação da corrente no indutor (i_L) entre os métodos de Euler e Trapézio	42
Figura 12 – Comparação da tensão no capacitor (v_C) entre os métodos de Euler e Trapézio	42
Figura 13 – Comparação da corrente no indutor (i_L) entre os métodos de Euler e Trapézio em regime transitório (0 a 0,12 ms)	43
Figura 14 – Comparação da tensão no capacitor (v_C) entre os métodos de Euler e Trapézio em regime transitório (0 a 0,12 ms)	43
Figura 15 – Comparação da corrente no indutor (i_L) entre os métodos de Euler e Trapézio em regime permanente (0,2 a 0,225 ms)	44
Figura 16 – Comparação da tensão no capacitor (v_C) entre os métodos de Euler e Trapézio em regime permanente (0,2 a 0,225 ms)	44
Figura 17 – Erro relativo percentual médio da corrente (i_L) e da tensão (v_C) em função do fator n , tendo o QSpice como referência	45
Figura 18 – Diagrama de Bode do filtro passa-baixas antialiasing	46
Figura 19 – Topologia de um filtro passa-baixa Sallen-Key de segunda ordem	47
Figura 20 – Lugar das Raízes do Sistema Não Compensado ($G_{vd}H$) e região admissível para os polos dominantes	51
Figura 21 – Validação da resposta transitória do sistema compensado para uma entrada em degrau....	54

LISTA DE TABELAS

Tabela 1 – Parâmetros de projeto e especificações do conversor Buck base.....	30
--	-----------

LISTA DE ABREVIATURAS E SIGLAS

A/D	Analógico-Digital
CC	Corrente Contínua
CCM	<i>Continuous Conduction Mode</i>
D/A	Digital-Analógico
DCM	<i>Discontinuous Conduction Mode</i>
ECU	<i>Electronic Control Unit</i>
FPGA	<i>Field Programmable Gate Array</i>
FPU	<i>Floating Point Unit</i>
GUI	<i>Graphical User Interface</i>
HiL	<i>Hardware-in-the-Loop</i>
I/O	<i>Input/Output</i>
IAG	Inteligência Artificial Generativa
LCK	Lei das Correntes de Kirchhoff
LTK	Lei das Tensões de Kirchhoff
MBD	<i>Model-Based Design</i>
MiL	<i>Model-in-the-Loop</i>
PID	<i>Proportional–Integral–Derivative</i>
PWM	<i>Pulse Width Modulation</i>
RTDS	<i>Real-Time Digital Simulator</i>
RTOS	<i>Real-Time Operating System</i>
RX	<i>Receive</i>
SiL	<i>Software-in-the-Loop</i>
SMPS	<i>Switched-Mode Power Supplies</i>
TX	<i>Transmit</i>
USB	<i>Universal Serial Bus</i>
ViL	<i>Vehicle-in-the-Loop</i>
VSCoDe	<i>Visual Studio Code</i>
XiL	<i>X-in-the-Loop</i>

SUMÁRIO

1	INTRODUÇÃO	13
1.1	Considerações Iniciais	13
1.2	Contextualização	13
1.3	Objetivos	14
1.3.1	Objetivo geral	14
1.3.2	Objetivos específicos	14
1.4	Justificativa	14
1.5	Estrutura do Trabalho	14
2	REVISÃO BIBLIOGRÁFICA	16
2.1	Desenvolvimento Baseado em Modelos e o Ciclo em V	16
2.2	Simulação Hardware-in-the-Loop	18
2.2.1	Definição e Histórico	18
2.2.2	Objetivos e Vantagens	19
2.2.3	Requisitos de Hardware	20
2.2.4	Plataformas HiL Comerciais	21
3	ARQUITETURA E METODOLOGIA PROPOSTA	23
3.1	Estrutura Proposta do Sistema	23
3.2	Modelagem do Sistema	24
3.2.1	O Computador	24
3.2.2	O Controlador	24
3.2.3	O Simulador	25
3.3	Materiais e Ferramentas a Serem Utilizados	26
3.3.1	Plataformas de Hardware	26
3.3.2	Ferramentas de Desenvolvimento de Software	27
3.4	Procedimentos para Validação	27
3.5	Cronograma de Desenvolvimento	28
4	DESENVOLVIMENTO	30
4.1	Modelagem Matemática e Discretização do Conversor Buck CCM	31
4.1.1	Modelagem Matemática do Conversor Buck CCM	31
4.1.1.1	Primeiro Estágio: Chave Fechada ($0 < t \leq DT_s$)	31
4.1.1.2	Segundo Estágio: Chave Aberta ($DT_s < t \leq T_s$)	32
4.1.1.3	Modelo Médio Contínuo e Equação de Saída	33
4.1.1.3.1	Linearização e Funções de Transferência	33
4.1.1.3.2	Validação das Funções de Transferência	36
4.1.2	Representação Discreta dos Estágios Topológicos do Conversor Buck	38
4.1.2.1	Método de Euler (Forward)	38
4.1.2.2	Método do Segurador de Ordem Zero (ZOH)	39
4.1.2.3	Método do Trapézio	40
4.1.2.4	Validação da Representação Discreta	41
4.2	Projeto do filtro antialiasing	45
4.3	Projeto e discretização do controlador	49
4.3.1	Projeto do controlador	49
4.3.2	Discretização do controlador	55
4.4	Implementação do Simulador Digital em Tempo Real (RTDS)	56
4.4.1	Definição dos Requisitos do Sistema	56
4.4.1.1	Passos de Integração e Frequência de Chaveamento	56
4.4.1.2	Precisão Numérica: <i>Float32</i> vs. <i>Float64</i>	56
4.4.1.3	Requisitos de Conversão Analógico-Digital (A/D) e Digital-Analógico (D/A)	56
4.4.2	Escolha do Microcontrolador	56
4.4.3	Implementação do <i>Firmware</i>	56
4.4.3.1	Arquitetura de Software	56
4.4.3.2	Configuração de Periféricos e Temporização	56
4.4.3.3	Gerenciamento de Tarefas e Sincronização	56
4.4.3.4	Execução do Modelo Discreto do Conversor Buck	56
4.4.3.5	Interface de Comunicação e Protocolo USB	56
4.5	Implementação da Interface de Controle e Monitoramento da plataforma HiL	56

5	RESULTADOS.....	57
6	CONCLUSÃO	58
	REFERÊNCIAS	59

1 INTRODUÇÃO

O desenvolvimento de sistemas de controle digital embarcados tem se tornado cada vez mais relevante em aplicações de eletrônica de potência, automação e sistemas industriais. Em particular, conversores eletrônicos de potência, como os conversores CC-CC (Corrente Contínua para Corrente Contínua), são amplamente utilizados em diversas aplicações que exigem regulação eficiente de tensão e corrente. No entanto, o projeto e a validação de algoritmos de controle para esses sistemas podem envolver riscos e custos elevados quando realizados diretamente em protótipos físicos, especialmente nas etapas iniciais de desenvolvimento.

Nesse contexto, técnicas de HiL (*Hardware-in-the-Loop*) surgem como uma alternativa para teste e validação de controladores em ambientes seguros e controlados. A simulação HiL é caracterizada pela integração entre componentes reais de *hardware* e componentes simulados executados em tempo real, permitindo que o sistema de controle interaja com modelos computacionais que representam o processo físico. Nessa abordagem, o controlador é implementado em *hardware* real, enquanto a planta é representada por um modelo computacional, possibilitando a realização de testes mesmo quando o sistema físico não está disponível ou quando experimentos diretos seriam muito caros ou demorados (Isermann; Schaffnit; Sinsel, 1999).

Diante disso, o presente trabalho propõe o desenvolvimento de uma plataforma de teste baseada em HiL para validação de controladores digitais embarcados aplicados a conversores CC-CC, sendo utilizado como estudo de caso o conversor Buck. A escolha desse conversor deve-se à sua estrutura e funcionamento relativamente simples, além de apresentar um modelo matemático de baixa complexidade, o que facilita o desenvolvimento inicial da plataforma e a verificação do seu funcionamento.

1.1 Considerações Iniciais

Este trabalho contou com o suporte de ferramentas de Inteligência Artificial Generativa (IAG) em diferentes etapas. O modo *Web Search* das plataformas *Gemini* e *DeepSeek* foi utilizado na etapa de pesquisa bibliográfica, auxiliando na localização e identificação de fontes acadêmicas relevantes, como artigos científicos, periódicos e livros relacionados ao tema abordado. O *ChatGPT* foi empregado como ferramenta de apoio à escrita, especificamente na revisão ortográfica, adequação de estilo, melhoria da coesão textual e auxílio na tradução e compreensão de termos técnicos em língua inglesa presentes nas referências consultadas.

Ressalta-se que todo o conteúdo produzido com o auxílio dessas ferramentas foi submetido à revisão crítica e validação final pelo autor, que assume integral responsabilidade pela originalidade, precisão e veracidade do trabalho, em conformidade com o Art. 9º da Portaria CNPq nº 2.664/2026 (Brasil. Conselho Nacional de Desenvolvimento Científico e Tecnológico, 2026).

1.2 Contextualização

Diversos trabalhos na literatura têm explorado o uso de técnicas de HiL no desenvolvimento e validação de sistemas de controle aplicados à eletrônica de potência. De modo geral, essas abordagens utilizam modelos matemáticos de conversores implementados em tempo real, permitindo a emulação do comportamento da planta e a validação de algoritmos de controle sem a necessidade de protótipos físicos completos (Kirei *et al.*, 2023).

Além disso, é observado o uso de diferentes plataformas para implementação de sistemas HiL, desde soluções de baixo custo até plataformas comerciais de simulação em tempo real (Gaviria-cano *et al.*, 2025; Cha *et al.*, 2012).

De maneira geral, esses estudos demonstram que o uso de HiL contribui para a redução de custos, riscos e tempo de desenvolvimento, ao permitir a realização de testes em tempo real antes da implementação em sistemas físicos. Dessa forma, essa abordagem tem se consolidado como uma ferramenta relevante no desenvolvimento de sistemas de controle para conversores eletrônicos de potência.

1.3 Objetivos

Nesta seção são apresentados os objetivos deste trabalho, divididos em objetivo geral 1.3.1 e objetivos específicos 1.3.2.

1.3.1 Objetivo geral

Desenvolver uma plataforma de teste baseada em HiL para validação de controladores digitais embarcados aplicados a conversores CC-CC, utilizando o conversor do tipo Buck como caso de estudo para implementação e validação.

1.3.2 Objetivos específicos

- Modelar e discretizar matematicamente um conversor CC-CC do tipo Buck para utilização como planta de referência na simulação em tempo real;
- Definir e selecionar um microcontrolador adequado para a execução do modelo da planta em tempo real;
- Projetar a arquitetura de software da plataforma de teste baseada em HiL;
- Implementar um protótipo da plataforma HiL utilizando microcontroladores para simulação da planta em tempo real e para execução do controlador;
- Validar o funcionamento da plataforma por meio de testes com uma estratégia de controle digital aplicada a um conversor CC-CC, utilizando um conversor Buck como exemplo de aplicação.

1.4 Justificativa

O desenvolvimento de sistemas de controle digital embarcados envolve a integração de diferentes áreas da engenharia, como teoria de controle, modelagem de sistemas dinâmicos e programação de microcontroladores. Nesse contexto, a realização deste trabalho possibilita aplicar de forma integrada conhecimentos adquiridos ao longo do curso em uma aplicação prática relacionada ao controle de conversores eletrônicos de potência.

A utilização de uma plataforma de testes baseada em HiL permite aprofundar conceitos relacionados à simulação em tempo real e à validação de controladores digitais embarcados. Além disso, o desenvolvimento desse sistema favorece o estudo e a documentação das técnicas envolvidas, contribuindo para a disseminação desse conhecimento em ambientes acadêmicos e de pesquisa.

Essa proposta torna-se particularmente relevante diante do fato de que as plataformas HiL disponíveis comercialmente são predominantemente importadas, o que pode limitar seu emprego em atividades de ensino e pesquisa. Assim, a investigação de alternativas baseadas em componentes de ampla disponibilidade e menor custo busca ampliar o acesso a essa tecnologia e fortalecer sua utilização em aplicações acadêmicas voltadas à validação de estratégias de controle digital em conversores CC-CC.

1.5 Estrutura do Trabalho

Este trabalho está organizado em três capítulos principais, além desta introdução.

O Capítulo 2 apresenta a revisão bibliográfica que fundamenta o desenvolvimento da plataforma proposta. Inicialmente, a Seção 2.1 discute os conceitos de Desenvolvimento Baseado em Modelos (MBD), o Ciclo em V e a metodologia *X-in-the-Loop*. Na sequência, a Seção 2.2 aborda a simulação *Hardware-in-the-Loop* (HiL),

destacando seus objetivos, vantagens, requisitos de hardware e as principais plataformas comerciais utilizadas na área.

No Capítulo 3, é apresentada a modelagem do sistema proposto. A Seção 3.1 descreve a arquitetura geral da plataforma HiL e a interação entre seus componentes. Em seguida, a Seção 3.2 detalha a modelagem funcional do computador, do controlador e do simulador. Por fim, a Seção 3.3 apresenta os materiais e as ferramentas de hardware e software previstos para a implementação da plataforma.

2 REVISÃO BIBLIOGRÁFICA

Este capítulo apresenta os fundamentos teóricos que embasam o desenvolvimento deste trabalho. Inicialmente, na Seção 2.1, são discutidos os conceitos de Desenvolvimento Baseado em Modelos (MBD), sua integração ao Ciclo em V e as etapas da metodologia *X-in-the-Loop*. Em seguida, a Seção 2.2 aborda a simulação HiL, apresentando sua definição, evolução histórica, objetivos, vantagens, requisitos de hardware e as principais plataformas comerciais utilizadas na validação de sistemas de controle em tempo real, incluindo aplicações em eletrônica de potência.

2.1 Desenvolvimento Baseado em Modelos e o Ciclo em V

A crescente complexidade dos sistemas de controle nas diversas áreas da engenharia exige métodos de projeto capazes de garantir maior confiabilidade, rastreabilidade e redução de falhas operacionais. Nesse contexto, metodologias estruturadas tornam-se fundamentais para organizar o fluxo de desenvolvimento e permitir a validação do comportamento do sistema desde as etapas iniciais do projeto.

O Desenvolvimento Baseado em Modelos (MBD) é uma metodologia consolidada que utiliza modelos computacionais como elemento central do processo de engenharia. Essa abordagem permite representar matematicamente o comportamento do sistema para análise, simulação e validação ainda na fase digital do projeto, possibilitando que funcionalidades, desempenho e confiabilidade sejam avaliados ao longo de todo o desenvolvimento (Samiee *et al.*, 2018). Dessa forma, estratégias de controle podem ser desenvolvidas e testadas sem a necessidade imediata do sistema físico real, reduzindo riscos de danos e desgaste dos equipamentos durante as fases iniciais de validação (Lambert *et al.*, 2025).

Na prática, a engenharia baseada em MBD utiliza modelos que representam não apenas a unidade de controle, mas também os elementos que interagem com ela, como sensores, atuadores, redes de comunicação e a própria planta do sistema (Brooks, 2020). Essa integração permite antecipar a identificação de falhas arquiteturais e problemas de integração ainda nas primeiras etapas do desenvolvimento. Como consequência, reduz-se significativamente o retrabalho e o custo de correção de erros quando comparado aos métodos tradicionais, nos quais muitas inconsistências são descobertas apenas durante a integração física do sistema (Brooks, 2020).

No contexto de conversores eletrônicos e eletrônica de potência, o MBD apresenta benefícios particularmente relevantes, principalmente na implementação digital de malhas de controle para fontes chaveadas (SMPS). A possibilidade de desenvolver e validar o controle digital sem depender inicialmente do estágio de potência físico acelera o processo de desenvolvimento, reduz custos experimentais e amplia a segurança durante os testes iniciais (Kirei *et al.*, 2023).


Para estruturar o fluxo de trabalho proporcionado pelo MBD e aplicá-lo de forma sistemática no desenvolvimento de sistemas embarcados, a engenharia tradicionalmente utiliza o modelo do Ciclo em V (Pestana; Miranda, 2024). Nesse modelo, o lado esquerdo do “V” concentra as etapas de especificação e projeto do sistema, enquanto o lado direito reúne as atividades de integração, verificação e validação. Na abordagem tradicional, o desenvolvimento normalmente não é orientado a modelos, fazendo com que a implementação de software e a integração com hardware ocorram predominantemente nas fases finais do projeto (Yang *et al.*, 2026). Como consequência, muitos problemas de integração e inconsistências funcionais acabam sendo identificados apenas durante os testes finais, aumentando retrabalho, custos de validação e dependência de protótipos físicos.

Com a incorporação do MBD, o Ciclo em V evoluiu para uma abordagem orientada a modelos, na qual diferentes níveis de validação são distribuídos ao longo de todo o desenvolvimento por meio da metodologia *X-in-the-Loop* (XiL). As primeiras verificações ocorrem em *Model-in-the-Loop* (MiL), etapa em que os algoritmos de controle são avaliados diretamente no ambiente de modelagem, permitindo validar o comportamento funcional ainda em nível matemático e conceitual (Brooks, 2020). Em seguida, no *Software-in-the-Loop* (SiL), o código gerado automaticamente ou implementado manualmente é executado em ambiente computacional para verificar se a implementação em software preserva o comportamento previamente validado no modelo (Brooks, 2020).

Posteriormente, a validação pode avançar para o *Hardware-in-the-Loop* (HiL), no qual o software embarcado interage com hardware real ou parcialmente real em tempo de execução, permitindo testes mais próximos das condições físicas de operação do sistema (Brooks, 2020; Yang *et al.*, 2026). Após essas etapas em ambiente controlado, o desenvolvimento pode seguir para testes em condições reais de operação, nos quais planta e controlador passam a atuar conjuntamente no sistema físico completo. Um exemplo dessa etapa final é o *Vehicle-in-the-Loop* (ViL), utilizado principalmente em aplicações automotivas, onde os algoritmos de controle são executados diretamente no veículo real para validar o comportamento global do sistema em condições reais de uso (Yang *et al.*, 2026; Kochem; Kemper; Istoc, 2023).

Essa evolução pode ser observada na Figura 1. No modelo tradicional, ilustrado à esquerda, grande parte da integração entre software e hardware ocorre apenas nas etapas finais do desenvolvimento, concentrando os testes próximos à conclusão do projeto e aumentando a dependência de protótipos físicos (Yang *et al.*, 2026). Em contraste, o modelo orientado a MBD, apresentado à direita da figura, distribui testes virtuais e validações contínuas ao longo de todo o processo de desenvolvimento, incorporando etapas MiL, SiL, HiL e ViL desde as fases iniciais até a integração final do sistema (Yang *et al.*, 2026; Samiee *et al.*, 2018; Brooks, 2020).

Figura 1 – Comparação entre o Ciclo em V tradicional e sua evolução baseada em MBD



Fonte: Adaptado de Kochem, Kemper e Istoc (2023, p. 75) e traduzido pelo autor.

2.2 Simulação Hardware-in-the-Loop

Esta seção apresenta os conceitos fundamentais da simulação HiL. Inicialmente, são abordadas sua definição e evolução histórica na Subseção 2.2.1. Em seguida, a Subseção 2.2.2 discute os objetivos, as vantagens e as limitações dessa técnica. Os requisitos de hardware necessários para a execução de simulações em tempo real são apresentados na Subseção 2.2.3, enquanto a Subseção 2.2.4 descreve as principais plataformas HiL comerciais utilizadas atualmente.


2.2.1 Definição e Histórico

A simulação HiL é uma técnica metodológica caracterizada pela operação conjunta de componentes físicos reais conectados a componentes simulados em tempo real (Isermann; Schaffnit; Sinsel, 1999). Em sua aplicação mais comum, o hardware e o software do sistema de controle representam a parte real do sistema, enquanto o processo a ser controlado, incluindo atuadores, sensores e as dinâmicas físicas envolvidas, é simulado de forma total ou parcial (Isermann; Schaffnit; Sinsel, 1999).

O princípio fundamental do HiL consiste em inserir uma réplica física e fiel de um subsistema, geralmente o controlador, em uma simulação virtual de malha fechada que representa os demais subsistemas (Mihalić; Truntiĉ; Hren, 2022). Nesse arranjo bidirecional, o controlador recebe sinais físicos de entrada e envia comandos ao ambiente virtual como se estivesse operando a planta real. Essa separação permite submeter o equipamento a condições extremas de operação e a cenários de falha de forma segura, reproduzível e sem os custos associados a possíveis danos ao sistema físico completo (Mihalić; Truntiĉ; Hren, 2022; Isermann; Schaffnit; Sinsel, 1999). A Figura 2 apresenta, de forma esquemática, a interação entre a unidade de controle e a planta simulada, destacando o fluxo de sinais e as principais interfaces de hardware presentes em um simulador HiL clássico.

Historicamente, as origens da simulação HiL remontam às indústrias aeroespacial e de defesa. As primeiras aplicações da técnica foram desenvolvidas para simulações de voo, inicialmente voltadas à emulação de painéis e instrumentos em cabines fixas de treinamento ainda na década de 1930 (Isermann; Schaffnit; Sinsel, 1999). Nas décadas seguintes, instituições como a NASA expandiram o uso dessa tecnologia no desenvolvimento de subsistemas de aeronaves de alta manobrabilidade e em testes de segurança para sistemas críticos de orientação de mísseis (Mihalić; Truntiĉ; Hren, 2022).

Figura 2 – Topologia típica de um simulador HiL



Fonte: Adaptado de Cha *et al.* (2012, p. 1) e traduzido pelo autor.

Com a evolução e a redução do custo do poder computacional, o HiL passou gradualmente a ser adotado em outros setores da engenharia. Sua difusão para as indústrias automotiva e de eletrônica de potência foi impulsionada principalmente pelo aumento da complexidade dos controladores modernos e pelas rigorosas exigências de segurança associadas a esses sistemas (Lambert *et al.*, 2025). Atualmente, a ampla utilização de semicondutores de comutação rápida e de arquiteturas embarcadas distribuídas tornou os testes físicos de integração cada vez menos eficientes diante de cronogramas de desenvolvimento mais curtos (Pestana; Miranda, 2024; Mihalič; Truntič; Hren, 2022).

Nesse contexto, o HiL consolidou-se como um elemento central dentro da metodologia MBD (Lambert *et al.*, 2025). Inserido no ramo ascendente de verificação do Ciclo em V, ele representa a etapa de consolidação das abordagens *X-in-the-Loop*. Enquanto as fases anteriores validam modelos (MiL) e códigos de software (SiL), o HiL adiciona o nível final de abstração ao integrar o código executando diretamente no hardware alvo da Unidade de Controle Eletrônico (ECU), em comunicação, em tempo real, com as dinâmicas elétricas e mecânicas da planta modelada (Brooks, 2020).

2.2.2 Objetivos e Vantagens

O principal objetivo da simulação HiL é fornecer um ambiente rigoroso e altamente realista para a validação de sistemas de controle embarcados. Essa abordagem baseia-se na substituição da planta física por modelos matemáticos executados em tempo real, permitindo que a ECU interaja com sensores e atuadores simulados sob diferentes condições operacionais de forma segura, repetível e economicamente viável (Cha *et al.*, 2012).

Ao transferir o ambiente de testes da planta física para o laboratório, a simulação HiL consolida-se como uma ferramenta estratégica no ciclo de desenvolvimento, oferecendo vantagens significativas em termos de custo, tempo e flexibilidade. Entre os principais benefícios destacam-se a redução substancial de custos e a aceleração do processo de desenvolvimento, uma vez que o *design* e os testes do *hardware* e do *software* de controle podem ser conduzidos paralelamente ao desenvolvimento da planta, sem a necessidade de operar o sistema físico definitivo (Isermann; Schaffnit; Sinsel, 1999).

Outro aspecto relevante é a possibilidade de validação precoce. Inserida no contexto do MBD, a técnica HiL contribui para uma integração mais eficiente entre *hardware* e *software*, especialmente pela reutilização sistemática de modelos e casos de teste. Nesse cenário, os mesmos cenários de falha e testes funcionais empregados nas etapas iniciais de simulação, como MiL e SiL, podem ser reaproveitados diretamente na validação final da ECU de produção. Como consequência, defeitos arquiteturais e incompatibilidades de código tendem a ser identificados em fases mais iniciais do projeto, reduzindo custos e prazos associados ao retrabalho (Brooks, 2020).

No contexto da eletrônica de potência, as vantagens da simulação HiL tornam-se ainda mais relevantes devido às dinâmicas extremamente rápidas e aos elevados níveis de energia envolvidos. O uso de plataformas HiL em tempo real reduz significativamente os riscos financeiros e operacionais normalmente presentes durante a fase experimental em laboratório, evitando situações em que falhas na lógica de controle possam causar danos físicos à etapa de potência e aos dispositivos semicondutores (Cha *et al.*, 2012; Isermann; Schaffnit; Sinsel, 1999).

Para sintetizar de forma comparativa os principais benefícios e limitações dessa abordagem, o Quadro 1 apresenta um resumo das características gerais das plataformas HiL modernas.

Quadro 1 – Síntese das vantagens e limitações da simulação HiL

Vantagens e Benefícios	Desafios e Limitações
Natureza não destrutiva e segurança: Permite testar condições severas, falhas críticas e situações anormais sem comprometer a integridade de equipamentos ou operadores (Mihalič; Truntič; Hren, 2022).	Efeito caixa preta: O emulador normalmente não fornece acesso direto às variáveis internas ou ao estado detalhado da memória do controlador em teste (Mihalič; Truntič; Hren, 2022).
Repetibilidade e estabilidade: Possibilita a repetição de ensaios sob as mesmas condições iniciais e estímulos virtuais, garantindo maior consistência experimental (Mihalič; Truntič; Hren, 2022).	Tempo de configuração: A preparação de cenários complexos de teste pode demandar mais tempo do que a própria execução dos ensaios (Mihalič; Truntič; Hren, 2022).
Prototipagem rápida e redução de custos: Acelera o ciclo de validação <i>shift-left</i> , reduzindo a necessidade de sucessivos protótipos físicos (Mihalič; Truntič; Hren, 2022; Brooks, 2020).	Limitações de hardware em tempo real: Há um compromisso entre os recursos computacionais disponíveis e o nível de precisão numérica exigido para manter a estabilidade da simulação (Guo <i>et al.</i> , 2018).

Fonte: Elaborado pelo autor com base em Mihalič, Truntič e Hren (2022), Brooks (2020) e Guo *et al.* (2018).

Em síntese, embora a implementação da simulação HiL exija esforço computacional significativo e enfrente limitações relacionadas aos recursos de *hardware* em tempo real, essa abordagem oferece o rigor necessário para validar arquiteturas complexas de controle antes de sua aplicação definitiva em sistemas de potência.

2.2.3 Requisitos de Hardware

Para que a metodologia HiL consiga reproduzir com fidelidade o comportamento de um sistema físico, a plataforma computacional utilizada deve atender a requisitos rigorosos de processamento em tempo real, determinismo temporal e baixa latência. Em essência, um simulador HiL é caracterizado pela interação bidirecional em malha fechada entre os modelos virtuais da planta e os controladores físicos conectados ao sistema (Mihalič; Truntič; Hren, 2022).

Nesse contexto, a comunicação entre o ambiente virtual e o hardware físico depende diretamente da presença de conversores Analógico-Digitais (A/D) e Digital-Analógicos (D/A) capazes de operar sem introduzir gargalos no processamento. Sinais físicos, como comandos de *duty cycle* gerados por modulação PWM, precisam ser capturados, processados pelo modelo matemático e posteriormente convertidos novamente em sinais analógicos de tensão ou corrente. Para garantir coerência temporal entre o modelo computacional e os estímulos elétricos aplicados ao controlador, a atualização dos conversores D/A deve permanecer rigidamente sincronizada com o período de amostragem da simulação (Gaviria-cano *et al.*, 2025).

Na eletrônica de potência, o desempenho de uma plataforma HiL está fortemente relacionado à razão entre a frequência de chaveamento do controlador físico e a frequência de simulação, correspondente ao inverso do passo de integração (*time step*). De modo geral, a frequência de simulação precisa ser significativamente superior à frequência de controle. A literatura estabelece como referência prática a utilização de, no mínimo, dez passos de integração por período de chaveamento, de modo a preservar a fidelidade das formas de onda simuladas e evitar oscilações sub-harmônicas causadas por *aliasing* (Gaviria-cano *et al.*, 2025).

Essa exigência impõe restrições severas ao hardware. Em um conversor operando a 100 kHz, por exemplo, cujo período de chaveamento é de 10 μ s, o processador dispõe de apenas 1 μ s para resolver todo o sistema de equações do modelo e atualizar as interfaces de entrada e saída (Gaviria-cano *et al.*, 2025).

Quando a discretização é inadequada, os impactos sobre a estabilidade tornam-se significativos. Caso a taxa de amostragem se aproxime demasiadamente do período de chaveamento do conversor, o simulador deixa de reconstruir corretamente o *duty cycle*. Esse problema tende a se intensificar durante transitórios rápidos de carga, resultando em oscilações sub-harmônicas que comprometem a validade experimental dos ensaios de controle (Gaviria-cano *et al.*, 2025).

A definição do passo de integração envolve, portanto, um importante compromisso computacional. Embora passos menores reduzam os erros de truncamento associados à discretização numérica, eles também elevam substancialmente a quantidade de operações executadas por segundo. Em plataformas com limitação de precisão numérica, isso pode intensificar erros de quantização relacionados ao comprimento de palavra do hardware (Guo *et al.*, 2018).

Para atender a essas restrições de paralelismo e latência, as plataformas HiL comerciais tradicionalmente utilizam arquiteturas baseadas em matrizes de portas programáveis (FPGA) e Processadores Digitais de Sinais (DSP) (Mihalič; Truntič; Hren, 2022). Em particular, os FPGAs oferecem elevado paralelismo computacional, permitindo a execução de simulações em tempo real na escala de nanossegundos mesmo em sistemas elétricos complexos (Guo *et al.*, 2018).

Como alternativa mais acessível, microcontroladores modernos com arquiteturas avançadas, como dispositivos ARM Cortex-M7 operando entre 600 MHz e 1 GHz, têm demonstrado capacidade suficiente para executar cálculos em ponto flutuante e gerenciar periféricos em passos fixos da ordem de 1 μ s. Dessa forma, tornam-se soluções viáveis para plataformas HiL voltadas a aplicações de pesquisa e ensino (Gaviria-cano *et al.*, 2025).

2.2.4 Plataformas HiL Comerciais

No contexto do desenvolvimento e validação de sistemas de controle aplicados à eletrônica de potência, a implementação da metodologia HiL está associada ao uso de um Simulador Digital em Tempo Real (RTDS). Enquanto o HiL define a natureza do ensaio em malha fechada, o RTDS corresponde à infraestrutura computacional responsável por emular a planta em tempo real. Diferentes controladores podem ser avaliados por meio de sua conexão ao RTDS, sendo comum que os algoritmos de controle sejam implementados em linguagem C e embarcados em DSPs ou microcontroladores dedicados (Cha *et al.*, 2012).

Atualmente, empresas como OPAL-RT, Typhoon HiL, dSPACE, RT Box, Speedgoat e National Instruments oferecem soluções comerciais baseadas nesse princípio (Mihalič; Truntič; Hren, 2022; Gaviria-cano *et al.*, 2025). Esses ecossistemas combinam hardware e software especializados para aplicações de pesquisa e desenvolvimento, destacando-se pela precisão e pela capacidade de simulação em tempo real (Gaviria-cano *et al.*, 2025).

A integração dessas plataformas com ferramentas como o MATLAB Simulink Real-Time possibilita a transição direta entre a modelagem virtual e os testes em hardware, com elevado nível de automação (Mihalič; Truntič; Hren, 2022). A partir de modelos matemáticos e diagramas de blocos, essas ferramentas geram e executam códigos em tempo real, reduzindo a necessidade de programação manual em baixo nível (Mihalič; Truntič; Hren, 2022). Além disso, oferecem arquiteturas escaláveis e interfaces de entrada e saída (I/O) de fácil configuração, mantendo baixa latência e bom desempenho computacional (Mihalič; Truntič; Hren, 2022).

Apesar da robustez dessas soluções, sua adoção ainda enfrenta limitações importantes. O elevado custo de aquisição restringe sua utilização em ambientes acadêmicos e grupos de pesquisa com orçamento reduzido (Gaviria-cano *et al.*, 2025). Soma-se a isso a curva de aprendizado associada à configuração dessas plataformas e à programação de FPGAs proprietários, frequentemente exigindo treinamento especializado (Gaviria-cano *et al.*, 2025).

Em aplicações acadêmicas, entretanto, nem sempre são necessárias resoluções temporais na faixa de nanossegundos, típicas de plataformas industriais de alto desempenho. Muitos estudos voltados à emulação de conversores estáticos podem ser adequadamente representados com passos de simulação na ordem de microssegundos (Gaviria-cano *et al.*, 2025).

Nesse cenário, pesquisas recentes têm explorado plataformas HiL modulares, de menor custo e maior flexibilidade, baseadas em componentes comerciais amplamente disponíveis. Soluções baseadas em microcontroladores de arquitetura avançada, como o ARM Cortex-M7, capaz de operar com frequências próximas de 1 GHz, têm se destacado como alternativas computacionais promissoras (Gaviria-cano *et al.*, 2025).


Com uma arquitetura mais enxuta, essas plataformas reduzem significativamente as barreiras financeiras e técnicas associadas à implementação de sistemas HiL. Como consequência, tornam-se particularmente atrativas para estudantes e pesquisadores, facilitando a integração em ambientes de ensino e em projetos experimentais preliminares, sem comprometer a capacidade de representar, em tempo real, o comportamento dinâmico de conversores CC-CC (Gaviria-cano *et al.*, 2025).

3 ARQUITETURA E METODOLOGIA PROPOSTA

Este capítulo apresenta a arquitetura proposta para a plataforma HiL, descrevendo sua estrutura geral e a interação entre os módulos que compõem o sistema. Inicialmente, na Seção 3.1, é apresentada a organização da plataforma e o fluxo de comunicação entre os elementos envolvidos na emulação. Em seguida, a Seção 3.2 descreve o funcionamento dos principais componentes do sistema, detalhando as funções e responsabilidades do computador hospedeiro, do controlador digital e do simulador em tempo real. A Seção 3.3 apresenta os materiais e as ferramentas de hardware e software previstos para a implementação da plataforma. A Seção 3.4 descreve a metodologia de validação, detalhando os procedimentos que serão empregados para verificar o correto funcionamento do sistema. Por fim, a Seção 3.5 apresenta o cronograma das atividades a serem realizadas.

3.1 Estrutura Proposta do Sistema

A arquitetura proposta para a plataforma HiL fundamenta-se nos conceitos de MBD previamente discutidos e é composta por três elementos principais: o computador, o simulador e o controlador. A plataforma foi desenvolvida para a validação e o teste de controladores aplicados a conversores CC-CC, possibilitando a emulação, em tempo real, da dinâmica da planta e sua interação direta com o hardware de controle. Em especial, para validação neste trabalho, será considerado um conversor do tipo Buck. A Figura 3 apresenta o diagrama que ilustra a organização estrutural da plataforma e a interação entre seus componentes.



Fonte: Elaborado pelo autor.

No nível de supervisão da plataforma encontra-se o **computador**, responsável pela configuração e parametrização do modelo matemático da planta, bem como pela disponibilização de ferramentas para monitoramento contínuo do sistema. A comunicação entre o computador e o simulador ocorre por meio de uma interface serial implementada sobre o barramento *Universal Serial Bus* (USB), permitindo tanto o envio dos parâmetros de configuração quanto a recepção dos dados de telemetria gerados durante os ensaios.

O segundo elemento da arquitetura é o **simulador**, correspondente ao núcleo computacional do RTDS. Sua função consiste em executar, em tempo real, o modelo matemático da planta em estudo, preservando sua dinâmica ao longo da simulação. A partir dos parâmetros elétricos fornecidos pelo computador e do *duty cycle* proveniente do controlador, o simulador atualiza iterativamente as variáveis de estado, reproduzindo o comportamento do conversor e enviando os dados de telemetria ao computador hospedeiro por meio da interface USB.

Fechando a malha de operação, o **controlador** representa a ECU submetida à validação. Esse módulo, geralmente implementado por meio de um microcontrolador ou DSP, é responsável pela execução nativa dos algoritmos de controle. Durante os testes, o controlador opera de maneira equivalente à empregada em uma aplicação física real, recebendo as variáveis simuladas da planta e gerando sinais de Modulação por Largura de Pulso (PWM) utilizados no acionamento do conversor.

A comunicação bidirecional entre o simulador e o controlador ocorre por meio da troca de sinais analógicos e digitais. As variáveis de estado calculadas pelo simulador são convertidas em sinais analógicos por meio dos conversores Digital-Analógico (D/A) e adquiridas pelo controlador através de seus conversores Analógico-Digital (A/D). Em sentido contrário, o controlador envia ao simulador os comandos de acionamento por meio de sinais PWM, os quais são capturados pelos temporizadores do simulador para a determinação do *duty cycle* aplicado ao modelo matemático. Dessa forma, a interação entre os módulos reproduz a troca de sinais observada em um sistema físico real.

3.2 Modelagem do Sistema

A implementação da plataforma HiL proposta requer a integração de diferentes elementos responsáveis pela configuração do sistema, execução da estratégia de controle e emulação da planta em tempo real. Nesse contexto, esta seção apresenta a arquitetura funcional adotada para o desenvolvimento da plataforma. A Subseção 3.2.1 descreve as funções do computador hospedeiro, a Subseção 3.2.2 apresenta o controlador digital empregado na malha de controle e a Subseção 3.2.3 aborda a estrutura prevista para o simulador em tempo real.

3.2.1 O Computador

Como mostrado na Figura 3, a arquitetura da plataforma HiL proposta adotará o computador como principal interface entre o usuário e o sistema. Durante a operação, este desempenhará funções centrais relacionadas à parametrização inicial do simulador e à recepção contínua dos dados de telemetria.

Na etapa inicial, o computador realizará a configuração do modelo virtual por meio de uma interface serial via USB, enviando ao microcontrolador responsável pela simulação os parâmetros elétricos da planta, tais como tensão de entrada, resistência de carga, indutância e capacitância. Essa parametrização prévia tornará o processo de teste mais flexível, permitindo a modificação das características do sistema diretamente via *software*, sem a necessidade de alterações no *firmware* do simulador a cada novo ensaio.

Durante a execução da malha fechada, o computador passará a atuar também na aquisição dos dados de telemetria enviados pelo simulador via USB. Esses dados poderão ser armazenados continuamente e utilizados para a geração de gráficos e análises do comportamento dinâmico do sistema. Dessa forma, será possível avaliar tanto o desempenho transitório quanto o regime permanente da malha de controle, fornecendo base para a validação da estratégia de controle digital implementada.

3.2.2 O Controlador

Para a implementação da malha de regulação do conversor CC-CC neste trabalho, será utilizado um controlador Proporcional-Integral-Derivativo (PID). Na engenharia de sistemas de controle, o PID é um dos algoritmos de malha fechada mais consolidados na indústria, destacando-se pela versatilidade, robustez e ampla aplicabilidade em diferentes classes de plantas dinâmicas (Ogata, 2009).

Neste projeto, o controlador digital será embarcado diretamente no microcontrolador sob teste e operará sincronizado à frequência de controle e chaveamento de $F_c = 20$ kHz. A escolha dessa frequência justifica-se pela necessidade de manter o chaveamento acima da faixa de audição humana, evitando a geração de ruídos acústicos indesejáveis durante a operação do conversor (Hart, 2010). Além disso, frequências mais elevadas reduzem a

necessidade de armazenamento de energia por ciclo, permitindo a utilização de componentes passivos menores, como indutores e capacitores, o que contribui para a redução do tamanho e do peso do circuito (Hart, 2010).

Embora a planta de potência não seja construída fisicamente no escopo deste trabalho, essa definição de frequência permanece relevante, pois possibilita que, em possíveis etapas futuras do desenvolvimento, o sistema possa ser migrado do ambiente de simulação para uma implementação física destinada à validação experimental.

Conforme ilustrado na Figura 3, o controlador receberá do simulador o valor da tensão de saída do conversor, utilizado como variável de realimentação da malha de controle. A partir dessa informação, o sinal de erro será calculado pela diferença entre a referência desejada e a saída medida da planta (Ogata, 2009).

O funcionamento do controlador PID baseia-se no processamento contínuo desse sinal de erro. A ação de controle será composta pela combinação de três contribuições complementares (Ogata, 2009). A ação proporcional reagirá instantaneamente à magnitude do erro atual, a ação integral acumulará o erro ao longo do tempo para eliminar desvios em regime permanente, enquanto a ação derivativa considerará a taxa de variação do erro, contribuindo para a melhoria do amortecimento e da resposta transitória (Ogata, 2009).

A atuação do controlador sobre a planta será realizada por meio de um sinal PWM, caracterizado por uma forma de onda retangular de frequência constante cuja largura do pulso é ajustada dinamicamente. O ciclo ativo corresponde à razão entre o intervalo em que o sinal permanece em nível lógico alto e o período total da forma de onda, permitindo controlar diretamente a tensão média aplicada ao conversor (Angélico; Neves, 2023). Assim, a cada período de amostragem, o algoritmo de controle calculará o esforço de regulação necessário para atualizar a razão cíclica do PWM enviado ao simulador. Dessa maneira, será possível regular a transferência de energia da planta e conduzir a tensão de saída ao valor de referência, garantindo desempenho adequado tanto em regime permanente quanto durante os transitórios do sistema.

3.2.3 O Simulador

O desenvolvimento de um simulador computacional requer, inicialmente, uma representação matemática consistente do sistema físico a ser emulado (Angélico; Neves, 2023). Neste trabalho, o simulador tem como objetivo representar o comportamento dinâmico de conversores CC-CC, sendo adotado o conversor Buck como caso de estudo para a implementação e validação da plataforma HiL em tempo real.

O conversor Buck é uma topologia de conversor CC-CC do tipo abaixador de tensão, o que significa que a tensão média em sua saída será sempre menor ou igual à tensão de entrada (Rashid, 2014; Hart, 2010). Devido à sua estrutura simples e à elevada eficiência no processo de conversão de energia, essa topologia é amplamente empregada em aplicações de eletrônica de potência, fontes de alimentação chaveadas e sistemas que demandam regulação de tensão (Rashid, 2014).

No contexto da teoria de sistemas de controle, a representação matemática do conversor será expressa por meio de sua função de transferência, a qual descreverá a relação dinâmica entre as variáveis de entrada e saída da planta. Nesse sentido, a etapa inicial da concepção do simulador HiL consistirá na obtenção e posterior discretização da função de transferência do conversor Buck, com ênfase no modelo linear associado às variações da razão cíclica (Mehl, 2026), permitindo a transição do comportamento contínuo do circuito de potência para uma representação discreta no tempo (Angélico; Neves, 2023).

Em seguida, o modelo discretizado será implementado na forma de equações de diferenças no *firmware* de um microcontrolador dedicado à execução da simulação, o qual atuará como núcleo computacional responsável por reproduzir, em tempo real e de forma determinística, a dinâmica do conversor.

A partir da arquitetura apresentada na Figura 3, o simulador receberá como entrada o sinal PWM proveniente do controlador, além dos parâmetros elétricos de configuração do conversor, como resistência, indutância e capacitância (Hart, 2010). Com base nessas informações, as variáveis de estado serão atualizadas iterativamente a cada passo de simulação, permitindo a emulação contínua da resposta dinâmica da planta.

Para garantir a fidelidade da simulação e reduzir erros associados à discretização numérica, o período de integração numérica T_{sim} deverá ser, no mínimo, dez vezes menor que o período de chaveamento do conversor

T_s (Gaviria-cano *et al.*, 2025). Como o valor de F_s adotado é de 20 kHz, define-se um período de integração de $T_{sim} = 5 \mu s$, correspondente a uma taxa de atualização da simulação de 200 kHz

Por fim, o simulador realizará a transmissão das variáveis de estado relevantes ao computador hospedeiro por meio da conexão USB, permitindo o monitoramento contínuo, a aquisição de dados e a análise do comportamento do sistema durante a execução da emulação.

3.3 Materiais e Ferramentas a Serem Utilizados

A implementação da plataforma HiL proposta requer a integração de diferentes recursos de hardware e software capazes de atender às restrições de tempo real impostas pela emulação da planta física e pela execução da malha de controle digital. Nesse contexto, esta seção apresenta os principais componentes previstos para utilização no desenvolvimento do sistema, descritos na Subseção 3.3.1, e as ferramentas de desenvolvimento de software, apresentadas na Subseção 3.3.2, bem como as características técnicas que motivaram sua escolha.

3.3.1 Plataformas de Hardware

A emulação de uma planta física em tempo real exige recursos computacionais capazes de executar cálculos matemáticos complexos em intervalos extremamente reduzidos, enquanto a implementação da malha de controle demanda periféricos flexíveis para a aquisição e a geração contínua e precisa de sinais. Além do atendimento a esses requisitos computacionais, a escolha dos dispositivos que compõem o sistema também foi influenciada pela disponibilidade imediata de parte dos equipamentos, fator que contribui para a montagem ágil do protótipo e para a redução dos custos de aquisição. O Quadro 2 apresenta uma comparação técnica entre os microcontroladores previstos para utilização neste trabalho, destacando as características que justificam sua escolha e evidenciando como ambos se complementam na arquitetura proposta.

Nesta comparação, a unidade *Mega Samples Per Second* (MSPS) representa a quantidade de milhões de amostras realizadas por segundo pelos conversores A/D e D/A.

Quadro 2 – Comparação técnica entre os microcontroladores selecionados para a plataforma HiL

Característica	STM32F411CEU6	STM32F407VET6
Núcleo de processamento	ARM Cortex-M4	ARM Cortex-M4
FPU integrada	Sim	Sim
Frequência máxima	100 MHz	168 MHz
Memória Flash	512 KB	512 KB
Memória SRAM	128 KB	192 KB
Conversores A/D	1x 12-bit (2,4 MSPS)	3x 12-bit (2,4 MSPS)
Conversores D/A	Nenhum	2x 12-bit (1 MSPS)
Função na plataforma HiL	Controlador sob teste	Simulador da planta

Fonte: Elaborado pelo autor com base em STMicroelectronics (2024) e STMicroelectronics (2026b).

Para atuar como controlador digital em teste, será utilizado o microcontrolador STM32F411CEU6. As características resumidas no Quadro 2 destacam a presença de uma Unidade de Ponto Flutuante (FPU) integrada, recurso que favorece a implementação de algoritmos de controle em ponto flutuante (STMicroelectronics, 2024). Durante cada ciclo de controle, o microcontrolador deverá adquirir a tensão de saída proveniente do simulador por meio do conversor A/D integrado, cuja taxa de amostragem de até 2,4 MSPS favorece a aquisição rápida do estado da planta. Em seguida, o algoritmo de controle calculará o esforço de regulação e atualizará continuamente o sinal PWM responsável pelo acionamento do simulador da planta (STMicroelectronics, 2024).

Já a simulação da planta física em tempo real será executada pelo microcontrolador STM32F407VET6. As especificações apresentadas no Quadro 2 evidenciam que a presença da FPU integrada, associada à maior frequência de operação e à maior capacidade de memória, favorece a execução dos cálculos numéricos exigidos pela modelagem digital do conversor (STMicroelectronics, 2026b). Durante a simulação, o microcontrolador deverá recalcular continuamente as equações do sistema em intervalos compatíveis com a frequência de simulação definida para a plataforma. Além disso, os conversores D/A integrados, com taxa de atualização de até 1 MSPS, permitem a geração contínua dos sinais analógicos necessários para representar as variáveis da planta simulada. Em conjunto, esses recursos possibilitam a implementação do modelo matemático da planta e sua integração com o controlador embarcado por meio da troca de sinais analógicos e digitais (STMicroelectronics, 2026b).

Entretanto, não é possível assegurar previamente que os microcontroladores STM32F407VET6 e STM32F411CEU6 atenderão aos requisitos temporais da aplicação nas frequências inicialmente propostas. Caso sejam identificadas limitações de desempenho durante os testes da plataforma, a metodologia prevê a redução da frequência de controle F_c e, consequentemente, da frequência de simulação F_s , bem como a possibilidade de substituição dos microcontroladores por dispositivos com maior capacidade de processamento.

3.3.2 Ferramentas de Desenvolvimento de Software

A infraestrutura lógica da plataforma compreende tanto o *firmware* embarcado, responsável pela execução determinística em tempo real das malhas de simulação e controle, quanto o aplicativo computacional executado no hospedeiro, destinado à parametrização e supervisão do sistema.

O *firmware* dos microcontroladores STM32 será desenvolvido em linguagem C, utilizando o ambiente de desenvolvimento integrado *STM32CubeIDE* para compilação, organização e depuração do código (STMicroelectronics, 2026a). Além disso, visando garantir o atendimento rigoroso aos requisitos temporais da aplicação, será empregado o sistema operacional de tempo real (RTOS) *FreeRTOS*. Essa escolha se justifica pelo aumento da complexidade dos sistemas embarcados modernos, nos quais abordagens convencionais baseadas exclusivamente em laços infinitos e interrupções tornam-se mais suscetíveis a atrasos na execução de rotinas críticas (Denardin; Barriquello, 2019).

Nesse contexto, a utilização de um RTOS proporciona maior controle sobre as restrições temporais da aplicação, permitindo a divisão das funcionalidades em tarefas modulares e independentes, gerenciadas por um escalonador preemptivo baseado em prioridades (Denardin; Barriquello, 2019). Com isso, assegura-se que a resolução das equações diferenciais da planta e os cálculos do controlador ocorram de maneira determinística, sem interferência de tarefas de menor criticidade, como o envio de telemetria.

Paralelamente, o aplicativo computacional executado no computador hospedeiro será desenvolvido em linguagem *Python*, devido à ampla disponibilidade de bibliotecas e pacotes de código aberto voltados ao desenvolvimento científico, à comunicação de dados e à construção de interfaces gráficas de usuário (GUI). Essa escolha contribui para simplificar e acelerar o desenvolvimento da interface destinada à configuração remota dos parâmetros físicos da planta simulada e à visualização da telemetria do sistema.

Adicionalmente, a codificação estrutural, o gerenciamento dos ambientes virtuais e a depuração interativa do aplicativo serão realizados por meio do editor de código *Visual Studio Code (VSCode)* (Microsoft, 2026). A ferramenta foi selecionada em virtude da elevada produtividade proporcionada por sua arquitetura modular baseada em extensões, bem como pelos recursos integrados de depuração e identificação de erros de *software*.

3.4 Procedimentos para Validação

Para assegurar o correto funcionamento da plataforma HiL desenvolvida, será estabelecido um roteiro sistemático de validação dividido em quatro etapas progressivas. Essa abordagem permite isolar variáveis e garantir que eventuais falhas sejam identificadas e corrigidas em nível unitário antes da integração completa do sistema.

A primeira etapa consistirá na validação do modelo matemático discretizado do conversor Buck. Após a obtenção das equações de diferenças, será verificado se a resposta do modelo numérico reproduz adequadamente o comportamento dinâmico esperado da planta. Para isso, o modelo discretizado, implementado em ambiente computacional como *MATLAB* ou *Python*, terá suas respostas nos domínios do tempo e da frequência comparadas com os resultados obtidos por meio de uma simulação de referência desenvolvida no *PSIM*. Ambas as simulações utilizarão os mesmos parâmetros elétricos, incluindo tensão de entrada, frequência de chaveamento e razão cíclica. A concordância entre os resultados permitirá verificar a exatidão das equações matemáticas utilizadas na emulação da planta. Além disso, a utilização do *PSIM* possibilitará a futura integração do modelo da planta com a implementação do controlador digital, permitindo a validação do sistema completo em malha fechada em um ambiente único.

A segunda etapa terá como objetivo validar o *firmware* do simulador da planta. Após a validação computacional do modelo, as equações discretizadas serão embarcadas no microcontrolador responsável pela simulação. Inicialmente, os ensaios serão realizados em malha aberta mediante a aplicação de uma razão cíclica constante e previamente conhecida. O correto processamento das equações será avaliado por meio de ferramentas de depuração em hardware, da análise dos dados de telemetria transmitidos ao computador hospedeiro e da medição direta dos sinais analógicos gerados pelos conversores D/A utilizando um osciloscópio. O propósito desta etapa é verificar se as variáveis de estado e as saídas produzidas pelo *firmware* correspondem aos resultados teóricos obtidos durante a validação do modelo matemático.

A terceira etapa contemplará a validação isolada do *firmware* do controlador digital implementado no STM32F411CEU6. De maneira semelhante ao simulador, o algoritmo de controle PID será inicialmente testado em malha aberta com o objetivo de verificar o funcionamento correto dos periféricos e das rotinas computacionais. Serão avaliadas a precisão e a periodicidade da aquisição dos sinais analógicos pelos conversores A/D, a execução correta da equação de diferenças da lei de controle e a geração adequada dos sinais PWM correspondentes ao esforço de controle calculado.

Por fim, a quarta etapa consistirá na validação integrada da plataforma HiL. Após a certificação individual dos módulos, o simulador e o controlador serão interconectados fisicamente para operar em malha fechada. Nessa condição, o desempenho global da plataforma será comparado aos resultados obtidos por meio de uma simulação de referência do sistema completo desenvolvida no *PSIM*, na qual tanto o conversor Buck quanto o controlador digital serão implementados. A resposta do sistema será analisada com o objetivo de verificar a correta operação da estratégia de controle adotada e sua capacidade de manter a tensão de saída regulada. Para isso, serão avaliados parâmetros de desempenho como o comportamento transitório, o erro em regime permanente e a estabilidade da malha. Resultados compatíveis com aqueles obtidos na simulação de referência indicarão que a plataforma é capaz de emular o conversor Buck e validar estratégias de controle digital em tempo real.

3.5 Cronograma de Desenvolvimento

Para o desenvolvimento e a validação do projeto, conforme proposto nas Seções 3.2 e 3.4, as atividades foram organizadas em sete etapas principais. As principais tarefas associadas a cada etapa são descritas a seguir.

1. **Obtenção do modelo matemático do conversor CC-CC Buck:** compreende a modelagem e discretização da planta, além da avaliação da capacidade do hardware em atender aos requisitos temporais do sistema.
2. **Validação computacional do modelo:** consiste na implementação e verificação do modelo discretizado em ambiente computacional.
3. **Desenvolvimento e validação do simulador em tempo real:** envolve a implementação do modelo no microcontrolador e a validação do simulador em malha aberta.

4. **Desenvolvimento e validação do controlador digital:** contempla a implementação do algoritmo de controle e a verificação do funcionamento do *firmware*.
5. **Desenvolvimento do software do computador:** consiste na criação da interface para configuração do sistema, aquisição e visualização dos dados.
6. **Integração e validação da plataforma HiL:** compreende a operação do sistema em malha fechada e a avaliação do desempenho da plataforma.
7. **Análise e documentação dos resultados:** envolve a avaliação dos resultados obtidos e a elaboração do documento final do Trabalho de Conclusão de Curso.

A execução dessas etapas foi planejada para um período de seis meses, conforme apresentado no Quadro 3.


Quadro 3 – Cronograma de desenvolvimento das atividades do projeto

Atividade	Jul	Ago	Set	Out	Nov	Dez
1. Obtenção do modelo matemático do conversor CC-CC Buck	•					
2. Validação computacional do modelo	•	•				
3. Desenvolvimento e validação do simulador em tempo real		•	•			
4. Desenvolvimento e validação do controlador digital			•	•		
5. Desenvolvimento do software do computador			•	•		
6. Integração e validação da plataforma HiL					•	
7. Análise e documentação dos resultados	•	•	•	•	•	•

Fonte: Elaborado pelo autor.

4 DESENVOLVIMENTO

Neste capítulo são detalhadas as etapas de concepção, modelagem, dimensionamento e implementação da plataforma de simulação em tempo real HIL. A arquitetura do sistema em malha fechada, projetada para a validação de algoritmos de controle sobre a emulação da planta física, é ilustrada na Figura 4.



Fonte: Elaborado pelo autor.

A estrutura em malha fechada da plataforma HIL é composta por três elementos principais: o controlador sob teste (C), responsável por calcular a ação de controle a partir do sinal de erro; a planta simulada em tempo real (G), que representa numericamente a dinâmica do conversor chaveado no simulador digital; e o filtro antialiasing analógico (H), utilizado na interface física para atenuar componentes de alta frequência e reduzir o risco de *aliasing* antes da digitalização pelo conversor analógico-digital (A/D). Esses elementos operam de forma integrada em um ciclo de realimentação, no qual o controlador C envia os comandos de acionamento para a planta G , enquanto os estados simulados são convertidos em sinais elétricos, passam pelo filtro H e são então digitalizados e realimentados ao controlador, fechando a malha de controle.

Para a realização das etapas de modelagem, projeto e validação da plataforma HIL, é adotado como caso de teste um conversor Buck com os parâmetros apresentados na Tabela 1. Esse mesmo conversor é utilizado ao longo do desenvolvimento, desde a obtenção e discretização do modelo matemático até o projeto do filtro antialiasing e do controlador, permitindo que os resultados obtidos nas diferentes etapas sejam avaliados sob condições de operação consistentes. As especificações consideradas incluem os parâmetros elétricos do conversor e as condições nominais de operação, definidas de modo a estabelecer uma referência comum para as análises e validações realizadas neste trabalho.

Tabela 1 – Parâmetros de projeto e especificações do conversor Buck base.

Parâmetro	Símbolo	Valor
Tensão de entrada	V_S	50 V
Frequência de chaveamento	F_s	50 kHz
Razão cíclica nominal	D	50%
Indutância	L	1,5 mH
Resistência de carga	R	41,7 Ω
Capacitância	C	0,18 μ F
Tensão de saída nominal	V_O	25 V
Corrente no indutor	I_L	0,5995 A
Potência nominal	P	15 W
Ondulação máxima de tensão	ΔV_O	10%
Ondulação máxima de corrente	ΔI_L	30%

Fonte: Elaborado pelo autor.

Para estruturar o desenvolvimento e a validação da plataforma, a Seção 4.1 trata da modelagem matemática contínua do conversor Buck e de sua respectiva formulação discreta em equações a diferenças, viabilizando a execução determinística em tempo real no microcontrolador da bancada. Em seguida, a Seção 4.2 aborda a especificação, a topologia e a resposta em frequência do filtro analógico antialiasing (H). Por fim, a Seção 4.3

apresenta a síntese, o ajuste de ganhos e a discretização do controlador (C), utilizado como caso de teste para demonstrar a fidelidade e a eficácia operacional da plataforma HIL desenvolvida.

4.1 Modelagem Matemática e Discretização do Conversor Buck CCM


4.1.1 Modelagem Matemática do Conversor Buck CCM

A Figura 5 apresenta a topologia de um conversor Buck ideal, no qual a tensão de entrada $v_S(t)$ fornece energia ao circuito por meio do chaveamento em alta frequência da chave eletrônica (S). O filtro passa-baixa, constituído pelo indutor (L) e pelo capacitor (C), atenua as componentes de alta frequência geradas pelo chaveamento, fornecendo à carga (R) uma tensão com baixa ondulação. Como o capacitor está conectado em paralelo com a carga, a tensão de saída do conversor é igual à tensão sobre o capacitor, isto é, $v_O(t) = v_C(t)$.

Para a modelagem do conversor, é necessário distinguir as grandezas instantâneas das suas componentes médias. Dessa forma, ao longo deste trabalho, as variáveis representadas por letras minúsculas representam valores instantâneos dependentes do tempo, enquanto as letras maiúsculas indicam os respectivos valores médios em regime permanente. Por exemplo, v_O e i_L representam a tensão de saída e a corrente no indutor instantâneas, enquanto V_O e I_L correspondem aos seus valores médios.

Com essa definição, a análise é realizada considerando o conversor operando no Modo de Condução Contínua (CCM). Essa condição garante que a corrente no indutor permaneça diferente de zero durante todo o período de chaveamento, permitindo representar o funcionamento do conversor por meio de duas etapas topológicas distintas. Assim, o modelo médio em espaço de estados pode ser obtido pela combinação ponderada dessas duas etapas, utilizando os intervalos de condução d e $1 - d$.

Figura 5 – Topologia do circuito conversor Buck




Fonte: Elaborado pelo autor.

Para a modelagem temporal, o circuito é analisado em seus dois estágios topológicos de operação, correspondentes à chave fechada e à chave aberta (Barbi, 2015). Define-se o vetor de variáveis de estado $\mathbf{x}(t)$ e o vetor de entrada $\mathbf{u}(t)$ como:

$$\mathbf{x}(t) = \begin{bmatrix} i_L \\ i_C \end{bmatrix}, \quad \mathbf{u}(t) = \begin{bmatrix} v_S \end{bmatrix}. \quad (1)$$

4.1.1.1 Primeiro Estágio: Chave Fechada ($0 < t \leq DT_s$)

Durante este intervalo, a chave S conduz e a fonte v_S alimenta o indutor e a carga (Figura 6). A duração desta etapa é dada pelo produto da razão cíclica D pelo período de chaveamento T_s .

Figura 6 – Circuito equivalente com a chave fechada**Fonte: Elaborado pelo autor.**

Para extrair o modelo matemático, aplica-se a Lei das Tensões de Kirchhoff (LTK) à malha de entrada. A tensão sobre o indutor (v_L) é dada pela diferença entre a tensão da fonte e a tensão do capacitor, logo (Barbi, 2015):

$$L\dot{i}_L = v_S - v_C \Rightarrow \dot{i}_L = -\frac{1}{L}v_C + \frac{1}{L}v_S. \quad (2)$$

Em seguida, aplica-se a Lei das Correntes de Kirchhoff (LCK) ao nó de saída. A corrente do indutor se divide entre o capacitor e a carga resistiva ($i_L = i_C + i_R$). Substituindo $i_C = C\dot{v}_C$ e $i_R = \frac{v_C}{R}$, tem-se (Barbi, 2015):


$$C\dot{v}_C = i_L - \frac{v_C}{R} \Rightarrow \dot{v}_C = \frac{1}{C}i_L - \frac{1}{RC}v_C. \quad (3)$$

Organizando (2) e (3) na representação matricial em espaço de estados $\dot{\mathbf{x}} = \mathbf{A}_1\mathbf{x} + \mathbf{B}_1u$ (Middlebrook; Cuk, 1976), obtém-se o modelo para o intervalo de chave fechada :

$$\begin{bmatrix} \dot{i}_L \\ \dot{v}_C \end{bmatrix} = \underbrace{\begin{bmatrix} 0 & -\frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{bmatrix}}_{\mathbf{A}_1} \begin{bmatrix} i_L \\ v_C \end{bmatrix} + \underbrace{\begin{bmatrix} \frac{1}{L} \\ 0 \end{bmatrix}}_{\mathbf{B}_1} v_S. \quad (4)$$

4.1.1.2 Segundo Estágio: Chave Aberta ($DT_s < t \leq T_s$)

No tempo restante do período, a chave abre e a fonte v_S é desconectada. Para garantir a continuidade da corrente no indutor, o diodo de roda livre entra em condução (Figura 7).

Figura 7 – Circuito equivalente com a chave aberta**Fonte: Elaborado pelo autor.**

Aplicando a LTK para esta nova malha, o indutor fica conectado diretamente em paralelo com o bloco RC, mas com polaridade invertida em relação à tensão de saída ($v_L = -v_C$). Logo:

$$L\dot{i}_L = -v_C \Rightarrow i_L = -\frac{1}{L}v_C. \quad (5)$$

A LCK no nó de saída não sofre alteração em relação ao estágio anterior, mantendo a mesma dinâmica para o capacitor, como mostrado em (3). Agrupando (5) e (3) no formato matricial do segundo estado $\dot{\mathbf{x}} = \mathbf{A}_2\mathbf{x} + \mathbf{B}_2u$ (Middlebrook; Cuk, 1976), tem-se:

$$\begin{bmatrix} \dot{i}_L \\ \dot{v}_C \end{bmatrix} = \underbrace{\begin{bmatrix} 0 & -\frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{bmatrix}}_{\mathbf{A}_2} \begin{bmatrix} i_L \\ v_C \end{bmatrix} + \underbrace{\begin{bmatrix} 0 \\ 0 \end{bmatrix}}_{\mathbf{B}_2} v_S. \quad (6)$$

4.1.1.3 Modelo Médio Contínuo e Equação de Saída

Assumindo que a frequência de chaveamento é significativamente superior à frequência característica do filtro LC , as componentes de alta frequência (*ripple*) decorrentes da comutação são fortemente atenuadas. Nessas condições, a dinâmica do conversor pode ser descrita por um modelo médio em espaço de estados (*State-Space Averaging*), obtido pela ponderação das matrizes correspondentes aos intervalos de chave fechada e chave aberta pelos respectivos tempos de permanência em cada estado durante um período de chaveamento, representados por d e $1 - d$, respectivamente (Barbi, 2015; Middlebrook; Cuk, 1976).

$$\dot{\mathbf{x}} = \underbrace{[\mathbf{A}_1d + \mathbf{A}_2(1 - d)]}_{\mathbf{A}_M} \mathbf{x} + \underbrace{[\mathbf{B}_1d + \mathbf{B}_2(1 - d)]}_{\mathbf{B}_M} \mathbf{u}. \quad (7)$$

Substituindo as matrizes de (4) e (6) no conceito de valor médio contínuo mostrado em (7), define-se o modelo médio para o conversor Buck:

$$\begin{bmatrix} \dot{i}_L \\ \dot{v}_C \end{bmatrix} = \underbrace{\begin{bmatrix} 0 & -\frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{bmatrix}}_{\mathbf{A}_M} \begin{bmatrix} i_L \\ v_C \end{bmatrix} + \underbrace{\begin{bmatrix} \frac{d}{L} \\ 0 \end{bmatrix}}_{\mathbf{B}_M} v_S. \quad (8)$$

4.1.1.3.1 Linearização e Funções de Transferência

Para a obtenção das funções de transferência do conversor, aplica-se o método da perturbação e linearização de pequenos sinais sobre o modelo médio contínuo apresentado na Equação 8. Cada variável do sistema é decomposta no somatório de seu valor médio em regime permanente (composto por componentes CC, representadas por letras maiúsculas) e uma pequena perturbação alternada em torno desse ponto de operação (componentes CA, representadas por letras minúsculas com acento circunflexo) (Middlebrook; Cuk, 1976):

$$i_L = I_L + \hat{i}_L, \quad v_O = V_O + \hat{v}_O, \quad v_S = V_S + \hat{v}_S, \quad d = D + \hat{d}. \quad (9)$$

Reescrevendo as equações diferenciais de estado a partir do modelo médio presente em (8):

$$\begin{aligned} \dot{i}_L &= -\frac{v_C}{L} + \frac{d}{L}v_S \\ \dot{v}_C &= \frac{i_L}{C} - \frac{v_C}{RC} \end{aligned} \quad (10)$$

Assumindo que a tensão no capacitor equivale à tensão na carga ($v_C = v_O$), substituem-se as componentes definidas em (9) nas equações diferenciais (10), resultando em:

$$\begin{aligned} L \frac{d(I_L + \hat{i}_L)}{dt} &= -(V_O + \hat{v}_O) + (D + \hat{d})(V_S + \hat{v}_S) \\ C \frac{d(V_O + \hat{v}_O)}{dt} &= (I_L + \hat{i}_L) - \frac{(V_O + \hat{v}_O)}{R} \end{aligned} \quad (11)$$

Como pode ser observado em (11), ao expandir o produto algébrico presente na equação do indutor, como mostrado em (12), surgem componentes puramente contínuas, componentes lineares de pequenos sinais e um termo não linear de segunda ordem. A partir deste ponto, a simplificação do modelo divide-se conceitualmente em duas etapas: a linearização e a eliminação das componentes de regime permanente (Middlebrook; Cuk, 1976; Barbi, 2015).

$$(D + \hat{d})(V_S + \hat{v}_S) = \underbrace{DV_S}_{\text{Nível CC}} + \underbrace{D\hat{v}_S + V_S\hat{d}}_{\text{Termos Lineares}} + \underbrace{\hat{d}\hat{v}_S}_{\text{Termo não linear}} \quad (12)$$

Cabe ressaltar que a necessidade de linearização restringe-se exclusivamente à dinâmica do indutor, visto que a equação do capacitor já é naturalmente linear por não possuir produtos entre variáveis. O princípio da linearização baseia-se na premissa de que as perturbações são significativamente menores que os valores nominais ($\hat{d} \ll D$, $\hat{v}_S \ll V_S$). Portanto, o produto de duas variáveis de pequenos sinais ($\hat{d}\hat{v}_S$) é desprezível e eliminado do modelo (Barbi, 2015).

Por outro lado, a etapa de separação e eliminação das parcelas contínuas (CC) aplica-se a ambas as equações do sistema. Sabe-se que as derivadas das componentes em regime permanente são nulas ($\frac{dI_L}{dt} = 0$ e $\frac{dV_O}{dt} = 0$) e que, no ponto de equilíbrio, a soma isolada das parcelas contínuas de cada equação resulta em zero ($DV_S - V_O = 0$ no indutor e $I_L - \frac{V_O}{R} = 0$ no capacitor).

Ao aplicar essas duas premissas algébricas, segregando os termos e mantendo apenas as componentes dinâmicas alternadas, obtêm-se as equações diferenciais linearizadas que descrevem o modelo de pequenos sinais do conversor Buck no domínio do tempo:

$$\begin{aligned} L \frac{d\hat{i}_L}{dt} &= V_S\hat{d} + D\hat{v}_S - \hat{v}_O \\ C \frac{d\hat{v}_O}{dt} &= \hat{i}_L - \frac{\hat{v}_O}{R} \end{aligned} \quad (13)$$

Embora (13) considere perturbações tanto na razão cíclica quanto na tensão de entrada, para fins de modelagem assume-se que a fonte de alimentação é ideal, apresentando tensão contínua constante e sem ondulações (*ripple*). Dessa forma, a componente de pequenos sinais da tensão de entrada é nula, ou seja, $\hat{v}_S = 0$. Consequentemente, o termo $D\hat{v}_S$ é eliminado do modelo, resultando em (14)

$$\begin{aligned} L \frac{d\hat{i}_L}{dt} &= V_S\hat{d} - \hat{v}_O \\ C \frac{d\hat{v}_O}{dt} &= \hat{i}_L - \frac{\hat{v}_O}{R} \end{aligned} \quad (14)$$

Para prosseguir com a análise no domínio da frequência, aplica-se a Transformada de Laplace ao sistema de equações diferenciais lineares apresentado em (14). Considerando condições iniciais nulas, visto que as variáveis representam pequenas perturbações em torno de um ponto de operação já estabelecido, obtêm-se as equações algébricas no domínio complexo s mostradas em (15) e (16).

$$sL\hat{i}_L(s) = V_S\hat{d}(s) - \hat{v}_O(s) \quad (15)$$

$$sC\hat{v}_O(s) = \hat{i}_L(s) - \frac{\hat{v}_O(s)}{R} \quad (16)$$

Isolando a tensão $\hat{v}_O$ em (16), tem-se a relação fundamental entre as variáveis de estado (17):

$$\hat{v}_O(s) = \hat{i}_L(s) \frac{R}{RCs + 1} \quad (17)$$

A função de transferência da corrente do indutor em relação à razão cíclica é obtida substituindo-se (17) em (15) e isolando as variáveis de interesse:

$$sL\hat{i}_L(s) = V_S\hat{d}(s) - \left[\hat{i}_L(s) \frac{R}{RCs + 1} \right] \quad (18)$$

Agrupando os termos dependentes de $\hat{i}_L(s)$ no lado esquerdo da igualdade e colocando a variável em evidência:

$$\hat{i}_L(s) \left[sL + \frac{R}{RCs + 1} \right] = V_S\hat{d}(s) \quad (19)$$

Desenvolvendo o mínimo múltiplo comum para unificar os termos entre colchetes, obtém-se o polinômio característico do sistema:

$$\hat{i}_L(s) \left[\frac{s^2RLC + sL + R}{RCs + 1} \right] = V_S\hat{d}(s) \quad (20)$$

Isolando a relação $\frac{\hat{i}_L(s)}{\hat{d}(s)}$, obtém-se a função de transferência corrente-razão cíclica, definida por:

$$G_{id}(s) = \frac{\hat{i}_L(s)}{\hat{d}(s)} = \frac{V_S(RCs + 1)}{s^2RLC + sL + R} = \frac{\frac{V_S}{L} \left(s + \frac{1}{RC} \right)}{s^2 + \frac{1}{RC}s + \frac{1}{LC}} \quad (21)$$

De maneira análoga, a função de transferência da tensão de saída em relação à razão cíclica é obtida isolando $\hat{i}_L$ a partir de (17) e substituindo a expressão resultante em (15):

$$sL \left[\hat{v}_O(s) \left(\frac{RCs + 1}{R} \right) \right] = V_S\hat{d}(s) - \hat{v}_O(s) \quad (22)$$

Transferindo o termo isolado da tensão de saída para o lado esquerdo da igualdade e colocando a variável $\hat{v}_O(s)$ em evidência:

$$\hat{v}_O(s) \left[\frac{s^2RLC + sL}{R} + 1 \right] = V_S\hat{d}(s) \quad (23)$$

Desenvolvendo o mínimo múltiplo comum para unificar os termos entre colchetes:

$$\hat{v}_O(s) \left[\frac{s^2RLC + sL + R}{R} \right] = V_S\hat{d}(s) \quad (24)$$

Isolando a relação $\frac{\hat{v}_O(s)}{\hat{d}(s)}$, obtém-se a função de transferência tensão de saída-razão cíclica, definida por:

$$G_{vd}(s) = \frac{\hat{v}_O(s)}{\hat{d}(s)} = \frac{V_S R}{s^2RLC + sL + R} = \frac{\frac{V_S}{LC}}{s^2 + \frac{1}{RC}s + \frac{1}{LC}} \quad (25)$$

Por fim, a relação direta entre a tensão de saída e a corrente do indutor pode ser obtida pela razão entre as funções de transferência $G_{vd}(s)$ e $G_{id}(s)$:

$$G_{vi}(s) = \frac{G_{vd}(s)}{G_{id}(s)} = \frac{\frac{\hat{v}_O(s)}{\hat{d}(s)}}{\frac{\hat{i}_L(s)}{\hat{d}(s)}} = \frac{\hat{v}_O(s)}{\hat{i}_L(s)} \quad (26)$$


Substituindo as funções de transferência (25) e (21) previamente deduzidas e simplificando os termos comuns, obtém-se:

$$G_{vi}(s) = \frac{\left(\frac{V_S R}{s^2 RLC + sL + R} \right)}{\left(\frac{V_S (RCs + 1)}{s^2 RLC + sL + R} \right)} = \frac{R}{RCs + 1} \quad (27)$$

4.1.1.3.2 Validação das Funções de Transferência

O ensaio de validação consistiu em simular o conversor Buck descrito na Tabela 1 no software LTspice (Figura 8) e, no instante $t = 1$ ms, aplicar uma perturbação na razão cíclica. Especificamente, o valor nominal de D sofreu um acréscimo em formato de degrau de 5% absoluto, passando de 50% para 55%, sendo os dados dinâmicos do circuito extraídos para análise.

Figura 8 – Conversor Buck com teste de degrau na razão cíclica, simulado no software LTspice



Fonte: Elaborado pelo autor.

Substituindo os valores dimensionados nas funções de transferência literais deduzidas em (21) e (25), obtém-se as equações que descrevem a dinâmica de pequenos sinais da corrente do indutor e da tensão de saída, apresentadas em (28) e (29):


$$G_{id}(s) = \frac{3,571 \cdot 10^4 s + 4,758 \cdot 10^9}{s^2 + 1,332 \cdot 10^5 s + 3,968 \cdot 10^9} \quad (28)$$

$$G_{vd}(s) = \frac{1,984 \cdot 10^{11}}{s^2 + 1,332 \cdot 10^5 s + 3,968 \cdot 10^9} \quad (29)$$

Ao submeter tanto o circuito elétrico não linear quanto as funções de transferência a esse mesmo degrau de 5% na razão cíclica, foi possível comparar diretamente as respostas dinâmicas. Cabe ressaltar que foi aplicado um *offset* correspondente ao valor médio dos sinais (nível CC de regime permanente) nas saídas das funções de transferência. Esse procedimento foi realizado para facilitar a visualização, permitindo a sobreposição correta das respostas do modelo de pequenos sinais com os dados da simulação integral do circuito. Os resultados dessa


comparação para a variação da corrente no indutor e da tensão na carga são ilustrados nas Figuras 9 e 10, confirmando a precisão do modelo médio obtido.

Figura 9 – Comparação da corrente do indutor: LTspice vs. modelo médio linearizado com offset CC



Fonte: Elaborado pelo autor.

Figura 10 – Comparação da tensão de saída: LTspice vs. modelo médio linearizado com offset CC



Fonte: Elaborado pelo autor.

4.1.2 Representação Discreta dos Estágios Topológicos do Conversor Buck

A representação em tempo discreto do conversor Buck operando em CCM pode ser derivada a partir das equações diferenciais (4) e (6), que descrevem, respectivamente, as topologias do Estado 1 (chave fechada) e do Estado 2 (chave aberta). Para a discretização, considera-se que o sistema é amostrado a uma frequência F_{sim} , cujo período correspondente é definido por:

$$T_{sim} = \frac{1}{F_{sim}}. \quad (30)$$

Com o objetivo de avaliar o impacto da escolha do método de discretização no modelo, este trabalho aborda três técnicas de integração numérica: o método de Euler, o método do segurador de ordem zero e a regra do trapézio.

4.1.2.1 Método de Euler (Forward)

O método de Euler baseia-se em uma aproximação de primeira ordem que utiliza diferenças finitas avançadas (Süli; Mayers, 2003). Nesse caso, a derivada da variável de estado é substituída pela razão entre a variação do estado e o período de amostragem. Aplicando esse conceito, a representação em espaço de estados no domínio discreto é dada por:

$$A_d = I + T_{sim} \cdot A, \quad B_d = T_{sim} \cdot B \quad (31)$$

Isso resulta no modelo discreto fundamental $X[k+1] = A_d X[k] + B_d U[k]$. Realizando as multiplicações matriciais, obtêm-se as equações de diferenças para cada estágio topológico. Para o Estado 1, o modelo discreto é dado por:

$$\begin{aligned} i_L[k+1] &= i_L[k] - \frac{T_{sim}}{L} v_C[k] + \frac{T_{sim}}{L} v_S[k] \\ v_C[k+1] &= \frac{T_{sim}}{C} i_L[k] - \left(\frac{T_{sim}}{CR} - 1 \right) v_C[k] \end{aligned} \quad (32)$$

Por outro lado, quando o conversor opera no Estado 2, a dinâmica passa a ser descrita por:

$$\begin{aligned} i_L[k+1] &= i_L[k] - \frac{T_{sim}}{L} v_C[k] \\ v_C[k+1] &= \frac{T_{sim}}{C} i_L[k] - \left(\frac{T_{sim}}{CR} - 1 \right) v_C[k] \end{aligned} \quad (33)$$

Visando otimizar a implementação computacional do modelo, é conveniente agrupar os termos recorrentes em constantes pré-calculadas:

$$k_{e1} = \frac{T_{sim}}{L}, \quad k_{e2} = \frac{T_{sim}}{C}, \quad k_{e3} = 1 - \frac{T_{sim}}{RC} \quad (34)$$

Dessa forma, as equações de diferença assumem um formato reduzido e mais eficiente. Para o Estado 1, o sistema simplificado pode ser reescrito como:

$$\begin{aligned} i_L[k+1] &= i_L[k] - k_{e1} v_C[k] + k_{e1} v_S[k] \\ v_C[k+1] &= k_{e2} i_L[k] + k_{e3} v_C[k] \end{aligned} \quad (35)$$

Já para o Estado 2, a dinâmica do modelo assume a seguinte estrutura reduzida:

$$\begin{aligned} i_L[k+1] &= i_L[k] - k_{e1}v_C[k] \\ v_C[k+1] &= k_{e2}i_L[k] + k_{e3}v_C[k] \end{aligned} \quad (36)$$

Apesar de sua notável simplicidade computacional, o método de Euler possui erro de truncamento de primeira ordem, o que pode comprometer a precisão e a estabilidade da simulação quando comparado a métodos de ordens superiores.

4.1.2.2 Método do Segurador de Ordem Zero (ZOH)

O método do segurador de ordem zero (ZOH, *Zero-Order Hold*) considera que a entrada do sistema, $u(t)$, permanece constante durante cada período de amostragem T . Assim, para $t \in [kT, (k+1)T)$, assume-se que $u(t) = u[k]$. Com essa hipótese, o ZOH permite obter uma representação discreta exata de sistemas lineares invariantes no tempo (LTI). Em espaço de estados, essa representação é dada por (Angélico; Neves, 2023):

$$A_d = e^{AT}, \quad B_d = \left(\int_0^T e^{A\eta} d\eta \right) B. \quad (37)$$

Como as matrizes de estado A do conversor, definidas em (4) e (6), são não singulares, pois $\det(A) = \frac{1}{LC} \neq 0$, a matriz de entrada discreta B_d pode ser obtida de forma simplificada por (Angélico; Neves, 2023):

$$B_d = A^{-1}(e^{AT} - I)B. \quad (38)$$

No conversor Buck analisado, as matrizes de estado são iguais nos dois estágios de comutação, isto é, $A_1 = A_2 = A$. Consequentemente, a matriz de transição de estados discreta, $A_d = e^{AT_{sim}}$, é a mesma para as duas topologias. A diferença entre os estágios está, portanto, apenas nas matrizes de entrada, uma vez que $B_1 \neq B_2$.

Aplicando as relações anteriores aos dois estados de operação do conversor, para a chave fechada, definida por (4), obtém-se:

$$x[k+1] = \underbrace{[e^{AT_{sim}}]}_{A_d} x[k] + \underbrace{[A^{-1}(e^{AT_{sim}} - I)B_1]}_{B_{d1}} u[k]. \quad (39)$$

De maneira análoga, para a chave aberta, definida por (6), tem-se:

$$x[k+1] = \underbrace{[e^{AT_{sim}}]}_{A_d} x[k] + \underbrace{[A^{-1}(e^{AT_{sim}} - I)B_2]}_{B_{d2}} u[k]. \quad (40)$$

Dessa forma, as matrizes A_d , B_{d1} e B_{d2} obtidas pelo método ZOH permitem representar, em tempo discreto, a dinâmica do conversor em cada estado de comutação. Sob a hipótese de que a entrada permanece constante durante cada período de amostragem, essa representação reproduz a evolução do modelo contínuo nos instantes de amostragem.

Em comparação com o método de Euler, apresentado em 4.1.2.1, o método ZOH apresenta a vantagem de fornecer uma solução exata nos instantes de amostragem, sem os erros de truncamento decorrentes da aproximação utilizada pelo método de Euler. Dessa forma, evita-se também a introdução de efeitos numéricos artificiais nas variáveis de estado, como i_L e v_C . Além disso, a discretização pelo ZOH preserva as características de estabilidade do sistema contínuo, sem a mesma restrição sobre o passo de amostragem encontrada no método de Euler.

Por outro lado, a obtenção das matrizes discretas pelo ZOH envolve cálculos mais elaborados, como a exponencial de matriz e, na forma utilizada neste trabalho, a inversão da matriz A . No entanto, essa maior complexidade fica restrita à etapa de cálculo das matrizes, que pode ser realizada previamente com o auxílio de ferramentas computacionais. Assim, depois de obtidos os valores de A_d , B_{d1} e B_{d2} , essas matrizes podem ser utilizadas diretamente na simulação, sem a necessidade de realizar os cálculos matriciais durante a execução em tempo real. A hipótese de entrada constante também é compatível com o modelo adotado, uma vez que a tensão de entrada v_S é considerada constante durante cada período de amostragem.

4.1.2.3 Método do Trapézio

A regra do trapézio (ou método trapezoidal) é uma técnica de integração numérica que aproxima a integral de uma função pela área de um trapézio sob a curva (Süli; Mayers, 2003). Diferentemente do método de Euler, que avalia a função apenas no início do intervalo, a regra trapezoidal utiliza os valores em ambos os extremos. Assim, para um período T_{sim} , a integral de uma função $f(t)$ no intervalo de t_k a t_{k+1} é aproximada por:

$$\int_{t_k}^{t_{k+1}} f(t) dt \approx \frac{T_{sim}}{2} [f[k] + f[k+1]]. \quad (41)$$

Aplicando essa aproximação à equação diferencial genérica de um sistema em espaço de estados, $\dot{X}(t) = AX(t) + BU(t)$, obtém-se:

$$\frac{X[k+1] - X[k]}{T_{sim}} = A \frac{X[k+1] + X[k]}{2} + B \frac{U[k+1] + U[k]}{2}. \quad (42)$$

Essa formulação evidencia uma característica fundamental da regra do trapézio: o estado futuro, $X[k+1]$, aparece em ambos os lados da equação. Por essa razão, o método é classificado como *implícito*.

A presença simultânea de $X[k]$ e $X[k+1]$ permite considerar as informações dos dois limites do intervalo de integração, conferindo ao método uma aproximação de segunda ordem. Para encontrar a forma explícita do modelo em tempo discreto, é necessário isolar o estado futuro. Multiplicando a equação por T_{sim} e agrupando os termos dependentes de $X[k+1]$, tem-se:

$$\left(I - \frac{T_{sim}}{2}A\right) X[k+1] = \left(I + \frac{T_{sim}}{2}A\right) X[k] + \frac{T_{sim}}{2}B(U[k+1] + U[k]). \quad (43)$$

Consequentemente, o estado no instante $k+1$ é determinado pela inversão matricial:

$$X[k+1] = \left(I - \frac{T_{sim}}{2}A\right)^{-1} \left[\left(I + \frac{T_{sim}}{2}A\right) X[k] + \frac{T_{sim}}{2}B(U[k+1] + U[k])\right]. \quad (44)$$

Após o processamento simbólico para as topologias do conversor Buck, obtêm-se as expressões expandidas. Especificamente para o Estado 1, a representação discreta assume a seguinte forma:

$$\begin{aligned} i_L[k+1] = & \frac{T_{sim}^2 v_S[k] + T_{sim}^2 v_S[k+1] + 2LT_{sim}i_L[k] - RT_{sim}^2 i_L[k] + 4CLRi_L[k] - 4CRT_{sim}v_C[k] + 2CRT_{sim}v_S[k] + 2CRT_{sim}v_S[k+1]}{RT_{sim}^2 + 2LT_{sim} + 4CLR} \\ v_C[k+1] = & \frac{RT_{sim}^2 v_S[k] - RT_{sim}^2 v_C[k] - 2LT_{sim}v_C[k] + RT_{sim}^2 v_S[k+1] + 4CLRv_C[k] + 4LRT_{sim}i_L[k]}{RT_{sim}^2 + 2LT_{sim} + 4CLR} \end{aligned} \quad (45)$$

Por sua vez, quando o conversor opera no Estado 2, as expressões correspondentes são dadas por:

$$\begin{aligned} i_L[k+1] &= \frac{2LT_{sim}i_L[k] - RT_{sim}^2i_L[k] + 4CLRi_L[k] - 4CRT_{sim}v_C[k]}{RT_{sim}^2 + 2LT_{sim} + 4CLR} \\ v_C[k+1] &= \frac{4CLRv_C[k] - 2LT_{sim}v_C[k] - RT_{sim}^2v_C[k] + 4LRT_{sim}i_L[k]}{RT_{sim}^2 + 2LT_{sim} + 4CLR} \end{aligned} \quad (46)$$

Para simplificar essas expressões algorítmicas, define-se um denominador comum Δ associado à inversão da matriz:

$$\Delta = 4CLR + 2LT_{sim} + RT_{sim}^2 \quad (47)$$

Assim, agrupam-se os termos nas seguintes constantes pré-calculadas:

$$\begin{aligned} k_{t1} &= \frac{4CLR + 2LT_{sim} - RT_{sim}^2}{\Delta} & k_{t4} &= \frac{4LRT_{sim}}{\Delta} \\ k_{t2} &= \frac{4CRT_{sim}}{\Delta} & k_{t5} &= \frac{4CLR - 2LT_{sim} - RT_{sim}^2}{\Delta} \\ k_{t3} &= \frac{T_{sim}^2 + 2CRT_{sim}}{\Delta} & k_{t6} &= \frac{RT_{sim}^2}{\Delta} \end{aligned} \quad (48)$$

Substituindo essas constantes, o modelo se torna direto e computacionalmente enxuto. Desse modo, para o Estado 1, o sistema simplificado é reescrito como:

$$\begin{aligned} i_L[k+1] &= k_{t1}i_L[k] - k_{t2}v_C[k] + k_{t3}(v_S[k] + v_S[k+1]) \\ v_C[k+1] &= k_{t4}i_L[k] + k_{t5}v_C[k] + k_{t6}(v_S[k] + v_S[k+1]) \end{aligned} \quad (49)$$

De forma análoga, para o Estado 2, as equações assumem a seguinte estrutura reduzida:

$$\begin{aligned} i_L[k+1] &= k_{t1}i_L[k] - k_{t2}v_C[k] \\ v_C[k+1] &= k_{t4}i_L[k] + k_{t5}v_C[k] \end{aligned} \quad (50)$$

Apesar de apresentar maior precisão (erro de truncamento de segunda ordem) e propriedades superiores de estabilidade em relação ao método de Euler, o método do trapézio possui como principal desvantagem o seu maior custo computacional. Devido à sua natureza implícita, o cálculo do passo seguinte exige a resolução de um sistema algébrico refletido na necessidade de calcular a inversa da matriz $(I - \frac{T_{sim}}{2}A)$, como demonstrado em (44). Isso aumenta a carga de processamento exigida a cada período de amostragem.


4.1.2.4 Validação da Representação Discreta

As equações diferenciais discretizadas apresentadas nas Subseções 4.1.2.1, 4.1.2.2 e 4.1.2.3 foram validadas utilizando o conversor Buck descrito pelos parâmetros apresentados na Tabela 1. A validação consistiu na comparação entre a resposta do modelo matemático discreto, implementado em MATLAB, e a resposta do modelo elétrico de referência desenvolvido no QSpice. Ambas as simulações foram realizadas com duração total de 10 ms. Para obter uma referência com elevada resolução temporal, adotou-se no QSpice um passo de integração fixo de 20 ns, correspondente a uma frequência de amostragem de 50 MHz.

Quanto à simulação discreta, (Gaviria-cano *et al.*, 2025) recomenda que o período de integração T_{sim} seja pelo menos dez vezes menor que o período de chaveamento T_s , mitigando assim os erros numéricos. Na prática, isso significa que a frequência de simulação deve ser no mínimo dez vezes maior que a de chaveamento ($F_{sim} \geq 10 \cdot F_s$).


Para avaliar o impacto dessa restrição teórica, o modelo matemático foi simulado no MATLAB sob diferentes frequências F_{sim} , utilizando a relação $F_{sim} = F_s \cdot n$. Sendo $F_s = 50$ kHz, testaram-se os multiplicadores $n \in \{5, 10, 20, 30, 40, 50, 100\}$. Essa varredura contemplou desde cenários abaixo do limite recomendado (250 kHz para $n = 5$) e no limite teórico (500 kHz para $n = 10$), até taxas elevadas de amostragem, chegando a 5 MHz ($n = 100$). Essa abordagem permitiu analisar detalhadamente o comportamento numérico sob resoluções temporais crescentes.

Figura 11 – Comparação da corrente no indutor (i_L) entre os métodos de Euler e Trapézio



Fonte: Elaborado pelo autor.


Figura 12 – Comparação da tensão no capacitor (v_C) entre os métodos de Euler e Trapézio



Fonte: Elaborado pelo autor.


Analisando inicialmente as formas de onda completas (Figuras 11 e 12), os resultados corroboram as recomendações da literatura. Fica evidente que usar um fator $n < 10$ (como no cenário $n = 5$) gera uma representação imprecisa e com alto desvio da referência, inadequada para simular o conversor. Em contrapartida, para $n \geq 10$, as curvas de ambos os modelos discretos acompanham de perto a resposta do QSpice.

Figura 13 – Comparação da corrente no indutor (i_L) entre os métodos de Euler e Trapézio em regime transitório



Fonte: Elaborado pelo autor.


Figura 14 – Comparação da tensão no capacitor (v_C) entre os métodos de Euler e Trapézio em regime transitório



Fonte: Elaborado pelo autor.


Apesar da boa concordância geral para $n \geq 10$, uma observação detalhada do regime transitório (Figuras 13 e 14) revela uma leve diferença visual entre os métodos discretos e a curva do QSpice. Esse desvio inicial ocorre tanto na corrente do indutor quanto na tensão do capacitor, indicando que a partida do conversor é o momento mais sensível à escolha do passo de integração e do método numérico.

Figura 15 – Comparação da corrente no indutor (i_L) entre os métodos de Euler e Trapézio em regime permanente



Fonte: Elaborado pelo autor.


Figura 16 – Comparação da tensão no capacitor (v_C) entre os métodos de Euler e Trapézio em regime permanente



Fonte: Elaborado pelo autor.

Já no regime permanente (Figuras 15 e 16), as curvas se sobrepõem de maneira bastante fiel para $n \geq 10$. Como essa convergência visual persiste na maior parte da simulação, torna-se inviável comparar o desempenho global entre os métodos de Euler e Trapézio apenas por inspeção gráfica. Por isso, as aproximações foram avaliadas quantitativamente por meio do cálculo do erro relativo percentual médio.

Figura 17 – Erro relativo percentual médio da corrente (i_L) e da tensão (v_C) em função do fator n , tendo o QSpice como referência



Fonte: Elaborado pelo autor.

Como ilustrado na Figura 17, a adoção de $n \geq 10$ reduz significativamente o erro e proporciona maior estabilidade nos resultados, mostrando-se uma escolha adequada para o projeto. Na estimação da corrente do indutor, os três métodos apresentam erros bastante próximos, indicando pouca influência do método de discretização sobre essa variável. Para a tensão no capacitor, entretanto, o método de Euler apresenta um erro ligeiramente superior aos métodos ZOH e do Trapézio para a dinâmica específica deste conversor.

Diante desses resultados, a escolha do método pode ser definida considerando também os aspectos relacionados à implementação computacional. No caso do ZOH, embora a obtenção das matrizes discretas envolva operações mais complexas, como o cálculo da exponencial de matriz, essas operações podem ser realizadas previamente. Durante a execução da simulação, são utilizadas apenas as matrizes A_d , B_{d1} e B_{d2} já calculadas, sem a necessidade de repetir essas operações a cada iteração. Isso torna o método adequado para a implementação em microcontrolador, permitindo a execução do modelo em tempo real.

Assim, considerando a precisão obtida para $n \geq 10$, a ausência de erros de truncamento associados à aproximação da derivada e a possibilidade de pré-calcular as matrizes discretas, adota-se, neste trabalho, o método ZOH com $n = 10$ para a discretização do modelo do conversor.

4.2 Projeto do filtro antialiasing

Um filtro antialiasing, é um filtro analógico passa-baixas utilizado antes do conversor A/D em sistemas de controle digital. Sua principal função é atenuar as componentes de alta frequência presentes no sinal e no ruído, especialmente aquelas próximas ou acima da frequência de Nyquist, evitando que sejam interpretadas como componentes de menor frequência durante a amostragem devido ao fenômeno de aliasing (Franklin, 2018). Como o filtro atua sobre o sinal contínuo antes da conversão A/D, sua implementação deve ser analógica. Os polos e o atraso de fase introduzidos pelo filtro também devem ser considerados no projeto do sistema de controle, pois podem alterar a dinâmica e as margens de estabilidade da malha fechada (Franklin, 2018).

Neste trabalho, foi utilizado um filtro passa-baixas Bessel de segunda ordem, escolhido por apresentar características favoráveis de fase e resposta temporal. Esse tipo de filtro possui uma resposta de fase aproximadamente linear e um atraso de grupo mais uniforme na faixa de interesse. Além disso, sua resposta ao degrau apresenta baixo sobre-sinal, reduzindo a possibilidade de oscilações no sinal medido (Franklin, 2018). A esco-

lha de uma estrutura de segunda ordem também permite obter uma atenuação assintótica de aproximadamente -40 dB/década, mantendo uma implementação relativamente simples.

O projeto foi realizado a partir do protótipo normalizado do filtro Bessel de segunda ordem. A frequência de corte foi definida como um décimo da frequência de chaveamento do conversor, conforme

$$F_c = \frac{F_{sw}}{10}, \quad (51)$$

em que F_{sw} representa a frequência de chaveamento do conversor. A frequência angular de corte é dada por $\omega_c = 2\pi F_c$. Os coeficientes do protótipo foram obtidos no MATLAB por meio da função `besself` e posteriormente ajustados para a frequência de corte especificada. Dessa forma, obteve-se a função de transferência


$$H(s) = \frac{4 F_c^2 \pi^2}{4 \pi^2 F_c^2 + 2 \sqrt{3} \pi F_c s + s^2}. \quad (52)$$

O filtro é inserido entre a saída da planta simulada e o conversor A/D, condicionando o sinal antes de sua amostragem pelo sistema de controle digital.

Para o conversor Buck utilizado como caso de teste neste trabalho e na validação dos modelos discretizados desenvolvidos em 4.1.2.4, considerou-se uma frequência de chaveamento de $F_{sw} = 50$ kHz. A partir da relação definida anteriormente, obtém-se uma frequência de corte de $F_c = 5$ kHz. Substituindo esse valor na função de transferência, obtém-se

$$H(s) = \frac{9,87 \times 10^8}{s^2 + 5,441 \times 10^4 s + 9,87 \times 10^8}. \quad (53)$$


A resposta em frequência correspondente a essa função de transferência pode ser observada no diagrama de Bode apresentado na Figura 18. Assim, o filtro proporciona a atenuação das componentes de alta frequência presentes na tensão de saída antes da conversão A/D, reduzindo a possibilidade de aliasing e fornecendo ao sistema de controle um sinal adequado para a amostragem.



Fonte: Elaborado pelo autor.

Como o filtro antialiasing deve ser implementado no domínio analógico, optou-se pela utilização da topologia Sallen-Key, apresentada na Figura 19.

Figura 19 – Topologia de um filtro passa-baixa Sallen-Key de segunda ordem



Fonte: Elaborado pelo autor com base em Texas Instruments (2021).

Para um filtro passa-baixa Sallen-Key de segunda ordem, a função de transferência genérica pode ser expressa como (Texas Instruments, 2021)

$$H(s) = \frac{a_0}{s^2 + a_1 s + a_0}, \quad (54)$$

em que os coeficientes a_0 e a_1 são determinados a partir dos valores dos componentes do circuito, conforme (Texas Instruments, 2021)

$$a_0 = \frac{1}{R_1 R_2 C_1 C_2} \quad \text{e} \quad a_1 = \frac{1}{R_1 C_1} + \frac{1}{R_2 C_1}. \quad (55)$$

Comparando a função de transferência do filtro, apresentada em (53), com a função de transferência genérica da topologia Sallen-Key, dada em (54), obtêm-se os seguintes valores para os coeficientes:

$$a_0 = 9,87 \times 10^8 \quad \text{e} \quad a_1 = 5,441 \times 10^4. \quad (56)$$

Como há quatro componentes a serem determinados (R_1 , R_2 , C_1 e C_2), mas apenas duas equações de restrição, correspondentes aos coeficientes a_0 e a_1 , é necessário adotar condições adicionais para definir os valores dos componentes. Para simplificar o projeto, considera-se $R_1 = R_2 = R$, de modo que as expressões dos coeficientes podem ser escritas como

$$a_0 = \frac{1}{R^2 C_1 C_2} \quad \text{e} \quad a_1 = \frac{2}{R C_1}. \quad (57)$$

A partir da equação de a_1 , o resistor pode ser expresso em função de C_1 como

$$R = \frac{2}{a_1 C_1}. \quad (58)$$

Substituindo essa expressão na equação de a_0 , obtém-se uma relação entre os capacitores que depende apenas dos coeficientes da função de transferência. Após a simplificação, essa relação é dada por

$$\frac{C_2}{C_1} = \frac{a_1^2}{4a_0}. \quad (59)$$

Substituindo os valores de a_0 e a_1 obtidos anteriormente, resulta em

$$\frac{C_2}{C_1} = \frac{(5,441 \times 10^4)^2}{4 \cdot (9,87 \times 10^8)} = 0,7498 \dots \approx 0,75. \quad (60)$$

Assim, para atender à razão de aproximadamente 0,75 utilizando valores comerciais, são escolhidos

$$C_1 = 20 \text{ nF} \quad \text{e} \quad C_2 = 15 \text{ nF}. \quad (61)$$

Com os valores dos capacitores definidos, o resistor pode ser determinado diretamente pela expressão de a_1 :

$$R = \frac{2}{a_1 C_1} = \frac{2}{5,441 \times 10^4 \cdot 20 \times 10^{-9}} = 1837,8974 \dots \Omega \approx 1,84 \text{ k}\Omega. \quad (62)$$

Com isso, foram definidos os valores dos componentes do filtro, sendo $R_1 = R_2 = 1,84 \text{ k}\Omega$, $C_1 = 20 \text{ nF}$ e $C_2 = 15 \text{ nF}$. Esses valores permitem implementar, por meio da topologia Sallen-Key, o filtro passa-baixas projetado, com uma frequência de corte próxima de 5 kHz. Assim, o circuito pode ser utilizado para atenuar as componentes de alta frequência da tensão de saída do conversor antes da conversão A/D.

4.3 Projeto e discretização do controlador

O projeto do controlador apresentado nesta seção é realizado para o conversor Buck cujos parâmetros são apresentados na Tabela 1. Embora a simulação em tempo real da planta na plataforma HIL utilize o modelo discreto definido em 4.1.2, o projeto analítico do controlador é realizado a partir das funções de transferência contínuas obtidas do modelo médio linearizado de pequenos sinais. Dessa forma, a representação contínua da dinâmica do conversor é utilizada para determinar os parâmetros do controlador, que posteriormente será discretizado para implementação no microcontrolador e utilizado como dispositivo sob teste na plataforma HIL.

A partir do diagrama de blocos da malha de controle apresentado na Figura 4, a função de transferência de malha fechada pode ser obtida como

$$\frac{\hat{v}_O(s)}{\hat{V}_{ref}(s)} = \frac{C(s)G(s)}{1 + C(s)G(s)H(s)}, \quad (63)$$

em que $C(s)$ representa a função de transferência do controlador, $G(s)$ a função de transferência da planta e $H(s)$ a função de transferência do filtro antialiasing (53). Como optou-se por realizar o controle da tensão de saída de maneira direta, a dinâmica da planta é definida por $G(s) = G_{vd}(s)$ (29). Essa relação será utilizada como base para a análise da resposta dinâmica do sistema e para o ajuste dos parâmetros do controlador.

Com base nessa representação da malha de controle, o projeto do controlador é dividido em duas etapas. Na primeira, apresentada em 4.3.1, são determinados os parâmetros do controlador a partir do modelo contínuo da planta, buscando atender aos requisitos de desempenho estabelecidos para o sistema em malha fechada. Em seguida, em 4.3.2, a função de transferência contínua do controlador projetado é discretizada, de modo a obter uma representação adequada para sua implementação no microcontrolador.

4.3.1 Projeto do controlador

Para o projeto e ajuste do controlador, optou-se pela utilização do método do Lugar das Raízes (*Root Locus*) (Ogata, 2009). Desenvolvido por W. R. Evans, esse método permite analisar graficamente a trajetória dos polos de malha fechada no plano complexo s em função da variação de um parâmetro do sistema, geralmente o ganho. O Lugar das Raízes é determinado a partir da equação característica

$$1 + C(s)G(s)H(s) = 0, \quad (64)$$

cujos pontos pertencentes às trajetórias devem satisfazer as condições de ângulo e magnitude (Ogata, 2009).

Antes da definição da estrutura do controlador, é necessário estabelecer as especificações de desempenho que o sistema deve atender. Essas especificações traduzem os requisitos de operação da planta em parâmetros quantitativos, abrangendo tanto o comportamento em regime permanente quanto a resposta transitória (Ogata, 2009). No regime permanente, uma das principais especificações é o erro de regime permanente (e_{ss}), enquanto, para a resposta transitória, destacam-se o sobressinal máximo (M_p), o tempo de subida (t_r) e o tempo de assentamento (t_s). Para sistemas de segunda ordem dominantes, as características da resposta transitória podem ser relacionadas ao coeficiente de amortecimento (ζ) e à frequência natural não amortecida (ω_n), parâmetros utilizados na definição da localização desejada dos polos dominantes de malha fechada no plano complexo (Ogata, 2009).

O erro de regime permanente e_{ss} corresponde à diferença entre o valor de referência e o valor de saída após o desaparecimento do período transitório, sendo utilizado para avaliar a capacidade do sistema de rastrear a referência em regime permanente. O sobressinal máximo corresponde ao maior desvio da resposta em relação ao seu valor de regime permanente durante o período transitório. O tempo de subida t_r representa o intervalo necessário para que a resposta evolua de um percentual inferior para um percentual superior do seu valor final,

sendo usualmente definido entre 10% e 90%. Já o tempo de assentamento t_s corresponde ao intervalo necessário para que a resposta entre e permaneça dentro de uma determinada faixa de tolerância em torno do valor de regime permanente, geralmente de 2% ($t_s \approx \frac{4}{\zeta\omega_n}$) ou 5% ($t_s \approx \frac{3}{\zeta\omega_n}$) (Ogata, 2009).

Como especificações para o controlador a ser projetado, foram estabelecidos os seguintes requisitos para o sistema em malha fechada: sobressinal máximo $M_p \leq 5\%$, tempo de assentamento $t_s \leq 0,5\text{ms}$, considerando o critério de 2%, e erro de regime permanente $e_{ss} \leq 1\%$. Esses requisitos estabelecem limites para a resposta transitória e para a precisão do rastreamento da referência, servindo como critérios para a avaliação do desempenho e para a seleção da estrutura e dos parâmetros do controlador.

Considerando que a dinâmica transitória do sistema em malha fechada possa ser aproximada por um modelo de segunda ordem dominante, os requisitos de sobressinal e tempo de assentamento podem ser convertidos em especificações para o coeficiente de amortecimento e a frequência natural dos polos dominantes (Ogata, 2009).

Para um sistema de segunda ordem dominante, o sobressinal máximo pode ser relacionado ao coeficiente de amortecimento ζ por

$$M_p = e^{-\frac{\zeta\pi}{\sqrt{1-\zeta^2}}}. \quad (65)$$

Considerando o limite de projeto $M_p = 0,05$, o coeficiente de amortecimento requerido pode ser obtido isolando ζ , resultando em

$$\zeta = \frac{-\ln(0,05)}{\sqrt{\pi^2 + \ln^2(0,05)}} = 0,6901 \dots \approx 0,69. \quad (66)$$

Para o critério de 2%, o tempo de assentamento de um sistema de segunda ordem dominante pode ser aproximado por

$$t_s \approx \frac{4}{\zeta\omega_n}. \quad (67)$$

Considerando o limite de projeto $t_s = 0,5\text{ms}$ e o coeficiente de amortecimento $\zeta = 0,69$, obtém-se

$$\omega_n \geq \frac{4}{0,69(0,5 \times 10^{-3})}, \quad (68)$$

resultando em

$$\omega_n \geq 11,59 \times 10^3 \text{ rad/s}. \quad (69)$$

Assim, para atender simultaneamente aos requisitos de sobressinal e tempo de assentamento, os polos dominantes de malha fechada devem apresentar um coeficiente de amortecimento de aproximadamente $\zeta = 0,69$ e uma frequência natural não inferior a $\omega_n \approx 11,59 \times 10^3 \text{ rad/s}$. Considerando o valor mínimo de ω_n , correspondente ao limite estabelecido para o tempo de assentamento, a posição dos polos dominantes pode ser determinada por

$$\begin{aligned} s_{1,2} &= -\zeta\omega_n \pm j\omega_n\sqrt{1-\zeta^2} \\ &= -0,69(11,59 \times 10^3 \text{ rad/s}) \pm j(11,59 \times 10^3 \text{ rad/s})\sqrt{1-0,69^2} \\ &= -7,997 \times 10^3 \text{ rad/s} \pm j8,389 \times 10^3 \text{ rad/s}. \end{aligned} \quad (70)$$

Esse ponto representa o caso-limite dos requisitos adotados, não constituindo uma posição única ou obrigatória para os polos dominantes. De modo geral, os polos devem estar localizados em uma região do plano complexo compatível com

$$\zeta \geq 0,69 \quad \text{e} \quad \zeta\omega_n \geq 7,997 \times 10^3 \text{ rad/s.} \quad (71)$$


Portanto, posições de polos com maior coeficiente de amortecimento ou maior frequência natural também podem atender aos requisitos estabelecidos, desde que permaneçam dentro da região de desempenho especificada.

Com as especificações estabelecidas, realiza-se inicialmente a análise do sistema não compensado, considerando a planta $G_{vd}(s)$ em conjunto com o filtro $H(s)$ e sem a inclusão do controlador. Essa análise permite avaliar a distribuição dos polos e verificar se a simples variação do ganho de malha é suficiente para posicioná-los em uma região compatível com os requisitos de estabilidade e desempenho. Caso essa condição não seja atendida, torna-se necessário modificar a dinâmica do sistema por meio da introdução de uma estrutura de controle adequada.

Nesse contexto, o Lugar das Raízes fornece uma referência para a escolha e o projeto do controlador, pois permite identificar as limitações da configuração não compensada e avaliar quais alterações na dinâmica da malha aberta são necessárias para alcançar a região desejada de polos de malha fechada. A estrutura do controlador é, portanto, definida posteriormente com base nos requisitos de desempenho e nas características observadas nessa análise.

Inicialmente, foi traçado o Lugar das Raízes do sistema não compensado, considerando a função de transferência $G_{vd}(s)H(s)$. A Figura 20 apresenta, além do Lugar das Raízes, a região admissível para os polos dominantes, determinada a partir dos requisitos de sobressinal e tempo de assentamento.

Figura 20 – Lugar das Raízes do Sistema Não Compensado ($G_{vd}H$) e região admissível para os polos dominantes



Fonte: Elaborado pelo autor.

Na Figura 20, os marcadores em azul representam os polos de malha aberta do sistema não compensado, enquanto os marcadores em cinza indicam as posições desejadas para os polos dominantes, determinadas a partir dos requisitos de sobressinal e tempo de assentamento. A região delimitada no plano- s representa, portanto, o conjunto de posições dos polos que atende simultaneamente às especificações de desempenho estabelecidas.

O sistema possui quatro polos de malha aberta, localizados em $-8,822 \times 10^4$, $-4,498 \times 10^4$ e no par complexo conjugado $-2,721 \times 10^4 \pm j1,571 \times 10^4$, não apresentando zeros finitos. Dessa forma, o Lugar das Raízes é constituído por quatro ramos, cada um partindo de um dos polos de malha aberta. Como o sistema não possui zeros finitos, todos os ramos tendem ao infinito ao longo de suas respectivas assíntotas à medida que o ganho aumenta.

Entre os polos do sistema, o par complexo conjugado é o que apresenta a menor distância em relação ao eixo imaginário e, conseqüentemente, determina a dinâmica dominante da resposta. À medida que o ganho de malha K é aumentado, esses polos se deslocam em direção ao semiplano direito e podem eventualmente cruzar o eixo imaginário, levando o sistema à instabilidade.

Conforme observado na Figura 20, um controlador proporcional pode, em princípio, ser suficiente para atender aos requisitos de sobressinal máximo $M_p \leq 5\%$ e tempo de assentamento $t_s \leq 0,5$ ms, uma vez que, para valores do ganho proporcional na faixa de $0 < K < 0,0039$, os polos de malha fechada permanecem dentro da região de desempenho especificada. Entretanto, o requisito de erro de regime permanente também deve ser considerado na definição da estrutura do controlador. Para avaliar essa condição, considera-se inicialmente uma referência do tipo degrau unitário, para a qual o erro de regime permanente pode ser determinado por meio do Teorema do Valor Final.

Para um sistema do tipo 0, a função de transferência de malha aberta não possui polos na origem. Esse é o caso da planta não compensada em estudo, que não apresenta polos em $s = 0$. Para esse tipo de sistema, a aplicação de uma entrada em degrau resulta em um erro de regime permanente finito, denominado *offset*.

Matematicamente, para uma entrada em degrau unitário, o erro de regime permanente é dado por

$$e_{ss} = \frac{1}{1 + K_{pos}}, \quad K_{pos} = \lim_{s \rightarrow 0} C(s)G_{vd}(s)H(s), \quad (72)$$

em que K_{pos} representa a constante de erro estático de posição. Para o controlador proporcional $C(s) = K$, tem-se

$$K_{pos} = \lim_{s \rightarrow 0} KG_{vd}(s)H(s) = K \left(\frac{1,984 \times 10^{11}}{3,968 \times 10^9} \right) \left(\frac{9,87 \times 10^8}{9,87 \times 10^8} \right) = 50K. \quad (73)$$

Conseqüentemente,

$$e_{ss} = \frac{1}{1 + 50K}. \quad (74)$$

Para que $e_{ss} \leq 1\%$, deve-se satisfazer

$$\frac{1}{1 + 50K} \leq 0,01 \implies K \geq 1,98. \quad (75)$$

Entretanto, a análise do Lugar das Raízes mostrou que os requisitos de resposta transitória são atendidos apenas para $0 < K < 0,0039$. Portanto, o controlador proporcional não é capaz de atender simultaneamente aos requisitos de resposta transitória e de erro de regime permanente.

Para eliminar o erro de regime permanente associado à entrada em degrau, torna-se necessária a introdução de uma ação integral no controlador. A ação integral acrescenta um polo na origem à função de transferência de malha aberta, modificando o tipo do sistema de tipo 0 para tipo 1. Para um sistema estável de tipo 1, o erro de regime permanente para uma entrada em degrau unitário é nulo.

Assim, considera-se inicialmente um controlador proporcional-integral (PI), cuja função de transferência é dada por

$$C(s) = K_p + \frac{K_i}{s} = K_p \frac{s + \frac{K_i}{K_p}}{s}, \quad (76)$$

em que K_p e K_i representam, respectivamente, os ganhos proporcional e integral. Essa estrutura introduz um polo em $s = 0$ e um zero em

$$s = -\frac{K_i}{K_p}, \quad (77)$$

permitindo modificar a trajetória dos polos de malha fechada e, simultaneamente, eliminar o erro de regime permanente para uma referência do tipo degrau. A determinação dos parâmetros K_p e K_i baseia-se em forçar o

Lugar das Raízes do sistema compensado a cruzar a posição exata estabelecida para os polos dominantes. Para isso, define-se inicialmente o ponto de teste s_d no plano complexo, correspondente ao caso-limite dos requisitos de amortecimento e frequência natural previamente calculados:

$$s_d = -7,997 \times 10^3 \text{ rad/s} + j 8,389 \times 10^3 \text{ rad/s}. \quad (78)$$

O projeto do controlador pelo método do Lugar das Raízes exige que o ponto s_d satisfaça simultaneamente as condições de ângulo e de magnitude da função de transferência de malha aberta compensada. A estrutura do controlador PI insere um polo fixo na origem ($s = 0$) e um zero localizado no eixo real em $-z_{PI} = -K_i/K_p$.

A localização exata desse zero é determinada a partir da condição de ângulo do Lugar das Raízes. Essa condição estabelece que a soma dos ângulos formados pelos polos e zeros de malha aberta, avaliados no ponto de projeto s_d , deve ser igual a um múltiplo ímpar de $\pm 180^\circ$ (Ogata, 2009). Ao avaliar, nesse ponto, a contribuição angular da planta e do filtro originais e considerar a defasagem adicional introduzida pelo novo polo na origem, determina-se a deficiência angular do sistema. O zero do controlador é então posicionado de modo a compensar essa deficiência, fornecendo a contribuição angular necessária para que o ponto s_d pertença ao Lugar das Raízes e, conseqüentemente, para direcionar os polos de malha fechada para a região desejada do semiplano esquerdo.

$$\angle(s_d + z_{PI}) - \angle(s_d) + \angle(G_{vd}(s_d)H(s_d)) = \pm 180^\circ(2k + 1). \quad (79)$$

Nessa formulação, avalia-se a fase da planta e do filtro não compensados no ponto s_d , e subtrai-se a defasagem introduzida pelo polo integrador do controlador. O ângulo remanescente para atingir -180° corresponde à contribuição exata que o zero do compensador ($\angle(s_d + z_{PI})$) deve fornecer para atrair a trajetória das raízes. Utilizando trigonometria simples no plano complexo, a posição do zero é alocada no eixo real. A avaliação computacional dessa condição para o sistema em estudo determinou a posição do zero em $z_{PI} = 170424,54$.

Com o zero devidamente posicionado, garantindo que o traçado do Lugar das Raízes cruze a coordenada s_d , aplica-se a condição de magnitude para determinar o ganho proporcional K_p necessário para alocar os polos de malha fechada exatamente nesse ponto. A condição de magnitude estabelece que o módulo da função de malha aberta deve ser unitário na frequência do polo desejado:

$$|C(s_d)G_{vd}(s_d)H(s_d)| = 1. \quad (80)$$

Substituindo a estrutura do controlador e isolando o ganho, tem-se:

$$K_p = \frac{1}{\left| \frac{s_d + z_{PI}}{s_d} \right| \cdot |G_{vd}(s_d)H(s_d)|}. \quad (81)$$

A solução analítica dessa igualdade resultou em um ganho proporcional $K_p \approx 0,000705$. Sabendo que a posição do zero é definida por $z_{PI} = K_i/K_p$, o ganho integral foi isolado e calculado como

$$K_i = K_p \cdot z_{PI} \approx 120,180633. \quad (82)$$

Dessa forma, a função de transferência contínua do controlador PI projetado para atender aos requisitos de resposta transitória e de erro de regime permanente é estabelecida como:


$$C(s) = 0,000705 + \frac{120,180633}{s}. \quad (83)$$

Para validar o atendimento aos requisitos de projeto, o sistema compensado foi submetido a uma simulação computacional de resposta ao degrau unitário em malha fechada. A função de transferência global do sistema foi determinada fechando a malha com o controlador projetado, definida matematicamente por

$$T(s) = \frac{C(s)G_{vd}(s)}{1 + C(s)G_{vd}(s)H(s)}. \quad (84)$$

A partir dessa representação, a dinâmica transitória e o comportamento em regime estacionário foram mapeados numericamente, extraindo-se as métricas exatas de desempenho do conversor para verificação direta contra os limites preestabelecidos. A Figura 21 apresenta a curva de resposta ao degrau resultante, sobreposta às marcações visuais dos critérios de projeto.

Figura 21 – Validação da resposta transitória do sistema compensado para uma entrada em degrau



Fonte: Elaborado pelo autor.

A extração das métricas de desempenho confirmou o atendimento às especificações estabelecidas para o projeto. A inclusão do polo integrador no controlador PI elevou o tipo do sistema, fazendo com que o erro de regime permanente para uma entrada em degrau tendesse a zero, resultando em $e_{ss} \approx 0\%$. Esse resultado atende, portanto, ao requisito de erro de regime permanente inferior a 1%. Em relação ao comportamento transitório, o sobressinal máximo foi mantido dentro do limite especificado de $M_p \leq 5\%$, reduzindo a amplitude dos picos durante a resposta. Além disso, as oscilações transitórias decaíram até que a resposta permanecesse dentro da banda de tolerância de $\pm 2\%$ em um tempo de assentamento compatível com o limite estabelecido de $t_s \leq 0,5$ ms.

Dessa forma, a análise computacional da resposta ao degrau no domínio do tempo demonstra que os parâmetros obtidos para o controlador PI são compatíveis com os requisitos de projeto, atendendo simultaneamente às especificações de sobressinal, tempo de assentamento e erro de regime permanente. A validação também confirma, para o modelo utilizado na análise, a estabilidade do sistema em malha fechada.

4.3.2 Discretização do controlador

4.4 Implementação do Simulador Digital em Tempo Real (RTDS)

4.4.1 Definição dos Requisitos do Sistema

4.4.1.1 Passos de Integração e Frequência de Chaveamento

4.4.1.2 Precisão Numérica: *Float32* vs. *Float64*

4.4.1.3 Requisitos de Conversão Analógico-Digital (A/D) e Digital-Analógico (D/A)

4.4.2 Escolha do Microcontrolador

4.4.3 Implementação do *Firmware*

4.4.3.1 Arquitetura de Software

4.4.3.2 Configuração de Periféricos e Temporização

4.4.3.3 Gerenciamento de Tarefas e Sincronização

4.4.3.4 Execução do Modelo Discreto do Conversor Buck

4.4.3.5 Interface de Comunicação e Protocolo USB

4.5 Implementação da Interface de Controle e Monitoramento da plataforma HiL

5 RESULTADOS

6 CONCLUSÃO

Parte final do texto, na qual se apresentam as conclusões do trabalho acadêmico, usualmente denominada Considerações Finais. Pode ser usada outra denominação similar que indique a conclusão do trabalho.

REFERÊNCIAS

- ANGÉLICO, B. A.; NEVES, G. P. d. **Controle Digital Aplicado**. São Paulo, Brasil: Blucher, 2023.
- BARBI, I. **Modelagem de Conversores CC-CC Empregando Modelo Médio em Espaço de Estado**. [S.l.: s.n.], 2015. ISBN 9788590104698.
- Brasil. Conselho Nacional de Desenvolvimento Científico e Tecnológico. **Portaria CNPq nº 2.664, de 6 de março de 2026**. Brasília, DF, 2026. Institui a Política de Integridade na Atividade Científica do CNPq. Disponível em: http://memoria2.cnpq.br/web/guest/view/-/journal_content/56_INSTANCE_0oED/10157/23142775.
- BROOKS, L. Siemens Digital Industries Software **Consistent test reuse across MIL → SIL → HIL in a model-driven development workflow**. [S.l.], 2020. Disponível em: <https://www.siemens.com/autosar>.
- CHA, S. T. *et al.* Real-time hardware-in-the-loop (hil) testing for power electronics controllers. *In*: 2012 ASIA-PACIFIC POWER AND ENERGY ENGINEERING CONFERENCE. 2012. **Anais [...]** [S.l.: s.n.], 2012. p. 1–6.
- DENARDIN, G. W.; BARRIQUELLO, C. H. **Sistemas Operacionais de Tempo Real e sua Aplicação em Sistemas Embarcados**. 1. ed. [S.l.]: Blucher, 2019.
- FRANKLIN, G. F. **Feedback Control of Dynamic Systems**. [S.l.]: Pearson, 2018. ISBN 9780134685717.
- GAVIRIA-CANO, A. *et al.* Cost-effective and versatile hardware-in-the-loop system for dc/dc converter emulation in education and research. **HardwareX**, Elsevier v. 24,, Dec 2025. ISSN 2468-0672. Disponível em: <https://doi.org/10.1016/j.ohx.2025.e00701>.
- GUO, X. *et al.* Hardware in the loop real-time simulation for the associated discrete circuit modeling optimization method of power converters. **Energies**, v. 11, n. 11,, 2018. ISSN 1996-1073. Disponível em: <https://www.mdpi.com/1996-1073/11/11/3237>.
- HART, D. W. **Power Electronics**. New York, NY: McGraw-Hill Professional, 2010.
- ISERMANN, R.; SCHAFFNIT, J.; SINSEL, S. Hardware-in-the-loop simulation for the design and testing of engine-control systems. **Control Engineering Practice**, v. 7, n. 5, p. 643–653, 1999. ISSN 0967-0661. Disponível em: <https://www.sciencedirect.com/science/article/pii/S0967066198002056>.
- KIREI, B. S. *et al.* Hardware emulation of step-down converter power stages for digital control design. **Electronics**, v. 12, n. 6,, 2023. ISSN 2079-9292. Disponível em: <https://www.mdpi.com/2079-9292/12/6/1328>.
- KOCHEM, M.; KEMPER, H.; ISTOC, S. B. Data and workflow management for virtual development of software-defined vehicles. **ATZ Worldw.**, Springer Science and Business Media LLC v. 125, n. 7-8, p. 74–79, jul. 2023.
- LAMBERT, H. *et al.* X-in-the-loop methodology for proton exchange membrane fuel cell systems design: Review of advances and challenges. **Energies**, v. 18, n. 14,, 2025. ISSN 1996-1073. Disponível em: <https://www.mdpi.com/1996-1073/18/14/3774>.
- MEHL, E. L. M. **Aplicação do Modelo Linear de Vorpérian ao Conversor tipo Buck**, . 2026. Material didático, Universidade Federal do Paraná (UFPR).
- Microsoft. **Visual Studio Code**, . 2026. Acesso em: 15 maio 2026. Disponível em: <https://code.visualstudio.com/>.
- MIDDLEBROOK, R. D.; CUK, S. A general unified approach to modelling switching-converter power stages. *In*: 1976 IEEE POWER ELECTRONICS SPECIALISTS CONFERENCE. 1976. **Anais [...]** [S.l.: s.n.], 1976. p. 18–34.
- MIHALIČ, F.; TRUNTIČ, M.; HREN, A. Hardware-in-the-loop simulations: A historical overview of engineering challenges. **Electronics**, v. 11, n. 15,, 2022. ISSN 2079-9292. Disponível em: <https://www.mdpi.com/2079-9292/11/15/2462>.
- OGATA, K. **Modern Control Engineering**. 5. ed. Upper Saddle River, NJ: Pearson, 2009. ISBN 978-0136156734.
- PESTANA, L.; MIRANDA, B. A rapid review on advanced software-in-the-loop methods for automotive software verification. *In*: ANAIS DO IX SIMPÓSIO BRASILEIRO DE TESTES DE SOFTWARE SISTEMÁTICO E AUTOMATIZADO. 2024, Porto Alegre, RS, Brasil. **Anais [...]** Porto Alegre, RS, Brasil: SBC, 2024. p. 56–65. ISSN 0000-0000. Disponível em: <https://sol.sbc.org.br/index.php/sast/article/view/30216>.
- PICARD, J.-L. **Star Trek: The Next Generation - Episode: Peak Performance**, . 1989. Television series episode. Directed by Bob Scheerer. Written by David Kemper. Music by Dennis McCarthy. Season 2, Episode 21. Production code: 147. Air date: July 10, 1989.

RASHID, M. H. **Eletrônica de Potência: Dispositivos, Circuitos e Aplicações**. 4. ed. São Paulo: Pearson, 2014. ISBN 978-8543005942.

SAMIEE, A. *et al.* Model-driven-engineering in education. *In*: 2018 18TH INTERNATIONAL CONFERENCE ON MECHATRONICS - MECHATRONIKA (ME). 2018. **Anais [...]** [S.l.: s.n.], 2018. p. 1–6.

STMicroelectronics. **STM32CubeIDE**, . 2026. Acesso em: 15 maio 2026. Disponível em: <https://www.st.com/en/development-tools/stm32cubeide.html>.

STMicroelectronics . **STM32F407VE: High-performance foundation line, Arm Cortex-M4 core with DSP and FPU**. [S.l.], 2026. Accessed: 2026-05-15. Disponível em: <https://www.st.com/en/microcontrollers-microprocessors/stm32f407ve.html>.

STMicroelectronics . **STM32F411CE: Arm Cortex-M4 32-bit MCU with FPU, 512 KB Flash and 128 KB RAM**. [S.l.], 2024. Accessed: 2026-05-15. Disponível em: <https://www.st.com/en/microcontrollers-microprocessors/stm32f411ce.html>.

SÜLI, E.; MAYERS, D. F. **An Introduction to Numerical Analysis**. [S.l.]: Cambridge University Press, 2003.

Texas Instruments. Texas Instruments **Single-supply, 2nd-order, Sallen-Key low-pass filter circuit**. [S.l.], 2021. Disponível em: <https://www.ti.com/lit/an/sboa226/sboa226.pdf>.

YANG, A. *et al.* A model-based design and verification framework for virtual ecus in automotive seat control systems. **Electronics**, v. 15, n. 3., 2026. ISSN 2079-9292. Disponível em: <https://www.mdpi.com/2079-9292/15/3/569>.