Lab 7: Thiết kế máy trạng thái hữu hạn (tiếp)

Mục tiêu:
Thiết kế máy trạng thái hữu hạn sử dụng SystemVerilog, viết testbench sử dụng test vectors và sử dụng self checking testbench và mô phỏng trên ModelSim.

1. Điều khiển đèn sau Thunderbird
Mục tiêu của bài thực hành này là thiết kế máy trạng thái để điều khiển đèn hậu của xe ô tô. Có 3 đèn ở mỗi bên và lần lượt sáng để chỉ ra hướng rẽ. Hình 1 thể hiện các đèn hậu. Hình 2 minh họa trình tự sáng của các đèn cho rẽ trái (a) và rẽ phải (b).




Figure 1. Thunderbird Tail Lights




Figure 2. Flashing Sequence (shaded lights are illuminated)

Máy trạng thái cần có 2 đầu vào là Left và Right để kích hoạt trình tự sáng đèn (flashing sequence) sau khi có tín hiệu. Tại một thời điểm chỉ có một tín hiệu đầu vào. Máy trạng thái có 6 đầu ra là LA, LB, LC, RA, RB, RC. Một khi được kích hoạt, trình tự sáng đèn sẽ diễn ra kể cả khi tín hiệu đầu vào bị hủy. Khi trình tự kết thúc, hệ thống quay lại trạng thái tất cả đèn tắt trong 1 chu kỳ trước khi một trình tự mới được kích hoạt.
Trình tự thực hiện bài lab

+ Vẽ sơ đồ chuyển đổi trạng thái (state transition diagram). Chú ý kiểm tra cẩn thận tất cả các khả năng.
+ Từ sơ đồ chuyển đổi trạng thái, thiết lập bảng chuyển đổi trạng thái (state transition table, thể hiện mối liên hệ giữa trạng thái hiện tại và trạng thái kế tiếp) và bảng lối ra (output table, thể hiện mối liên hệ giữa từng trạng thái và lối ra tương ứng)
+ Viết code SysVerilog cho máy trạng thái. Máy trạng thái của bạn cần phải có dạng khai báo module như sau:

```
module carFSM(input logic clk,
              input logic reset,
              input logic left, right,
              output logic la, lb, lc, ra, rb, rc);
```

+ Mô phỏng máy trạng thái trên ModelSim:
  - Xem xét từng hàng trong file testVectors.txt dưới đây để thấy các đầu vào và đầu ra mong muốn.

```
//left right _ la lb lc ra rb rc
00_000000
10_100000
10_110000
10_111000
10_000000
10_100000
00_110000
01_111000
01_000000
01_000100
00_000110
00_000111
00_000000
```

  - Viết file testbench sử dụng file testVectors.txt trên đây và file testbench có khả năng tự kiểm tra đầu ra có phải là đầu ra mong muốn không (self-checking testbench).
    Gợi ý: sử dụng hàm $readmemb