Loïc Aron MBASSI EWOLO

Stage : Ingénieur développement FPGA (MPSoC / RFSoC)

*Disponible dès **Avril 2026** pour 4 à 5 mois (Stage Assistant Ingénieur)*

Cergy, France (Mobile Laval) (+33) 7 59 52 33 98 loicaron.mbassiewolo@ensea.fr
loic-mbassi github Portfolio : mbassiloic.tech

Élève-ingénieur en double diplôme **ENSEA/Polytechnique Yaoundé**, spécialisé en **systèmes embarqués** et **conception numérique FPGA**. Expérience pratique en développement **VHDL** sur Cyclone V avec intégration de soft-processeurs (**Nios V/SoPC**), protocoles I2C/SPI et validation sur cible. Je recherche un stage chez **Thales** pour contribuer au développement de bancs de tests FPGA de nouvelle génération (RFSoC/MPSoC).

FORMATION

. **ENSEA (École Nationale Supérieure de l'Électronique et de ses Applications)** *Cergy, France | 2025 – Présent*
Ingénieur 2A, Double Diplôme - **Systèmes Embarqués**, Traitement du Signal et IA.
Projets actuels : Conception numérique FPGA (VHDL, Quartus), Intégration Nios V, Traitement du Signal.

. **École Nationale Supérieure Polytechnique** *Yaoundé, Cameroun | 2021 – 2025*
Diplôme d'Ingénieur de Conception (Niveau Master 2) : Mathématiques Appliquées, Génie Logiciel & Systèmes.

. **Université de Yaoundé I** *Yaoundé, Cameroun | 2020 – 2022*
Licence en Informatique et Mathématiques : Algorithmique C, Analyse, Algèbre Linéaire.

COMPÉTENCES TECHNIQUES

— **FPGA & HDL : VHDL**, Quartus Prime, **Platform Designer (SoPC)**, Nios V, ModelSim, Cyclone V.
— **Embarqué & Hardware : C / C++**, STM32, Protocoles (**I2C**, SPI, JTAG), Linux Embarqué, Soudure.
— **Maths & Algorithmes :** Algèbre Linéaire, Traitement du Signal, SLAM, Optimisation.
— **IA & Data :** PyTorch, TensorFlow, Computer Vision (YOLOv10), TinyML.
— **Outils :** Python, Git, Docker, CI/CD, Altium/KiCad (Conception PCB).

PROJETS FPGA & SYSTÈMES EMBARQUÉS

Système SoPC sur Cyclone V – Intégration Nios V et Périphériques *TP ENSEA (En cours)*
Conception complète d'un système sur puce programmable avec soft-processeur et périphériques I2C.

- **Architecture SoPC :** Instanciation du processeur **Nios V** via **Platform Designer**, configuration mémoire On-Chip (128Ko), mapping d'adresses et interconnexion des bus (Avalon).
- **Développement VHDL :** Description RTL du top-level, gestion des signaux I/O (PIO), contraintes de placement/routage (QSF), simulation comportementale.
- **Intégration I2C :** Contrôleur Avalon I2C Master pour communication avec accéléromètre ADXL345, gestion des signaux open-drain (SDA/SCL).
- **Programmation C Embarquée :** Développement BSP/HAL, drivers capteurs, debug JTAG UART.

Niveau à Bulles Numérique – Acquisition Capteur et Affichage Temps Réel *Projet ENSEA*
Application embarquée exploitant l'accéléromètre via le soft-processeur Nios V.

- Lecture registres ADXL345 via API I2C, conversion données 16 bits signés.
- Calcul d'inclinaison et mapping sur LEDs via PIO (**IOWR_ALTERA_AVALON_PIO_DATA**).
- Validation fonctionnelle sur carte DE10-Nano (Cyclone V SoC).

Écran Magique – Système de Contrôle par Mouvement *Projet ENSEA*
Extension du projet SoPC pour détection de retournement et effacement d'écran.

- Ajout de PIO supplémentaire pour signal d'effacement, modification du QSYS et régénération BSP.
- Algorithme de détection de seuil sur axe Z de l'accéléromètre.

Harmony Gloves – Traduction de la Langue des Signes *Laboratoire IOTA (Polytechnique)*
Prototypage d'un gant instrumenté avec capteurs IMU pour reconnaissance gestuelle.

- **Électronique :** Conception circuit, **soudure** composants (Capteurs Flex/IMU), interfaçage STM32.
- **Embarqué :** Acquisition données capteurs via I2C/SPI, fusion de données, modèle TinyML.

Upgrade Jetson – Robotique Autonome (Challenge Défense) *Challenge CoHoMa*
Programmation d'un robot autonome pour cartographie en environnement non structuré.

- Implémentation d'algorithmes **SLAM** et méthodes de **Monte Carlo** sur Nvidia Jetson.
- Optimisation IA embarquée (YOLOv10), containerisation Docker.

Projet Taxi – Simulation Système Temps Réel en C *Projet Académique*
Développement d'un noyau de simulation multiprocessus pour flotte de véhicules.

- **Programmation Bas Niveau :** Mémoire partagée (SHM), IPC, synchronisation Signaux UNIX.
- Ordonnanceur FIFO avec prévention des interblocages, visualisation OpenGL.

EXPÉRIENCES PROFESSIONNELLES

Assistant de Recherche – Généralisation IA (Grokking) *Juin 2025 – Sept. 2025*
MILA (Institut Québécois d'IA) - Collaboration à distance ***Québec, Canada***

- Implémentation de pipelines de tests statistiques sous **PyTorch**.
- Reproduction d'expériences SOTA et analyse mathématique de la convergence.

Ingénieur Backend (Freelance) *Oct. 2024 – Août 2025*
CSC Fintech – Architecture Bancaire Sécurisée *Douala, Cameroun*

- Architecture Backend robuste (Docker, Redis), gestion des accès concurrents.
- Tests unitaires et revues de code systématiques.

ENGAGEMENT ASSOCIATIF & CERTIFICATIONS

— **Leadership : Président du Club Informatique**, **Chef de la Cellule Projet IA** (Polytechnique Yaoundé).
— **Hackathons : 2e Place** - IndabaX Africa (IA Santé), **1er National** - Mountain Hub.
— **Certifications :** TinyML (IA Frugale - En cours), Supervised ML (DeepLearning.AI), Python (IBM).
— **Langues :** Français (Natif), Anglais (Professionnel technique - Documentation, articles).