## План проведения testbench-a:


- Проверка записи / сброса регистра
- Проверка сдвигового регистра
- Проверка правильности выхода (+ зависимость от scr\_en)

## Описание проверок:

- 1. Проверка записи / сброса регистра:
  - инициализируем регистр ненулевыми значениями
  - подаем на регистр активные сигналы сброса и записи
  - проверяем чтобы значение регистра сразу не изменилось на 0-е (т. к. сброс синхронный)
  - о после чего ждем положительного фронта
  - о проверяем чтобы регистр был инициализирован нулями (т. к. сброс приоритетная операция)
  - о после этого оставляем активным сигнал записи, а сигнал сброса переводим на нижний уровень
  - о подаем ненулевое значение для записи
  - после положительного фронта проверяем чтобы значение регистра соответствовало записанному
  - в конце выставляем сигнал записи в нижний уровень и изменяем записываемое значение (такое чтобы после следующего сдвига регистра записываемое значение и значение самого регистра не совпадали)
  - после фронта тактового сигнала проверяем, чтобы значение регистра не изменилось на записываемое
- 2. Проверка сдвигового регистра:
  - ∘ инициализируем регистр 1-ой
  - ∘ ждем 8 тактов
  - $\circ$  проверяем чтобы значение на каждом такте сдвигалось на 1, а при последних двух тактах нулевое значение регистра должно быть равно 1, т. к. XOR(1,0)=XOR(0,1)=1
  - $\circ$  инициализируем регистр так, чтобы два старших бита равнялись 1 после чего проверяем чтобы нулевое значение равнялось XOR(1,1) = 0
- 3. Проверка работы выхода:
  - проверяем для различных комбинаций двух старших битов при scr\_en = 0, на выход data\_out должен последовательно подаваться сигнал data\_in
  - при scr\_en = 1 на выход data\_out должен последовательно подаваться исключающий или между data\_in и двумя старшими битами регистра (также необходимо проверить для различных их комбинаций)
  - выход data\_out\_en должен равняться входу data\_in\_en на предыдущем такте и равен нулю по умолчанию или при сбросе

## Итоги проверок и их анализ:

- 1. Проверка записи / сброса регистра:
  - Как мы можем видеть из фрагмента ниже сброс происходит синхронно, имеет высший приоритет и работает корректно. Также можно увидеть что запись происходит корректно




• Из следующего фрагмента можно сделать вывод, что регистр не перезаписывается если сигнал enable = 0 — т. е. работает верно

<u></u>	Msgs									
/ /tb_scr_1dim_core/clk	1'h0									
/tb_scr_1dim_core/kill	1'h0									
/tb_scr_1dim_core/init_val_en	1'h1			$\vdash$						
		(0000001								
	7b0000000	(0000000		X 00000b0	)1		( 0000	010		(0)
								1		

- 2. Проверка сдвигового регистра:
- Приведенные ниже скрины дают понять что перенос в 5-ый бит регистра (начиная с нуля) происходит неверно, поэтому давайте найдем строчку кода отвечающую за него и исправим

• Зато благодаря этой ошибке на не нужно отдельно прописывать подачу двух единиц на старшие биты для проверки записи в младший, и как мы видим запись происходит корректно



- 3. Проверка работы выхода:
- Как мы можем увидеть при scr\_en = 0 data\_out работает корректно

```
→ 7tb_sc_latm_coreick
110

→ 7tb_sc_latm_coreick
110

→ 7tb_sc_latm_coreick
110

→ 7tb_sc_latm_coreicker
12000000

0... Y0000000
1,1000000
```

• Как мы видим из фрагмента ниже все работает верно если XOR между старшими битами равен 0, но если XOR между старшими битами ненулевой возникает ошибка при подаче положительного сигнала входящих данных (сигнал выходящих не равен нулю), исправим:

• Исходя из фрагмента ниже data\_out\_en не определен по умолчанию, что не является серьезной ошибкой, так как мы реализуем этот блок как последовательную логику работающую на тактовом сигнале и не учитываем промежуточные значения, в остальном этот выход работает корректно

→ /tb_scr_1dim_core/clk	1'h0										
	1'h0										
	1'h0										
/tb_scr_1dim_core/data_in_en	1'h1										
/tb scr 1dim core/data out en	1'hx										