第二章 计算机组成原理实验

2.1. 总线与寄存器实验

一、实验目的

1、 掌握总线以及数据通路的概念及传输特性。

2、理解锁存器、通用寄存器及移位寄存器的组成和功能。

二、实验内容

构建一条 8 位单总线的寄存器数据通路，将若干寄存器通过总线连接起来。

通过拨码开关手动输入数据到某个寄存器；或者从一个寄存器向另一个寄存器赋值。同时，利用移位寄存器实现数据的置数、左移、右移等功能。

比较以下器件两两之间的异同：触发器 74LS74 和 74LS175；寄存器 74LS273 和 74LS374；寄存器 74LS273 和移位寄存器 74LS194。

三、实验器件

1、D 触发器（74LS74、74LS175）、三态缓冲器（74LS244）。

2、寄存器（74LS273、74LS374 ）和移位寄存器（74LS194）

四、实验原理

总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部件服务的一组公用信息线。

总线示意图如图 2-1 所示：输入单元、输出单元、寄存器、存储器及其地址寄存器等不同的设备挂在同一条总线上。这些设备都需要有三态输出控制，保证任何时刻总线上只有唯一的数据存在。




图 2-1 总线示意图

本实验的寄存器数据通路如下图 2-2 所示，本通路包含了输入单元（拨码开关）、输出单元（数码显示管）、寄存器堆和 8 位总线。输入单元如下图 2-3 所示，连接一个 8 位的输

入总线 DIN_[0..7]，总线上的数据格式如下表 2-1 所示。DIN 总线上挂靠的拨码开关和上拉电阻用来设置输入数据。低电平有效的开关$\overline{\text{SW_BUS}}$控制三态门 74LS244（逻辑功能如下表 2-2 所示），实现总线 DIN_[0..7]与数据总线 BUS_[0..7]的连通。输出单元是一对数码管，用来显示数据总线 BUS_[0..7]上的当前数据。




图 2-2 寄存器数据通路图


表 2-1 DIN 总线数据格式

DIN_7	DIN_6	DIN_5	DIN_4	DIN_3	DIN_2	DIN_1	DIN_0	总线数据 (16 进制)
1	1	1	1	1	0	1	1	0xFB H

表 2-2 74LS244 逻辑功能

输 入		输 出
A	$\overline{\text{OE}}$	Y
0	0	0
1	0	1
×	1	Z

图 2-3 输入单元



寄存器堆由 D 触发器（74LS74、74LS175）构成的锁存器、通用寄存器 R0（74LS374）和 DR（74LS273）、移位寄存器（74LS194）构成。其中除了 74LS374 器件自带三态门结构外，其余锁存器和寄存器的输出都经过三态门 74LS244 和数据总线 BUS_[0..7]相连，以确保

按照信息传输的要求恰当有序的控制锁存器和寄存器的数据输出到总线，保证任何时刻总线数据都不会发生冲突。

上图 2-2 中已将本实验需要连接的控制开关标明在左上方：其中除 CLK、R0_CLK、DR_CLK 和 SFT_CLK 为上升沿控制信号，其余开关均为电平控制信号。

上升沿有效的开关 CLK(74LS74 和 74LS175 共用)、R0_CLK(74LS374 使用)、DR_CLK(74LS273 使用)和 SFT_CLK（74LS194 使用），负责把总线数据打入各自的器件；

低电平有效的开关$\overline{OE}$（74LS74、74LS175 的三态门控制）、$\overline{R0_BUS}$（74LS374 输出控制）、$\overline{DR_BUS}$（74LS273 的三态门控制）和$\overline{SFT_BUS}$（74LS194 的三态门控制），负责各个器件输出所保存的数据到数据总线。

低电平有效的开关$\overline{SET}$是 74LS74 的置 1 开关，低电平有效的开关$\overline{CLR}$（74LS74 和 74LS175 共用）、$\overline{MR}$（74LS194 使用）是各个器件相应的清零开关。注意的是：寄存器 74LS374 是没有清零功能的，74LS273 有置 0 端$\overline{MR}$，可以设置清零功能。但是，在本实验中$\overline{MR}$接高电平，实际上 74LS273 取消了清零功能。

高电平有效的开关 SL、SR、S0、S1 是移位寄存器 74LS194 的专用开关，负责其置数、移位等功能的设置，具体详细见下文移位寄存器 74LS194 的逻辑功能表 2-5。


维持-阻塞型 D 触发器：

D 触发器可用作数字信号的寄存，移位寄存，分频和波形发生等。本实验使用的是单位 D 触发器 74LS74 和四位 D 触发器 74LS175，如下图 2-4 所示。74LS175 相当于四个并行的 74LS74 组合，但是省略了置 1 端，保留了置 0 端用以清零。如下表 2-3 所示：D 触发器的$\overline{S}_d$和$\overline{R}_d$端分别为异步置 1 端和置 0 端，CLK 为时钟脉冲端，CLK 脉冲上升沿触发。触发器的状态只取决于时钟到来前 D 端的状态，其输出状态的更新发生在 CLK 脉冲的上升沿。

表 2-3 D 触发器逻辑功能

输 入				输 出	
$\overline{S}$	$\overline{R}$	CLK	D	Q^{n+1}	$\overline{Q}$
0	1	×	×	1	0
1	0	×	×	0	1
0	0	×	×	φ*	φ*
1	1	↑	1	1	0
1	1	↑	0	0	1
1	1	↓	×	Q^n	$\overline{Q}^n$

图 2-4 D 触发器



* 注：φ 表示输出状态不稳定


通用寄存器：

本实验中使用了 74LS273 和 74LS374 两种通用寄存器，如下图 2-5 所示：D_0-D_7为并行输入端，Q_0-Q_7为并行输出端，CLK 端为时钟脉冲（上升沿触发）；输出端 Q_X的状态只取决于 CLK 端时钟脉冲到来时刻输入端 D_X的状态，输出状态的更新发生在 CLK 端脉冲的上升沿。两者的逻辑功能基本相同，如下表 2-4 所示。两者区别是：74LS374 自带三态门输出控制结构，比 74LS273 多了一个$\overline{OE}$端输出使能，相当于“74LS273+74LS244”组合。而 74LS273 本身没有输出控制，其输出端必须经过三态门 74LS244 接到数据总线 BUS。另一方面，74LS273 比 74LS374 多了一个$\overline{MR}$端用来清零。

表 2-4 74LS273&374 逻辑功能

$\overline{MR}$	$\overline{OE}$	CLK	D	Q^{n+1}
0	0	×	×	0
1	0	↑	0	0
1	0	↑	1	1
1	0	0	×	Q^n
1	0	1	×	Q^n
×	1	×	×	Z

图 2-5 通用寄存器



移位寄存器：

在数字系统中能存储二进制信息，并且进行移位的逻辑部件称为移位寄存器。


本实验采用四位双向移位寄存器 74LSl94，其逻辑功能如下表 2-5 所示，$D_0D_1D_2D_3$ 为并行输入端；$Q_0Q_1Q_2Q_3$ 为并行输出端；S_R 为右移串行输入端；S_L 为左移串行输入端；S_1、S_0 为操作模式控制端；MR 为直接无条件清零端（注：74LSl94 寄存或移位数据时，必须 $\overline{MR}$=1）；CLK 为时钟输入端。74LS194 有四种不同操作模式：①送数（并行寄存）；②右移（方向由 Q_0→Q_3）；③左移（方向由 Q_3→Q_0）；④保持。移位寄存器电路如下图 2-6 所示。

表 2-5 74LS194 逻辑功能

CLK	$\overline{MR}$	S_1	S_0	功能	$Q_0Q_1Q_2Q_3$
×	0	×	×	清除	$Q_0Q_1Q_2Q_3$ =0
↑	1	l	1	送数	$Q_0Q_1Q_2Q_3$= $D_0D_1D_2D_3$
↑	1	0	1	右移	$Q_0Q_1Q_2Q_3$= $S_RQ_0Q_1Q_2$
↑	l	l	0	左移	$Q_0Q_1Q_2Q_3$= $Q_1Q_2Q_3S_L$
↑	l	0	0	保持	$Q_0^DQ_1^DQ_2^DQ_3^D$ =$Q_0Q_1Q_2Q_3$

注：“右移”和“左移”的定义跟 74LS194 的摆放位置有关（右图 2-6 中 74LS194 输出端从左到右是 Q_0→Q_3）。

图 2-6 移位寄存器



五、实验步骤

实验 1：总线实验

● 令 $\overline{SW_BUS}$ = $\overline{R0_BUS}$ = $\overline{DR_BUS}$ = $\overline{SFT_BUS}$ = 1；启动仿真，手动拨码开关在总线 DIN 上置位数据 0x55。比较拨码开关所在的总线 DIN 与总线 BUS 上的数据。

● 令$\overline{SW_BUS}$ = 0，三态门 74LS244 导通，记录 BUS 总线上的数据，与总线 BIN 相比较：

BUS_7	BUS_6	BUS_5	BUS_4	BUS_3	BUS_2	BUS_1	BUS_0	BUS 总线

实验 2：触发器实验

● 令$\overline{R0_BUS}$ = $\overline{DR_BUS}$ = $\overline{SFT_BUS}$ = 1，$\overline{SW_BUS}$ = 0；启动仿真，手动拨码开关输入数据到 BUS 总线，改变 74LS74 的 D 端（即 BUS 总线的 BUS_0）状态，置位 74LS74 的$\overline{S}_d$ 端、$\overline{R}_d$ 端，观察并记录 CLK 端上升沿 、下降沿跳变时刻的 Q 端和Q端状态，填入下表。

$\overline{S}_d$ $\overline{R}_d$	CLK	D	Q^n	Q^{n+1}	$\overline{Q}$
0 1	×	×	0		
			1		
1 0	×	×	0		
			1		
1 1	↑	0	0		
			1		
1 1	↑	1	0		
			1		
1 1	0（1）	×	0		
			1		

● 手动拨码开关输入数据到 BUS 总线，使 74LS175 的 D 端（即 BUS 总线的 BUS_0）分别接高，低电平，观察并记录 CLK 上升沿 、下降沿跳变时刻的 Q 端、Q端状态。观察当 74LS175 的$\overline{MR}$端置 0 后，74LS175 输出 Q 端、Q端的变化。比较 74LS175 和 74LS74 的异同。

实验 3：通用寄存器实验

● 令$\overline{R0_BUS}$ = $\overline{DR_BUS}$ = $\overline{SFT_BUS}$ = 1， $\overline{SW_BUS}$ = 0；启动仿真，三态门 74LS244 导通，手动拨码开关输入数据 0xAA 到总线，观测此时寄存器 74LS374 和 74LS273 输出端的状态。

● 令寄存器 R0（74LS374）的 R0_CLK 端上升沿跳变，把总线上的数据 0xAA 存入 R0。

● 令$\overline{SW_BUS}$ = 1，三态门 74LS244 阻断，观察此时总线 BUS 的状态。

● 令$\overline{R0_BUS}$ = 0，74LS374 输出选通，观测总线 BUS 的状态。

● 令寄存器 DR（74LS273）的 DR_CLK 端上升沿跳变，把总线上的 0xAA 数据存入 DR。观察寄存器 74LS273 的输出端。

● 再令$\overline{R0_BUS}$ = 1；观察寄存器 74LS374 的输出端，请比较器件 74LS244、74LS273 和 74LS374 的异同。

● 手动拨码开关输入新的数据 0x55 到总线 BUS（$\overline{SW_BUS}$ = 0）。此时，新的数据会冲掉 R0 寄存器保存的原有数据 0xAA 么？若再令$\overline{R0_BUS}$= 0，会出现什么情况？

● 假设手动拨码开关分别打入数据 0xAA 和 0x55 到 R0 寄存器（74LS374）和 DR 寄存器（74LS273），并且同时令 $\overline{R0_BUS}$ = 0 和 $\overline{DR_BUS}$ = 0，会出现什么情况？在总线上可以同时选择多个寄存器输出数据（导通输出端的三态门）么？