

Entrega Procesador

Estudiantes: | Mateo Giraldo Arboleda

Docente: Jose Alfredo Jaramillo Villegas
Universidad Tecnológica de Pereira

30 de abril de 2024

Introducción

El siguiente informe detalla el diseño y la implementación en SystemVerilog, un lenguaje de descripción de hardware, de un procesador monociclo fundamentado en la arquitectura RISC-V de 32 bits. Este procesador representa un paso significativo en la comprensión y aplicación práctica de los principios subyacentes de la arquitectura RISC-V, destacando su potencial para aplicaciones diversas en el ámbito de los sistemas embebidos y la computación de bajo consumo. A lo largo del documento, se presentará en detalle la descripción, el código de diseño, el testbench y el EPWave de cada módulo, proporcionando una visión completa del proceso de desarrollo y verificación del procesador.

1. Program Counter

El módulo Program Counter (PC) constituye un componente fundamental en el diseño del procesador, encargado de mantener la dirección de la instrucción actual. Este módulo cuenta con una entrada de 32 bits, denominada `pcinput`, la cual recibe la dirección de la siguiente instrucción a ejecutar, así como una señal de reloj (clock) para sincronizar su funcionamiento. Como salida, proporciona `pcoutput`, que representa la dirección de la instrucción actualizada. La implementación del Program Counter se realiza de manera sincronizada con el flanco de subida del reloj, lo que garantiza que en cada ciclo de reloj, la salida tome el valor actualizado del `pcinput`. Esta funcionalidad se logra mediante la coordinación eficiente de varios módulos, asegurando un seguimiento preciso del flujo de ejecución del programa.

1.1. Diseño

```
1 module ProgramCounter (  
2     input wire clk,  
3     input logic [31:0] pc_input,  
4     output logic [31:0] pc_out
```

```

5 );
6
7     logic first_time = 1'b1;
8
9     always_ff @(posedge clk) begin
10         if (first_time) begin
11             pc_out <= 32'h00000000;
12             first_time <= 1'b0;
13         end else begin
14             pc_out <= pc_input;
15         end
16     end
17
18 endmodule

```

1.2. Testbench

```

1 `timescale 1ns/1ns
2
3 module ProgramCounter_tb;
4
5     // Par metros del m dulo
6     localparam CLK_PERIOD = 10; // Per odo del reloj en unidades de
    tiempo (en este caso, 10ns)
7     localparam SIM_TIME = 200; // Tiempo total de simulaci n en
    unidades de tiempo
8
9     // Se ales del test bench
10    reg clk = 0; // Se al de reloj
11    reg [31:0] pc_input = 0; // Se al de entrada pc_input
12    wire [31:0] pc_out; // Se al de salida pc_out
13
14    // Instanciaci n del m dulo bajo prueba
15    ProgramCounter dut (
16        .clk(clk),
17        .pc_input(pc_input),
18        .pc_out(pc_out)
19    );
20
21    // Generaci n del reloj
22    always #((CLK_PERIOD)/2) clk = ~clk;
23
24    // Generaci n del archivo VCD
25    initial begin
26        $dumpfile("ProgramCounter_tb.vcd");
27        $dumpvars(0, ProgramCounter_tb);
28    end
29
30    // Cambio de pc_input para observar el cambio en pc_out
31    initial begin
32        // Inicializaci n
33        // Cambios en pc_input


```

```

34      #0    pc_input = 32'h00000000;
35      #10   pc_input = 32'h00000001;
36      #10   pc_input = 32'h00000002;
37      #10   pc_input = 32'h00000003;
38      #10   pc_input = 32'h00000004;
39      #10   pc_input = 32'h00000005;
40      #10   pc_input = 32'h00000006;
41      #10   pc_input = 32'h00000007;
42      #10   pc_input = 32'h00000008;
43      #10   pc_input = 32'h00000009;
44      #10   pc_input = 32'h0000000A;
45      #10   pc_input = 32'h0000000B;
46      #10   pc_input = 32'h0000000C;
47      #10   pc_input = 32'h0000000D;
48      #10   pc_input = 32'h0000000E;
49      #10   pc_input = 32'h0000000F;
50      $finish;
51  end
52
53  // Finalizaci n de la simulaci n
54  always @(posedge clk) begin
55      if ($time == SIM_TIME) begin
56          $display("Fin de la simulaci n.");
57          $finish;
58      end
59  end
60
61 endmodule

```

1.3. EPWave



2. Instruction Memory

El módulo Instruction Memory (IM) es un componente crucial en el procesador, diseñado para almacenar y proporcionar las instrucciones necesarias para la ejecución del programa. Este módulo cuenta con una única entrada, la dirección de memoria (Address), y una única salida, la instrucción a ejecutar (Instruction), ambas representadas por valores de 32 bits.

La operación de la Memoria de Instrucciones se basa en la lectura de un archivo de memoria (.mem) que contiene todas las instrucciones del programa, representadas en formato hexadecimal. Cada instrucción está separada de la siguiente por saltos de línea, y dentro de cada instrucción, cada byte está representado por dos nibbles (cuatro bits cada uno), los cuales están separados por un espacio en blanco.

La lectura del archivo de memoria se realiza utilizando la dirección proporcionada como índice dentro del arreglo de instrucciones, permitiendo así obtener la instrucción correspondiente para su procesamiento posterior en el flujo de ejecución del programa.

2.1. Diseño

```
1 module InstructionMemory(  
2     input logic [31:0] address,  
3     output logic [31:0] instruction  
4 );  
5     logic [7:0] memory [0:256];  
6     initial begin  
7         $readmemh("test.mem", memory);  
8     end  
9     assign instruction = {memory[address], memory[address + 1],  
10        memory[address + 2], memory[address + 3]};  
11 endmodule
```

2.2. Testbench


```
1 module InstructionMemory_tb;  
2  
3     // Par metros  
4     parameter ADDRESS_WIDTH = 32;  
5     parameter DATA_WIDTH = 32;  
6  
7     // Entradas  
8     logic [ADDRESS_WIDTH-1:0] address;  
9  
10    // Salidas  
11    logic [DATA_WIDTH-1:0] instruction;  
12  
13    // Clock  
14    logic clk;  
15  
16    // Instancia del m dulo bajo prueba  
17    InstructionMemory dut (  
18        .address(address),  
19        .instruction(instruction)  
20    );  
21  
22    // Generador de clock  
23    always #5 clk = ~clk;  
24  
25    // Testbench  
26    initial begin  
27        // Inicializaci n de la simulaci n  
28        $dumpfile("InstructionMemory_tb.vcd");  
29        $dumpvars(0, InstructionMemory_tb);  
30    end
```

```

31 // Inicializaci n de la memoria de instrucciones
32 $readmemh("test.mem", dut.memory);
33
34 // Reset inicial
35 address = 0;
36 #10;
37
38 // Test 1: Leer instrucc i n en la direcci n 0
39 address = 0;
40 #10;
41 if (instruction !== 32'hXXXXXXXX) $display("Test 1: Failed");
42 else $display("Test 1: Passed");
43
44 // Test 2: Leer instrucc i n en la direcci n 4
45 address = 4;
46 #10;
47 if (instruction !== 32'hXXXXXXXX) $display("Test 2: Failed");
48 else $display("Test 2: Passed");
49
50 // Finalizar simulaci n
51 $finish;
52 end
53
54 endmodule

```

2.3. EPWave



3. Control Unit

La Control Unit (Unidad de Control) es un componente esencial del procesador, encargado de coordinar y controlar las operaciones dentro de cada uno de los m dulos en funci n de las se aales de entrada proporcionadas. Este m dulo dispone de tres entradas principales: OpCode (c digo de operaci n) de 7 bits, Funct3 (campo de funci n 3) de 3 bits y Funct7 (campo de funci n 7) de 7 bits.

La funci n primordial de la Control Unit radica en generar se aales de control que dirigen el funcionamiento de los diversos m dulos del procesador. Estas se aales de control incluyen RUWr (registro de escritura), ImmSrc (fuente de inmediato), ALUASrc (fuente de operando A de la ALU), ALUBSrc (fuente de operando B de la ALU), BrOp (operaci n de salto condicional), ALUOp (operaci n de la ALU), DMWr (escritura en memoria de datos), DMCtrl (control de memoria de datos) y RUDataWrSrc (fuente de escritura de datos del registro de usuario).

La selecci n de estas se aales de control se realiza mediante un an lisis exhaustivo y la asignaci n de valores, basados en el estudio de las se aales de entrada proporcionadas.

De esta manera, la Control Unit garantiza una correcta sincronización y ejecución de las operaciones dentro del procesador, optimizando su rendimiento y eficiencia en la ejecución de instrucciones

3.1. Diseño

```

1 module ControlUnit (
2     input logic [6:0] opcode,
3     input logic [2:0] Funct3,
4     input logic [6:0] Funct7,
5     output logic RUWr,
6     output logic [3:0] ALUOp,
7     output logic [2:0] ImmSrc,
8     output logic ALUASrc,
9     output logic ALUBSrc,
10    output logic DMWr,
11    output logic [2:0] DMCtrl,
12    output logic [4:0] BrOp,
13    output logic [1:0] RUDataWrSrc
14 );
15
16 always @* begin
17     if (opcode == 7'b0110011 || opcode == 7'b0010011 || opcode ==
18         7'b0000011) begin
19         RUWr = 1'b1;
20         if (opcode == 7'b0110011) begin
21             ALUOp = {Funct7[5], Funct3};
22         end
23         else if (opcode == 7'b0010011) begin
24             if (Funct3 == 3'b001 || Funct3 == 3'b101) begin
25                 ALUOp = {Funct7[5], Funct3};
26             end
27             else begin
28                 ALUOp = {1'b0, Funct3};
29             end
30         end
31         else begin
32             ALUOp = 4'b0000;
33         end
34         ImmSrc = 3'b000;
35         ALUASrc = 1'b0;
36         ALUBSrc = ~opcode[5];
37         DMWr = 1'b0;
38         DMCtrl = Funct3;
39         BrOp = 5'b00000;
40         RUDataWrSrc = {1'b0, ~opcode[4]};
41     end
42     else if (opcode == 7'b1100011 || opcode == 7'b1101111 || opcode ==
43         7'b0100011) begin
44         RUWr = opcode[3];
45         ALUOp = 4'b0000;
46         ALUASrc = opcode[6];

```

```

45     ALUBSrc = 1'b1;
46     DMWr = ~opcode[6];
47     DMCtrl = Funct3;
48     if (opcode == 7'b1100011) begin
49         ImmSrc = 3'b101;
50         BrOp = {2'b01, Funct3};
51     end
52     else if (opcode == 7'b1101111) begin
53         ImmSrc = 3'b110;
54         BrOp = 5'b10000;
55     end
56     else begin
57         ImmSrc = 3'b001;
58         BrOp = 5'b00000;
59     end
60     RUDataWrSrc = 2'b10;
61 end
62 else if (opcode == 7'b1100111 || opcode == 7'b0110111) begin
63     RUWr = opcode[6];
64     ALUOp = (opcode == 7'b1100111) ? 4'b0000 : 4'b0111;
65     ImmSrc = (opcode == 7'b1100111) ? 3'b000 : 3'b010;
66     ALUASrc = 1'b0;
67     ALUBSrc = 1'b1;
68     DMWr = 1'b0;
69     DMCtrl = 3'b000;
70     BrOp = (opcode == 7'b1100111) ? 5'b10000 : 5'b00000;
71     RUDataWrSrc = (opcode == 7'b1100111) ? 2'b10 : 2'b00;
72 end
73 else begin
74     RUWr = 1'b0;
75     ALUOp = 1'b0;
76     ImmSrc = 1'b0;
77     ALUASrc = 1'b0;
78     ALUBSrc = 1'b0;
79     DMWr = 1'b0;
80     DMCtrl = 1'b0;
81     BrOp = 1'b0;
82     RUDataWrSrc = 1'b0;
83 end
84 end
85
86 endmodule

```

3.2. Testbench

```

1  'timescale 1ns / 1ps
2
3  module ControlUnit_tb;
4
5      // Parameters
6      parameter PERIOD = 10;
7

```

```

8 // Se ales de entrada
9 logic [6:0] opcode;
10 logic [2:0] Funct3;
11 logic [6:0] Funct7;
12
13 // Se ales de salida
14 logic RUWr;
15 logic [3:0] ALUOp;
16 logic [2:0] ImmSrc;
17 logic ALUASrc;
18 logic ALUBSrc;
19 logic DMWr;
20 logic [2:0] DMCtrl;
21 logic [4:0] BrOp;
22 logic [1:0] RUDataWrSrc;
23
24 // Instancia de ControlUnit
25 ControlUnit dut (
26     .opcode(opcode),
27     .Funct3(Funct3),
28     .Funct7(Funct7),
29     .RUWr(RUWr),
30     .ALUOp(ALUOp),
31     .ImmSrc(ImmSrc),
32     .ALUASrc(ALUASrc),
33     .ALUBSrc(ALUBSrc),
34     .DMWr(DMWr),
35     .DMCtrl(DMCtrl),
36     .BrOp(BrOp),
37     .RUDataWrSrc(RUDataWrSrc)
38 );
39
40 // Generador de est mulo
41 initial begin
42     $dumpfile("dump.vcd");
43     $dumpvars(0, ControlUnit_tb);
44     // Casos de prueba
45     // Caso 1: opcode == 7'b0110011
46     opcode = 7'b0100011;
47     Funct3 = 3'b000; // Ejemplo de Funct3
48     Funct7 = 7'b0000000; // Ejemplo de Funct7
49     #PERIOD; // Espera un ciclo de reloj
50     // Verificar las se ales de salida aqu
51
52     // Caso 2: opcode == 7'b1100011
53     opcode = 7'b0110111;
54     Funct3 = 3'b001; // Ejemplo de Funct3
55     Funct7 = 7'b0000001; // Ejemplo de Funct7
56     #PERIOD; // Espera un ciclo de reloj
57     // Verificar las se ales de salida aqu
58
59     // Finalizar simulaci n
60     $finish;
61 end

```




```

62
63 endmodule

```

3.3. EPWave



4. Register Unit

La Register Unit (Unidad de Registro) constituye un elemento crucial en el procesador, encargado de gestionar y almacenar los datos en los registros del procesador. Este módulo cuenta con varias entradas y salidas fundamentales para su funcionamiento eficiente. Las entradas incluyen rs1 (registro fuente 1), rs2 (registro fuente 2), rd (registro destino), DataWr (datos a escribir en el registro), y RUWr (señal de escritura en el registro).

La Register Unit posee 32 registros de usuario (RU) de 32 bits cada uno, inicializados a cero, excepto el registro número 2, que es el puntero a la pila ubicada en el Data Memory, que es inicializado a un valor específico, para poder manejar la pila de forma correcta (en este caso, 1000).

Las salidas de la Register Unit son RURs1 y RURs2, que representan los valores almacenados en los registros especificados por las entradas rs1 y rs2, respectivamente.

El comportamiento de escritura en los registros se activa en el flanco de subida del reloj. Cuando la señal RUWr está activa y el registro de destino (rd) no es igual a cero, los datos de entrada (DataWr) se escriben en el registro especificado por rd.

Este diseño de la Register Unit garantiza una gestión eficiente y fiable de los datos en el procesador, contribuyendo así a un funcionamiento óptimo y preciso del mismo durante la ejecución de instrucciones.

4.1. Diseño

```

1 module RegisterUnit (
2   input wire clk,
3   input [4:0] rs1,
4   input [4:0] rs2,
5   input [4:0] rd,

```

```

6  input [31:0] DataWr,
7  input RUWr,
8  output reg [31:0] RURs1,
9  output reg [31:0] RURs2
10 );
11
12  logic [31:0] RU [0:31];
13
14  initial begin
15      for (int i = 0; i < 32; i++) begin
16          RU[i] = 32'h00000000;
17      end
18      RU[2] = 32'd1000;
19  end
20
21  assign RURs1 = RU[rs1];
22  assign RURs2 = RU[rs2];
23
24  always @(posedge clk) begin
25      if(RUWr && rd != 0)
26          RU[rd] <= DataWr;
27  end //always
28
29
30 endmodule

```

4.2. Testbench

```

1  module RegisterUnit_tb;
2
3      // Par metros de simulaci n
4      parameter CLK_PERIOD = 10; // Periodo del reloj en unidades de tiempo
       de simulaci n
5
6      // Se ales de entrada
7      reg clk = 0;
8      reg [4:0] rs1, rs2, rd;
9      reg [31:0] DataWr;
10     reg RUWr;
11
12     // Se ales de salida
13     wire [31:0] RURs1, RURs2;
14
15     // Instancia del m dulo RegisterUnit
16     RegisterUnit dut (
17         .clk(clk),
18         .rs1(rs1),
19         .rs2(rs2),
20         .rd(rd),
21         .DataWr(DataWr),
22         .RUWr(RUWr),
23         .RURs1(RURs1),


```

```

24     .RURs2(RURs2)
25 );
26
27 // Inicializaci n de la simulaci n
28 initial begin
29     // Abrir el archivo VCD
30     $dumpfile("RegisterUnit_tb.vcd");
31     $dumpvars(0, RegisterUnit_tb);
32
33     // Inicializar las se ales
34     clk = 0;
35     rs1 = 5'd0;
36     rs2 = 5'd0;
37     rd = 5'd0;
38     DataWr = 32'd0;
39     RUWr = 0;
40
41     // Esperar un ciclo de reloj antes de comenzar la prueba
42     #CLK_PERIOD;
43
44     // Iniciar la secuencia de prueba
45     // Ejemplo: escribir un valor en el registro rd = 5
46     RUWr = 1;
47     rd = 5;
48     DataWr = 32'd1234;
49     #CLK_PERIOD;
50     RUWr = 0;
51     #CLK_PERIOD;
52
53
54     // Terminar la simulaci n
55     $finish;
56 end
57
58 // Generador de reloj
59 always #((CLK_PERIOD / 2)) clk = ~clk;
60
61 endmodule

```

4.3. EPWave



5. Branch Unit

La Branch Unit es un componente esencial del procesador, diseado para gestionar las operaciones de salto condicional dentro del flujo de ejecuci3n de instrucciones. Este m3dulo

cuenta con tres entradas principales: RURs1 y RURs2, ambos de 32 bits, que representan los valores almacenados en los registros especificados por las instrucciones, y una tercera entrada que proviene de la señal de control BrOp.

La salida de la Branch Unit es NextPCSrc, un bit que determina, mediante un multiplexor, si se debe realizar un salto durante la lectura de instrucciones. Este valor se utiliza para controlar el comportamiento de la Unidad de Control, permitiendo la ejecución de instrucciones de salto (como las instrucciones de tipo j, b y i-salto), lo que modifica el flujo de ejecución del programa.

En resumen, la Branch Unit desempeña un papel crucial en el procesador al facilitar la toma de decisiones sobre los saltos condicionales durante la ejecución de instrucciones, contribuyendo así a la correcta secuenciación y control del flujo de ejecución del programa

5.1. Diseño

```

1 module BranchUnit (
2     input logic [31:0] RURs1,
3     input logic [31:0] RURs2,
4     input logic [4:0] BrOp,
5     output logic NextPCSrc
6 );
7
8     always @* begin
9         if (BrOp[4] == 1) NextPCSrc <= 1;
10        else if (BrOp[4] == 0 && BrOp[3] == 0) NextPCSrc <= 0;
11        else if (BrOp[4] == 0 && BrOp[3] == 1) begin
12            if (BrOp[2:0] == 3'b000) NextPCSrc <= RURs1 == RURs2;
13            else if (BrOp[2:0] == 3'b001) NextPCSrc <= RURs1 != RURs2;
14            else if (BrOp[2:0] == 3'b100) NextPCSrc <= $signed(RURs1) <
15            $signed(RURs2);
16            else if (BrOp[2:0] == 3'b101) NextPCSrc <= $signed(RURs1) >=
17            $signed(RURs2);
18            else if (BrOp[2:0] == 3'b110) NextPCSrc <= RURs1 < RURs2;
19            else if (BrOp[2:0] == 3'b111) NextPCSrc <= RURs1 >= RURs2;
20        end
21    end
22 endmodule

```

5.2. Testbench

```

1 module BranchUnit_tb;
2
3     // Par metros de simulaci n
4     parameter CLK_PERIOD = 10; // Periodo del reloj en unidades de tiempo
5     de simulaci n
6
7     // Se ales de entrada
8     reg [31:0] RURs1, RURs2;


```

```

8  reg [4:0] BrOp;
9
10 // Se al de salida
11 wire NextPCSrc;
12
13 // Instancia del m dulo BranchUnit
14 BranchUnit dut (
15     .RURs1(RURs1),
16     .RURs2(RURs2),
17     .BrOp(BrOp),
18     .NextPCSrc(NextPCSrc)
19 );
20
21 // Inicializaci n de la simulaci n
22 initial begin
23     // Abrir el archivo VCD
24     $dumpfile("BranchUnit_tb.vcd");
25     $dumpvars(0, BranchUnit_tb);
26
27     // Inicializar las se ales
28     RURs1 = 32'd0;
29     RURs2 = 32'd0;
30     BrOp = 5'b00000;
31
32     // Esperar un ciclo de reloj antes de comenzar la prueba
33     #CLK_PERIOD;
34
35     // Iniciar la secuencia de prueba
36     // Prueba 1: BrOp[4] = 1
37     BrOp = 5'b10000;
38     #CLK_PERIOD;
39
40     // Prueba 2: BrOp[4:3] = 00
41     BrOp = 5'b00000;
42     #CLK_PERIOD;
43
44     // Prueba 3: BrOp[4:3] = 01, BrOp[2:0] = 000 (RURs1 == RURs2)
45     BrOp = 5'b01000;
46     RURs1 = 32'd10;
47     RURs2 = 32'd10;
48     #CLK_PERIOD;
49
50
51     // Terminar la simulaci n
52     $finish;
53 end
54
55 // Generador de reloj
56 always #((CLK_PERIOD / 2)) clk = ~clk;
57
58 endmodule

```

5.3. EPWave



6. ALU

La Arithmetic Logic Unit (ALU), o Unidad Aritmético Lógica, es un componente central en el procesador, diseñado para realizar operaciones aritméticas y lógicas según las necesidades del procesamiento de datos. Esta unidad cuenta con tres entradas principales: A y B, ambas de 32 bits, que representan los operandos de las operaciones, y ALUOp, un campo de 4 bits que indica el tipo de operación a realizar.

La ALU opera sobre los datos proporcionados en las entradas A y B, utilizando el ALUOp para determinar la operación específica a realizar. Las operaciones típicas incluyen sumas, restas, operaciones lógicas (AND, OR, XOR, etc.) y comparaciones.

La salida de la ALU, denotada como S, es un valor de 32 bits que representa el resultado de la operación realizada.

En resumen, la ALU desempeña un papel fundamental en el procesador al proporcionar capacidades de cálculo y lógica esenciales para la ejecución eficiente de las instrucciones, contribuyendo así al procesamiento adecuado de datos y al funcionamiento óptimo del sistema.

6.1. Diseño

```
1
2 module ALU(A, B, AluOp, S);
3     input [31:0] A, B;
4     input [3:0] AluOp;
5     output reg [31:0] S;
6
7     always @* begin
8         case (AluOp)
9             4'b0000: S = A + B;
10            4'b1000: S = A - B;
11            4'b0001: S = A << B[4:0];
12            4'b0010: S = ($signed(A) < $signed(B)) ? 1 : 0;
13            4'b0011: S = (A < B) ? 1 : 0;
14            4'b0100: S = A ^ B;
15            4'b0101: S = A >> B[4:0];
16            4'b1101: S = $signed(A) >>> B[4:0];
17            4'b0110: S = A | B;
18            4'b0111: S = A & B;
19            default: S = 4'b0000;
```

```

20     endcase
21 end
22 endmodule

```

6.2. Testbench

```

1 module ALU_tb;
2
3 // Par metros
4 parameter WIDTH = 32; // Ancho de los operandos
5
6 // Se ales
7 reg [WIDTH-1:0] A, B;
8 reg [3:0] AluOp;
9 wire [WIDTH-1:0] S;
10
11 // Instancia del m dulo ALU
12 ALU dut (
13     .A(A),
14     .B(B),
15     .AluOp(AluOp),
16     .S(S)
17 );
18
19 // Generaci n de est mulos
20 initial begin
21     // Abre el archivo VCD
22     $dumpfile("ALU_tb.vcd");
23     $dumpvars(0, ALU_tb);
24
25     // Inicializa las se ales
26     A = 0;
27     B = 0;
28     AluOp = 0;
29
30     // Prueba de suma (AluOp = 4'b0000)
31     A = 8;
32     B = 4;
33     AluOp = 4'b0000;
34     #10;
35
36     // Prueba de resta (AluOp = 4'b1000)
37     A = 8;
38     B = 4;
39     AluOp = 4'b1000;
40     #10;
41
42     // Puedes aadir m s casos de prueba aqu para las otras
operaciones
43     // Por ejemplo:
44     // Prueba de desplazamiento a la izquierda (AluOp = 4'b0001)
45     // Prueba de comparaci n (AluOp = 4'b0010)


```

```

46 // Prueba de XOR (AluOp = 4'b0100)
47 // Prueba de desplazamiento a la derecha (AluOp = 4'b0101)
48 // ... y as sucesivamente
49
50 // Fin de la simulaci n
51 $finish;
52 end
53
54 endmodule

```

6.3. EPWave



7. Immediate Generator

El Generador de Inmediatos es un componente esencial en el procesador, diseñado para extender y organizar los valores inmediatos contenidos dentro de las instrucciones. Este módulo cuenta con dos entradas principales: Inst, un campo de 25 bits que representa la instrucción recibida, e ImmSrc, un campo de 3 bits que indica el tipo de instrucción y, por ende, qué parte de la instrucción contiene el inmediato.

La función primordial del Generador de Inmediatos es identificar y extender correctamente el inmediato de acuerdo con la instrucción recibida y el tipo de operación que se va a realizar. Para lograr esto, el módulo utiliza ImmSrc para determinar qué bits de la instrucción corresponden al inmediato y los organiza en un formato adecuado.

La salida del Generador de Inmediatos, denotada como ImmExt, es un valor de 32 bits que representa el inmediato extendido, listo para ser utilizado en las operaciones aritméticas, lógicas o de control correspondientes.

En resumen, el Generador de Inmediatos desempeña un papel crucial en el procesador al asegurar la correcta interpretación y extensión de los valores inmediatos dentro de las instrucciones, facilitando así la ejecución precisa y eficiente de las operaciones.

7.1. Diseño

```

1
2 module ImmediateGenerator (
3     input logic [24:0] Inst,
4     input logic [2:0] ImmSrc,
5     output logic [31:0] ImmExt
6 );
7
8     always @* begin

```



```

9         case (ImmSrc)
10             3'b000: ImmExt = { {20{Inst[24]}} , Inst[24:13]};
11             3'b001: ImmExt = { {20{Inst[24]}} , Inst[24:18] , Inst[4:0]};
12             3'b101: ImmExt = { {19{Inst[24]}} , Inst[24] , Inst[0] ,
Inst[23:18] , Inst[4:1] , 1'b0};
13             3'b010: ImmExt = { {12{Inst[24]}} , Inst[24:5]};
14             3'b110: ImmExt = { {11{Inst[24]}} , Inst[24] , Inst[12:5] ,
Inst[13] , Inst[23:14] , 1'b0};
15             default: ImmExt = 32'h00000000;
16         endcase
17     end
18
19 endmodule

```


7.2. Testbench

```

1 module ImmediateGenerator_tb;
2
3     // Par metros
4     parameter WIDTH = 25; // Ancho de la instrucc i n
5
6     // Se ales
7     reg [WIDTH-1:0] Inst;
8     reg [2:0] ImmSrc;
9     wire [31:0] ImmExt;
10
11     // Instancia del m dulo ImmediateGenerator
12     ImmediateGenerator dut (
13         .Inst(Inst),
14         .ImmSrc(ImmSrc),
15         .ImmExt(ImmExt)
16     );
17
18     // Generaci n de est mulos
19     initial begin
20         // Abre el archivo VCD
21         $dumpfile("ImmediateGenerator_tb.vcd");
22         $dumpvars(0, ImmediateGenerator_tb);
23
24         // Inicializa las se ales
25         Inst = 0;
26         ImmSrc = 0;
27
28         // Prueba de ImmSrc = 3'b000
29         Inst = 25'b000000000101000000000001000; // Ejemplo de instrucc i n
30         ImmSrc = 3'b000;
31         #10;
32
33         // Fin de la simulaci n
34         $finish;
35     end
36
37 endmodule

```

7.3. EPWave



8. Data Memory

El Data Memory (Memoria de Datos) es un componente fundamental en el procesador, diseñado para gestionar las operaciones de lectura y escritura en la memoria de datos. Este módulo cuenta con varias entradas cruciales para su funcionamiento eficiente: Address y DataWr, ambas de 32 bits, que representan la dirección de memoria y los datos a escribir, respectivamente. Además, cuenta con las señales de control DMWr y DMCtrl, de un bit y tres bits respectivamente.

La Memoria de Datos está organizada en 2048 filas, cada una de un byte de tamaño. Durante la inicialización del módulo, se produce una lectura de la memoria. Sin embargo, las operaciones de lectura o escritura se realizan solo cuando es necesario, según las señales de control proporcionadas.

La salida del Data Memory, denominada DataRd, es un valor de 32 bits que representa los datos leídos desde la dirección de memoria especificada.

En resumen, el Data Memory desempeña un papel crucial en el procesador al permitir el acceso eficiente a los datos almacenados en la memoria, facilitando así la ejecución precisa y eficiente de las operaciones de lectura y escritura en el sistema.

8.1. Diseño

```
1
2 module DataMemory (
3     input [31:0] Address,
4     input [31:0] DataWr,
5     input DMWr,
6     input [2:0] DMCtrl,
7     output logic [31:0] DataRd
8 );
9
10 logic [7:0] Memory [0:2048];
11
12 always @(Address or DataWr or DMCtrl or DMWr) begin
13     case (DMCtrl)
14         3'b000: begin
15             DataRd = {{24{Memory[Address][7]}}, Memory[Address]}; // Byte
16         end
17         3'b001: begin
18             DataRd = {{16{Memory[Address + 1][7]}}, Memory[Address + 1],
19                     Memory[Address]}; // HalfWord (signed)
20         end
21     endcase
22 end
```

```

20     3'b010: begin
21         DataRd = {Memory[Address + 3], Memory[Address + 2],
Memory[Address + 1], Memory[Address]}; // Word
22     end
23     3'b100: begin
24         DataRd = {{24{1'b0}}, Memory[Address]}; // Byte (unsigned)
25     end
26     3'b101: begin
27         DataRd = {{16{1'b0}}, Memory[Address + 1], Memory[Address]}; //
HalfWord (unsigned)
28     end
29     default: begin
30         DataRd = Memory[Address]; // Por defecto, leer una palabra
31     end
32 endcase
33
34
35 if (DMWr) begin
36     #1
37     // Si DMWr es 1, escribir en la direcci n especificada por Address
38     if (DMCtrl == 3'b000) begin
39         Memory[Address] <= DataWr[7:0];
40     end
41     else if (DMCtrl == 3'b001) begin
42         Memory[Address] <= DataWr[7:0];
43         Memory[Address + 1] <= DataWr[15:8];
44     end
45     else if (DMCtrl == 3'b010) begin
46         Memory[Address] <= DataWr[7:0];
47         Memory[Address + 1] <= DataWr[15:8];
48         Memory[Address + 2] <= DataWr[23:16];
49         Memory[Address + 3] <= DataWr[31:24];
50     end
51     else if (DMCtrl == 3'b100) begin
52         Memory[Address] <= DataWr[7:0];
53     end
54     else if (DMCtrl == 3'b101) begin
55         Memory[Address] <= DataWr[7:0];
56         Memory[Address + 1] <= DataWr[15:8];
57     end
58 end
59 end
60 endmodule

```

8.2. Testbench

```

1 'timescale 1ns / 1ps
2
3 module DataMemory_tb;
4
5     reg [31:0] Address;
6     reg [31:0] DataWr;

```


```

7  reg DMWr;
8  reg [2:0] DMCtrl;
9  wire [31:0] DataRd;

10
11  DataMemory dut (
12      .Address(Address),
13      .DataWr(DataWr),
14      .DMWr(DMWr),
15      .DMCtrl(DMCtrl),
16      .DataRd(DataRd)
17  );
18
19  initial begin
20      $dumpfile("DataMemory_tb.vcd");
21      $dumpvars(0, DataMemory_tb);
22
23
24      // Test 2: Write to memory
25      Address = 12;
26      DataWr = 32'b111111111111111100;
27      DMCtrl = 3'b010; // Word
28      DMWr = 1;
29      #10;
30      DMWr = 0;
31      #10;
32      // Test 1: Read from memory
33      Address = 12;
34      DMCtrl = 3'b010; // Word
35      DataWr = 32'h00000000;
36      #10;
37
38      // Add more tests as needed
39      $finish;
40  end
41
42 endmodule

```

8.3. EPWave



9. Procesador Monociclo

El módulo del Procesador Monociclo es el núcleo del sistema, responsable de ejecutar las instrucciones del programa. Está compuesto por varios módulos interconectados que

trabajan en conjunto para realizar las diferentes operaciones necesarias para la ejecución de las instrucciones.

El módulo del Procesador incluye:

Program Counter (Contador de Programa): Encargado de mantener la dirección de la próxima instrucción a ejecutar. Instruction Memory (Memoria de Instrucciones): Almacena las instrucciones del programa y proporciona la instrucción actual al procesador. Control Unit (Unidad de Control): Genera señales de control necesarias para coordinar las operaciones dentro del procesador. Register Unit (Unidad de Registros): Administra los registros del procesador y realiza operaciones de lectura y escritura en ellos. Immediate Generator (Generador de Inmediatos): Extiende y organiza los valores inmediatos contenidos en las instrucciones. Branch Unit (Unidad de Ramificación): Gestiona las operaciones de salto condicional dentro del flujo de ejecución del programa. ALU (Unidad Aritmético Lógica): Realiza operaciones aritméticas y lógicas según las necesidades del procesamiento de datos. Data Memory (Memoria de Datos): Almacena datos y realiza operaciones de lectura y escritura en la memoria de datos. Estos módulos se conectan entre sí mediante señales de control y datos para coordinar la ejecución del programa de manera eficiente y precisa. Cada módulo desempeña un papel crucial en el funcionamiento del procesador, contribuyendo al procesamiento adecuado de las instrucciones y al correcto flujo de ejecución del programa.

9.1. Diseño

```
1
2 'include "../InstructionMemory/InstructionMemory.sv"
3 'include "../ProgramCounter/ProgramCounter.sv"
4 'include "../ALUOP/ALU.sv"
5 'include "../BranchUnit/BranchUnit.sv"
6 'include "../ControlUnit/ControlUnit.sv"
7 'include "../DataMemory/DataMemory.sv"
8 'include "../ImmediateGenerator/ImmediateGenerator.sv"
9 'include "../Registers/RegisterUnit.sv"
10
11
12
13 module Processor(
14     input logic clk
15 );
16
17     //pc_plus-4
18     logic [31:0] pc_out_plus_4;
19
20     //Program Counter
21     logic [31:0] pc_out;
22     logic [31:0] instruction;
23     logic [31:0] pc_input;
24
25     //Control Unit
26     logic [6:0] opcode;
27     logic [2:0] Funct3;
28     logic [6:0] Funct7;
```

```

29  logic ALUASrc;
30  logic ALUBSrc;
31  logic [3:0] ALUOp;
32  logic DMWr;
33  logic [2:0] DMCtrl;
34  logic [1:0] RUDataWrSrc;
35
36  //Registers Unit
37  logic [4:0] rs1;
38  logic [4:0] rs2;
39  logic [4:0] rd;
40  logic [31:0] DataWr;
41  logic RUWr;
42  logic [31:0] RURs1;
43  logic [31:0] RURs2;
44
45  //Imm Generator
46  logic [24:0] Inst;
47  logic [2:0] ImmSrc;
48  logic [31:0] ImmExt;
49
50  //Branch Unit
51  logic [4:0] BrOp;
52  logic NextPCSrc;
53
54  //ALU
55  logic [31:0] A;
56  logic [31:0] B;
57  logic [31:0] S;
58
59  //Data Memory
60  logic [31:0] Address;
61  logic [31:0] DataRd;
62
63
64
65  ProgramCounter PC(
66      .clk(clk),
67      .pc_input(pc_input), // Inicializar pc_input en 0 solo una vez
68      .pc_out(pc_out)
69  );
70
71  // Instanciar el m dulo InstructionMemory
72  InstructionMemory IM(
73      .address(pc_out),
74      .instruction(instruction)
75  );
76
77  // Extraer los bits 6 al 0 de la instrucc i n para el OpCode
78  assign opcode = instruction[6:0];
79  assign Funct3 = instruction[14:12];
80  assign Funct7 = instruction[31:25];
81
82  // Instanciar el m dulo ControlUnit

```

```

83     ControlUnit CO(
84         .opcode(opcode),
85         .Funct3(Funct3),
86         .Funct7(Funct7),
87         .RUWr(RUWr),
88         .ImmSrc(ImmSrc),
89         .ALUASrc(ALUASrc),
90         .ALUBSrc(ALUBSrc),
91         .ALUOp(ALUOp),
92         .BrOp(BrOp),
93         .DMWr(DMWr),
94         .DMCtrl(DMCtrl),
95         .RUDataWrSrc(RUDataWrSrc)
96         // Pasa otras entradas y salidas seg n sea necesario
97     );
98
99     assign rs1 = instruction[19:15];
100    assign rs2 = instruction[24:20];
101    assign rd = instruction[11:7];
102
103
104
105    RegisterUnit RUnit(
106        .rs1(rs1),
107        .rs2(rs2),
108        .rd(rd),
109        .DataWr(RUDataWrSrc == 2'b10 ? pc_out_plus_4 : RUDataWrSrc ==
110        2'b01 ? DataRd : RUDataWrSrc == 2'b00 ? S : 2'b00),
111        .RUWr(RUWr),
112        .clk(clk),
113        .RURs1(RURs1),
114        .RURs2(RURs2)
115    );
116
117    assign Inst = instruction[31:7];
118
119    ImmediateGenerator IG(
120        .Inst(Inst),
121        .ImmSrc(ImmSrc),
122        .ImmExt(ImmExt)
123    );
124
125    BranchUnit BU(
126        .RURs1(RURs1),
127        .RURs2(RURs2),
128        .BrOp(BrOp),
129        .NextPCSrc(NextPCSrc)
130    );
131
132    always @* begin
133        pc_out_plus_4 = pc_out + 4;
134
135        if (ALUASrc) begin
136            A <= pc_out;
137        end
138    end

```

```

136     end else begin
137         A <= RURs1;
138     end
139
140     if (ALUBSrc) begin
141         B <= ImmExt;
142     end else begin
143         B <= RURs2;
144     end
145
146     if (NextPCSrc) begin
147         pc_input <= S;
148     end else begin
149         pc_input <= pc_out_plus_4;
150     end
151
152     /*case(RUDataWrSrc)
153         2'b10: begin
154             DataWr = pc_out_plus_4;
155         end
156         2'b01: begin
157             DataWr = DataRd;
158         end
159         2'b00: begin
160             DataWr = S;
161         end
162     endcase*/
163 end
164
165
166 ALU ALU(
167     .A(A),
168     .B(B),
169     .AluOp(ALUOp),
170     .S(S)
171 );
172
173 DataMemory DM(
174     .Address(S),
175     .DataWr(RURs2),
176     .DMWr(DMWr),
177     .DMCtrl(DMCtrl),
178     .DataRd(DataRd)
179 );
180
181 endmodule

```

9.2. Testbench

```

1 module Processor_tb;
2
3     logic clk;

```



```

4  logic [31:0] pc_input, pc_output, instruction, rs1, rs2;
5
6  // Instantiate the DUT (Processor)
7  Processor dut (
8      .clk(clk)
9      // Connect other ports here
10 );
11
12 // Assign signals from DUT to testbench signals
13 assign pc_input = dut.pc_input;
14 assign pc_output = dut.pc_out;
15 assign instruction = dut.instruction;
16 assign rs1 = dut.rs1;
17 assign rs2 = dut.rs2;
18
19 // Clock generation
20 initial begin
21     clk = 0;
22     forever #5 clk = ~clk;
23 end
24
25 // Display values of rs1 and rs2 on every positive clock edge
26 always @(posedge clk) begin
27     $display("rs1 %h rs2 %h", rs1, rs2);
28 end
29
30 // Dump VCD file and finish simulation after some time
31 initial begin
32     $dumpfile("dump.vcd");
33     $dumpvars(0, Processor_tb);
34     #4000;
35     $finish;
36 end
37
38 endmodule

```

9.3. EPWave

```

1:main:addi r0, r0, 2
2:  addi r1, r0, 4
3:  jal r0
4:  beq r0, r0, endline
5:mult addi r0, r0, -12
6:  beq r0, r0, r0
7:  beq r0, r0, r0
8:  beq r0, r0, r0
9:  addi r0, r0, 0
10: addi r0, r1, 0
11: addi r0, r0, 0
12: while: beq r0, r0, endline
13:  addi r0, r0, 0
14:  addi r0, r0, -1
15:  beq r0, r0, endline
16: endline: addi r0, r0, 0
17:  beq r0, r0, r0
18:  beq r0, r0, r0
19:  beq r0, r0, r0
20:  addi r0, r0, 12
21:  jal r0
22: addi r0, r0, -12
23:  beq r0, r0, r0
24:  beq r0, r0, r0
25:  beq r0, r0, r0
26:  beq r0, r0, r0
27:  addi r0, r0, 0
28:  addi r0, r0, 1
29:  addi r0, r0, 1
30:  addi r0, r0, 0
31:  addi r0, r0, 0
32:  addi r0, r0, 0
33:  jal mult
34:  addi r0, r0, 0
35:  addi r0, r0, -1
36:  beq r0, r0, endline
37: endline: addi r0, r0, 0
38:  beq r0, r0, r0
39:  beq r0, r0, r0
40:  beq r0, r0, r0
41:  beq r0, r0, r0
42:  addi r0, r0, 0
43:  jal r0
44:  addi r0, r0, 0

```

