# Entrega Procesador

Estudiantes: Mateo Giraldo Arboleda

Docente: Jose Alfredo Jaramillo Villegas Universidad Tecnológica de Pereira

30 de abril de 2024

# Introducción

El siguiente informe detalla el diseño y la implementación en SystemVerilog, un lenguaje de descripción de hardware, de un procesador monociclo fundamentado en la arquitectura RISC-V de 32 bits. Este procesador representa un paso significativo en la comprensión y aplicación práctica de los principios subyacentes de la arquitectura RISC-V, destacando su potencial para aplicaciones diversas en el ámbito de los sistemas embebidos y la computación de bajo consumo. A lo largo del documento, se presentará en detalle la descripción, el código de diseño, el testbench y el EPWave de cada módulo, proporcionando una visión completa del proceso de desarrollo y verificación del procesador.

# 1. Program Counter

El módulo Program Counter (PC) constituye un componente fundamental en el diseño del procesador, encargado de mantener la dirección de la instrucción actual. Este módulo cuenta con una entrada de 32 bits, denominada pcinput, la cual recibe la dirección de la siguiente instrucción a ejecutar, así como una señal de reloj (clock) para sincronizar su funcionamiento. Como salida, proporciona pcoutput, que representa la dirección de la instrucción actualizada. La implementación del Program Counter se realiza de manera sincronizada con el flanco de subida del reloj, lo que garantiza que en cada ciclo de reloj, la salida tome el valor actualizado del pcinput. Esta funcionalidad se logra mediante la coordinación eficiente de varios módulos, asegurando un seguimiento preciso del flujo de ejecución del programa.

```
module ProgramCounter (
input wire clk,
input logic [31:0] pc_input,
output logic [31:0] pc_out
```

```
1 'timescale 1ns/1ns
3 module ProgramCounter_tb;
      // Par metros del m dulo
      localparam CLK_PERIOD = 10;
                                    // Per odo del reloj en unidades de
     tiempo (en este caso, 10ns)
      localparam SIM_TIME = 200;
                                    // Tiempo total de simulaci n en
     unidades de tiempo
      // Se ales del test bench
9
      reg clk = 0;
                                   // Se al de reloj
10
      reg [31:0] pc_input = 0;
                                   // Se al de entrada pc_input
11
                                   // Se al de salida pc_out
      wire [31:0] pc_out;
12
13
14
      // Instanciaci n del m dulo bajo prueba
      ProgramCounter dut (
          .clk(clk),
          .pc_input(pc_input),
          .pc_out(pc_out)
18
      );
19
20
      // Generaci n del reloj
2.1
      always #((CLK_PERIOD)/2) clk = ~clk;
23
      // Generaci n del archivo VCD
25
      initial begin
          $dumpfile("ProgramCounter_tb.vcd");
26
          $dumpvars(0, ProgramCounter_tb);
27
28
29
      // Cambio de pc_input para observar el cambio en pc_out
30
      initial begin
          // Inicializaci n
32
          // Cambios en pc_input
```

```
#0
                pc_input = 32'h00000000;
           #10
                pc_input = 32'h00000001;
35
           #10
                pc_input = 32'h00000002;
36
                pc_input = 32'h00000003;
           #10
37
           #10
                pc_input = 32'h00000004;
38
                pc_input = 32'h00000005;
           #10
39
           #10
                pc_input = 32'h00000006;
40
           #10
                pc_input = 32'h00000007;
41
                pc_input = 32'h00000008;
           #10
42
           #10
                pc_input = 32'h00000009;
43
                pc_input = 32'h0000000A;
           #10
44
           #10
                pc_input = 32'h0000000B;
45
           #10
                pc_input = 32'h0000000C;
46
                pc_input = 32'h0000000D;
           #10
47
                pc_input = 32'h0000000E;
           #10
48
                pc_input = 32'h0000000F;
49
           $finish:
50
      end
      // Finalizaci n de la simulaci n
53
      always @(posedge clk) begin
54
              ($time == SIM_TIME) begin
               $display("Fin de la simulaci n.");
56
               $finish;
57
           end
58
      end
59
60
  endmodule
```



# 2. Instruction Memory

El módulo Instruction Memory (IM) es un componente crucial en el procesador, diseñado para almacenar y proporcionar las instrucciones necesarias para la ejecución del programa. Este módulo cuenta con una única entrada, la dirección de memoria (Address), y una única salida, la instrucción a ejecutar (Instruction), ambas representadas por valores de 32 bits.

La operación de la Memoria de Instrucciones se basa en la lectura de un archivo de memoria (.mem) que contiene todas las instrucciones del programa, representadas en formato hexadecimal. Cada instrucción está separada de la siguiente por saltos de línea, y dentro de cada instrucción, cada byte está representado por dos nibbles (cuatro bits cada uno), los cuales están separados por un espacio en blanco.

La lectura del archivo de memoria se realiza utilizando la dirección proporcionada como índice dentro del arreglo de instrucciones, permitiendo así obtener la instrucción correspondiente para su procesamiento posterior en el flujo de ejecución del programa.

#### 2.1. Diseño

```
module InstructionMemory(
   input logic [31:0] address,
   output logic [31:0] instruction
);
logic [7:0] memory [0:256];
initial begin
   $readmemh("test.mem", memory);
end
assign instruction = {memory[address], memory[address + 1],
   memory[address + 2], memory[address + 3]};
endmodule
```

```
1 module InstructionMemory_tb;
      // Par metros
      parameter ADDRESS_WIDTH = 32;
      parameter DATA_WIDTH = 32;
      // Entradas
      logic [ADDRESS_WIDTH-1:0] address;
      // Salidas
      logic [DATA_WIDTH-1:0] instruction;
12
      // Clock
      logic clk;
14
      // Instancia del m dulo bajo prueba
16
      InstructionMemory dut (
17
           .address(address),
18
           .instruction(instruction)
19
      );
20
21
      // Generador de clock
22
      always #5 clk = ~clk;
23
24
      // Testbench
25
      initial begin
26
           // Inicializaci n de la simulaci n
27
           $dumpfile("InstructionMemory_tb.vcd");
           $dumpvars(0, InstructionMemory_tb);
29
```

```
// Inicializaci n de la memoria de instrucciones
          $readmemh("test.mem", dut.memory);
32
33
          // Reset inicial
34
          address = 0;
35
          #10;
36
          // Test 1: Leer instrucci n en la direcci n 0
38
          address = 0;
39
          #10;
40
          if (instruction !== 32'hXXXXXXXX) $display("Test 1: Failed");
41
          else $display("Test 1: Passed");
42
43
          // Test 2: Leer instrucci n en la direcci n 4
44
          address = 4;
45
          #10;
46
          if (instruction !== 32'hXXXXXXXX) $display("Test 2: Failed");
47
          else $display("Test 2: Passed");
48
49
          // Finalizar simulaci n
50
          $finish;
      end
53
  endmodule
```



# 3. Control Unit

La Control Unit (Unidad de Control) es un componente esencial del procesador, encargado de coordinar y controlar las operaciones dentro de cada uno de los módulos en función de las señales de entrada proporcionadas. Este módulo dispone de tres entradas principales: OpCode (código de operación) de 7 bits, Funct3 (campo de función 3) de 3 bits y Funct7 (campo de función 7) de 7 bits.

La función primordial de la Control Unit radica en generar señales de control que dirigen el funcionamiento de los diversos módulos del procesador. Estas señales de control incluyen RUWr (registro de escritura), ImmSrc (fuente de inmediato), ALUASrc (fuente de operando A de la ALU), ALUBSrc (fuente de operando B de la ALU), BrOp (operación de salto condicional), ALUOp (operación de la ALU), DMWr (escritura en memoria de datos), DMCtrl (control de memoria de datos) y RUDataWrSrc (fuente de escritura de datos del registro de usuario).

La selección de estas señales de control se realiza mediante un análisis exhaustivo y la asignación de valores, basados en el estudio de las señales de entrada proporcionadas.

De esta manera, la Control Unit garantiza una correcta sincronización y ejecución de las operaciones dentro del procesador, optimizando su rendimiento y eficiencia en la ejecución de instrucciones

```
1 module ControlUnit (
2
      input logic [6:0] opcode,
      input logic [2:0] Funct3,
      input logic [6:0] Funct7,
      output logic RUWr,
      output logic [3:0] ALUOp,
6
      output logic [2:0] ImmSrc,
      output logic ALUASrc,
8
      output logic ALUBSrc,
      output logic DMWr,
      output logic [2:0] DMCtrl,
      output logic [4:0] BrOp,
12
13
      output logic [1:0] RUDataWrSrc
  );
14
16
  always @* begin
      if (opcode == 7'b0110011 || opcode == 7'b0010011 || opcode ==
17
     7'b0000011) begin
          RUWr = 1'b1;
18
          if (opcode == 7'b0110011) begin
19
                    ALUOp = {Funct7[5], Funct3};
20
               end
                   else if (opcode == 7'b0010011) begin
                        if(Funct3 == 3'b001 || Funct3 == 3'b101) begin
                            ALUOp = {Funct7[5], Funct3};
24
                        end
                        else begin
26
                            ALUOp = \{1'b0, Funct3\};
27
                        end
                   end
29
                        else begin
30
                            ALUOp = 4'b0000;
31
                        end
           ImmSrc = 3'b000;
33
           ALUASrc = 1'b0;
34
          ALUBSrc = ~opcode[5];
          DMWr = 1'b0;
          DMCtrl = Funct3;
37
38
           BrOp = 5'b00000;
           RUDataWrSrc = {1'b0, ~opcode[4]};
39
      else if (opcode == 7'b1100011 || opcode == 7'b1101111 || opcode ==
41
     7'b0100011) begin
          RUWr = opcode[3];
42
43
           ALUOp = 4'b0000;
           ALUASrc = opcode[6];
44
```

```
ALUBSrc = 1'b1;
          DMWr = ~opcode[6];
46
          DMCtrl = Funct3;
          if (opcode == 7'b1100011) begin
48
               ImmSrc = 3'b101;
49
               BrOp = \{2'bO1, Funct3\};
50
               else if (opcode == 7'b1101111) begin
                   ImmSrc = 3'b110;
53
                   Br0p = 5'b10000;
               end
                   else begin
                        ImmSrc = 3'b001;
57
                            BrOp = 5'b00000;
           RUDataWrSrc = 2'b10;
61
      else if (opcode == 7'b1100111 || opcode == 7'b0110111) begin
          RUWr = opcode[6];
63
           ALUOp = (opcode == 7'b1100111) ? 4'b0000 : 4'b0111;
64
           ImmSrc = (opcode == 7'b1100111) ? 3'b000 : 3'b010;
65
           ALUASrc = 1'b0;
          ALUBSrc = 1'b1;
67
          DMWr = 1'b0;
68
          DMCtrl = 3'b000;
69
          BrOp = (opcode == 7'b1100111) ? 5'b10000 : 5'b00000;
70
           RUDataWrSrc = (opcode == 7'b1100111) ? 2'b10 : 2'b00;
71
      end
72
      else begin
          RUWr = 1'b0;
74
          ALUOp = 1'b0;
          ImmSrc = 1'b0;
76
          ALUASrc = 1'b0;
          ALUBSrc = 1'b0;
78
          DMWr = 1'b0;
          DMCtrl = 1'b0;
80
          BrOp = 1'bO;
          RUDataWrSrc = 1'b0;
82
      end
  end
84
86 endmodule
```


```
timescale 1ns / 1ps

module ControlUnit_tb;

// Par metros
parameter PERIOD = 10;
```

```
// Se ales de entrada
      logic [6:0] opcode;
      logic [2:0] Funct3;
      logic [6:0] Funct7;
      // Se ales de salida
13
14
      logic RUWr;
      logic [3:0] ALUOp;
      logic [2:0] ImmSrc;
16
      logic ALUASrc;
17
      logic ALUBSrc;
18
19
      logic DMWr;
      logic [2:0] DMCtrl;
20
      logic [4:0] BrOp;
21
      logic [1:0] RUDataWrSrc;
22
23
      // Instancia de ControlUnit
24
      ControlUnit dut (
           .opcode(opcode),
26
           .Funct3(Funct3),
27
           .Funct7(Funct7),
           .RUWr(RUWr),
           .ALUOp(ALUOp),
30
           .ImmSrc(ImmSrc),
31
           .ALUASrc(ALUASrc),
           .ALUBSrc(ALUBSrc),
33
34
           .DMWr(DMWr),
           .DMCtrl(DMCtrl),
35
           .BrOp(BrOp),
           .RUDataWrSrc(RUDataWrSrc)
37
      );
38
39
      // Generador de est mulo
      initial begin
41
           $dumpfile("dump.vcd");
42
           $dumpvars(0, ControlUnit_tb);
43
           // Casos de prueba
           // Caso 1: opcode == 7'b0110011
45
           opcode = 7'b0100011;
46
           Funct3 = 3'b000; // Ejemplo de Funct3
47
           Funct7 = 7'b0000000; // Ejemplo de Funct7
48
           #PERIOD; // Espera un ciclo de reloj
49
           // Verificar las se ales de salida aqu
50
           // Caso 2: opcode == 7'b1100011
           opcode = 7'b0110111;
53
           Funct3 = 3'b001; // Ejemplo de Funct3
54
           Funct7 = 7'b0000001; // Ejemplo de Funct7
          #PERIOD; // Espera un ciclo de reloj
           // Verificar las se ales de salida aqu
58
           // Finalizar simulaci n
           $finish;
61
```

```
62
63 endmodule
```



# 4. Register Unit

La Register Unit (Unidad de Registro) constituye un elemento crucial en el procesador, encargado de gestionar y almacenar los datos en los registros del procesador. Este módulo cuenta con varias entradas y salidas fundamentales para su funcionamiento eficiente. Las entradas incluyen rs1 (registro fuente 1), rs2 (registro fuente 2), rd (registro destino), DataWr (datos a escribir en el registro), y RUWr (señal de escritura en el registro).

La Register Unit posee 32 registros de usuario (RU) de 32 bits cada uno, inicializados a cero, excepto el registro número 2, que es el puntero a la pila ubicada en el Data Memory, que es inicializado a un valor específico, para poder manejar la pila de forma correcta(en este caso, 1000).

Las salidas de la Register Unit son RURs1 y RURs2, que representan los valores almacenados en los registros especificados por las entradas rs1 y rs2, respectivamente.

El comportamiento de escritura en los registros se activa en el flanco de subida del reloj. Cuando la señal RUWr está activa y el registro de destino (rd) no es igual a cero, los datos de entrada (DataWr) se escriben en el registro especificado por rd.

Este diseño de la Register Unit garantiza una gestión eficiente y fiable de los datos en el procesador, contribuyendo así a un funcionamiento óptimo y preciso del mismo durante la ejecución de instrucciones.

```
module RegisterUnit (
input wire clk,
input [4:0] rs1,
input [4:0] rs2,
input [4:0] rd,
```

```
input [31:0] DataWr,
    input RUWr,
    output reg [31:0] RURs1,
    output reg [31:0] RURs2
10);
11
12
    logic [31:0] RU [0:31];
13
14 initial begin
      for (int i = 0; i < 32; i++) begin</pre>
           RU[i] = 32'h00000000;
16
      end
      RU[2] = 32'd1000;
18
19 end
20
    assign RURs1 = RU[rs1];
21
    assign RURs2 = RU[rs2];
22
    always @(posedge clk) begin
24
     if(RUWr && rd != 0)
        RU[rd] <= DataWr;</pre>
26
    end //always
27
28
30 endmodule
```

```
1 module RegisterUnit_tb;
    // Par metros de simulaci n
    parameter CLK_PERIOD = 10; // Periodo del reloj en unidades de tiempo
    de simulaci n
    // Se ales de entrada
    reg clk = 0;
    reg [4:0] rs1, rs2, rd;
    reg [31:0] DataWr;
9
10
    reg RUWr;
11
    // Se ales de salida
12
    wire [31:0] RURs1, RURs2;
13
14
    // Instancia del m dulo RegisterUnit
15
16
    RegisterUnit dut (
      .clk(clk),
17
      .rs1(rs1),
18
      .rs2(rs2),
      .rd(rd),
20
      .DataWr(DataWr),
      .RUWr(RUWr),
22
  .RURs1(RURs1),
```

```
.RURs2(RURs2)
    );
25
26
    // Inicializaci n de la simulaci n
27
    initial begin
28
      // Abrir el archivo VCD
29
      $dumpfile("RegisterUnit_tb.vcd");
30
      $dumpvars(0, RegisterUnit_tb);
31
32
      // Inicializar las se ales
33
      clk = 0;
34
      rs1 = 5'd0;
35
      rs2 = 5'd0;
36
      rd = 5'd0;
      DataWr = 32'd0;
38
      RUWr = 0;
39
40
      // Esperar un ciclo de reloj antes de comenzar la prueba
      #CLK_PERIOD;
42
43
      // Iniciar la secuencia de prueba
44
      // Ejemplo: escribir un valor en el registro rd = 5
45
      RUWr = 1;
46
      rd = 5;
47
      DataWr = 32'd1234;
48
      #CLK_PERIOD;
49
      RUWr = 0;
50
      #CLK_PERIOD;
51
53
      // Terminar la simulaci n
54
      $finish;
    end
57
    // Generador de reloj
    always #((CLK_PERIOD / 2)) clk = ~clk;
59
  endmodule
```



# 5. Branch Unit

La Branch Unit es un componente esencial del procesador, diseñado para gestionar las operaciones de salto condicional dentro del flujo de ejecución de instrucciones. Este módulo

cuenta con tres entradas principales: RURs1 y RURs2, ambos de 32 bits, que representan los valores almacenados en los registros especificados por las instrucciones, y una tercera entrada que proviene de la señal de control BrOp.

La salida de la Branch Unit es NextPCSrc, un bit que determina, mediante un multiplexor, si se debe realizar un salto durante la lectura de instrucciones. Este valor se utiliza para controlar el comportamiento de la Unidad de Control, permitiendo la ejecución de instrucciones de salto (como las instrucciones de tipo j, b y i-salto), lo que modifica el flujo de ejecución del programa.

En resumen, la Branch Unit desempeña un papel crucial en el procesador al facilitar la toma de decisiones sobre los saltos condicionales durante la ejecución de instrucciones, contribuyendo así a la correcta secuenciación y control del flujo de ejecución del programa

#### 5.1. Diseño


```
1 module BranchUnit (
      input logic [31:0] RURs1,
      input logic [31:0] RURs2,
      input logic [4:0] BrOp,
      output logic NextPCSrc
5
6);
      always @* begin
8
           if (BrOp[4] == 1) NextPCSrc <= 1;</pre>
9
           else if (BrOp[4] == 0 && BrOp[3] == 0) NextPCSrc <= 0;
           else if (BrOp[4] == 0 && BrOp[3] == 1) begin
               if (BrOp[2:0] == 3'b000) NextPCSrc <= RURs1 == RURs2;</pre>
               else if (BrOp[2:0] == 3'b001) NextPCSrc <= RURs1 != RURs2;</pre>
13
               else if (BrOp[2:0] == 3'b100) NextPCSrc <= $signed(RURs1) <</pre>
14
     $signed(RURs2);
               else if (BrOp[2:0] == 3'b101) NextPCSrc <= $signed(RURs1) >=
     $signed(RURs2);
               else if (BrOp[2:0] == 3'b110) NextPCSrc <= RURs1 < RURs2;</pre>
               else if (BrOp[2:0] == 3'b111) NextPCSrc <= RURs1 >= RURs2;
17
           end
18
19
      end
20
22 endmodule
```

```
module BranchUnit_tb;

// Par metros de simulaci n
parameter CLK_PERIOD = 10; // Periodo del reloj en unidades de tiempo
de simulaci n

// Se ales de entrada
reg [31:0] RURs1, RURs2;
```

```
reg [4:0] BrOp;
    // Se al de salida
10
    wire NextPCSrc;
11
12
    // Instancia del m dulo BranchUnit
13
14
    BranchUnit dut (
      .RURs1(RURs1),
      .RURs2(RURs2),
16
      .BrOp(BrOp),
17
      .NextPCSrc(NextPCSrc)
18
19
    );
20
    // Inicializaci n de la simulaci n
21
    initial begin
22
      // Abrir el archivo VCD
23
      $dumpfile("BranchUnit_tb.vcd");
24
      $dumpvars(0, BranchUnit_tb);
26
      // Inicializar las se ales
27
      RURs1 = 32'd0;
28
      RURs2 = 32'd0;
      BrOp = 5'b00000;
30
31
      // Esperar un ciclo de reloj antes de comenzar la prueba
32
      #CLK_PERIOD;
33
34
      // Iniciar la secuencia de prueba
35
      // Prueba 1: BrOp[4] = 1
      BrOp = 5'b10000;
37
      #CLK_PERIOD;
38
39
      // Prueba 2: BrOp[4:3] = 00
      BrOp = 5'b00000;
41
42
      #CLK_PERIOD;
43
      // Prueba 3: BrOp[4:3] = 01, BrOp[2:0] = 000 (RURs1 == RURs2)
      BrOp = 5'b01000;
45
      RURs1 = 32'd10;
46
      RURs2 = 32'd10;
47
      #CLK_PERIOD;
48
49
50
      // Terminar la simulaci n
      $finish;
52
53
    end
54
    // Generador de reloj
    always #((CLK_PERIOD / 2)) clk = ~clk;
56
58 endmodule
```



# 6. ALU

La Arithmetic Logic Unit (ALU), o Unidad Aritmético Lógica, es un componente central en el procesador, diseñado para realizar operaciones aritméticas y lógicas según las necesidades del procesamiento de datos. Esta unidad cuenta con tres entradas principales: A y B, ambas de 32 bits, que representan los operandos de las operaciones, y ALUOp, un campo de 4 bits que indica el tipo de operación a realizar.

La ALU opera sobre los datos proporcionados en las entradas A y B, utilizando el ALUOp para determinar la operación específica a realizar. Las operaciones típicas incluyen sumas, restas, operaciones lógicas (AND, OR, XOR, etc.) y comparaciones.

La salida de la ALU, denotada como S, es un valor de 32 bits que representa el resultado de la operación realizada.

En resumen, la ALU desempeña un papel fundamental en el procesador al proporcionar capacidades de cálculo y lógica esenciales para la ejecución eficiente de las instrucciones, contribuyendo así al procesamiento adecuado de datos y al funcionamiento óptimo del sistema

```
module ALU(A, B, AluOp, S);
    input [31:0] A, B;
    input [3:0] AluOp;
    output reg [31:0] S;
    always @* begin
      case (AluOp)
        4'b0000: S = A + B;
q
        4'b1000: S = A - B;
10
        4'b0001: S = A << B[4:0];
11
        4'b0010: S = ($signed(A) < $signed(B)) ? 1 : 0;
        4'b0011: S = (A < B) ? 1 : 0;
13
        4'b0100: S = A ^ B;
14
        4'b0101: S = A >> B[4:0];
        4'b1101: S = \$signed(A) >>> B[4:0];
16
        4'b0110: S = A | B;
17
        4'b0111: S = A \& B;
18
        default: S = 4'b0000;
```

```
20 endcase
21 end
22 endmodule
```

```
1 module ALU_tb;
    // Par metros
    parameter WIDTH = 32; // Ancho de los operandos
    // Se ales
    reg [WIDTH-1:0] A, B;
    reg [3:0] AluOp;
    wire [WIDTH-1:0] S;
9
10
    // Instancia del m dulo ALU
11
    ALU dut (
12
      .A(A),
      .B(B),
14
      .AluOp(AluOp),
      .S(S)
16
    );
17
    // Generaci n de est mulos
19
    initial begin
20
      // Abre el archivo VCD
21
      $dumpfile("ALU_tb.vcd");
22
      $dumpvars(0, ALU_tb);
23
24
      // Inicializa las se ales
25
      A = 0;
26
      B = 0;
27
      AluOp = 0;
28
      // Prueba de suma (AluOp = 4'bO000)
30
      A = 8;
31
      B = 4;
32
      AluOp = 4'b0000;
33
      #10;
34
35
      // Prueba de resta (AluOp = 4'b1000)
36
      A = 8;
37
      B = 4;
38
39
      AluOp = 4'b1000;
      #10;
40
41
      // Puedes a adir m s casos de prueba aqu para las otras
     operaciones
      // Por ejemplo:
43
      // Prueba de desplazamiento a la izquierda (AluOp = 4'b0001)
44
      // Prueba de comparaci n (AluOp = 4'b0010)
```

```
// Prueba de XOR (AluOp = 4'b0100)
// Prueba de desplazamiento a la derecha (AluOp = 4'b0101)
// ... y as sucesivamente
// Fin de la simulaci n
$finish;
end
endmodule
```



# 7. Immediate Generator

El Generador de Inmediatos es un componente esencial en el procesador, diseñado para extender y organizar los valores inmediatos contenidos dentro de las instrucciones. Este módulo cuenta con dos entradas principales: Inst, un campo de 25 bits que representa la instrucción recibida, e ImmSrc, un campo de 3 bits que indica el tipo de instrucción y, por ende, qué parte de la instrucción contiene el inmediato.

La función primordial del Generador de Inmediatos es identificar y extender correctamente el inmediato de acuerdo con la instrucción recibida y el tipo de operación que se va a realizar. Para lograr esto, el módulo utiliza ImmSrc para determinar qué bits de la instrucción corresponden al inmediato y los organiza en un formato adecuado.

La salida del Generador de Inmediatos, denotada como ImmExt, es un valor de 32 bits que representa el inmediato extendido, listo para ser utilizado en las operaciones aritméticas, lógicas o de control correspondientes.

En resumen, el Generador de Inmediatos desempeña un papel crucial en el procesador al asegurar la correcta interpretación y extensión de los valores inmediatos dentro de las instrucciones, facilitando así la ejecución precisa y eficiente de las operaciones.

```
module ImmediateGenerator (
    input logic [24:0] Inst,
    input logic [2:0] ImmSrc,
    output logic [31:0] ImmExt
);

always @* begin
```

```
g case (ImmSrc)
3'b000: ImmExt = { {20{Inst[24]}}, Inst[24:13]};
3'b001: ImmExt = { {20{Inst[24]}}, Inst[24:18], Inst[4:0]};
3'b101: ImmExt = { {19{Inst[24]}}, Inst[24], Inst[0],
Inst[23:18], Inst[4:1], 1'b0};
3'b010: ImmExt = { {12{Inst[24]}}, Inst[24:5]};
3'b110: ImmExt = { {11{Inst[24]}}, Inst[24], Inst[12:5],
Inst[13], Inst[23:14], 1'b0};
default: ImmExt = 32'h00000000;
endcase
end
end
```

```
1 module ImmediateGenerator_tb;
2
    // Par metros
    parameter WIDTH = 25; // Ancho de la instrucci n
    // Se ales
    reg [WIDTH-1:0] Inst;
    reg [2:0] ImmSrc;
8
    wire [31:0] ImmExt;
    // Instancia del m dulo ImmediateGenerator
11
    ImmediateGenerator dut (
12
13
      .Inst(Inst),
      .ImmSrc(ImmSrc),
14
      .ImmExt(ImmExt)
    );
16
17
    // Generaci n de est mulos
18
    initial begin
19
      // Abre el archivo VCD
20
      $dumpfile("ImmediateGenerator_tb.vcd");
21
      $dumpvars(0, ImmediateGenerator_tb);
23
      // Inicializa las se ales
      Inst = 0;
25
      ImmSrc = 0;
27
      // Prueba de ImmSrc = 3'b000
28
      Inst = 25'b0000000010100000000000000000; // Ejemplo de instrucci n
29
      ImmSrc = 3'b000;
30
      #10;
31
32
      // Fin de la simulaci n
33
      $finish;
34
    end
35
37 endmodule
```



# 8. Data Memory

El Data Memory (Memoria de Datos) es un componente fundamental en el procesador, diseñado para gestionar las operaciones de lectura y escritura en la memoria de datos. Este módulo cuenta con varias entradas cruciales para su funcionamiento eficiente: Address y DataWr, ambas de 32 bits, que representan la dirección de memoria y los datos a escribir, respectivamente. Además, cuenta con las señales de control DMWr y DMCtrl, de un bit y tres bits respectivamente.

La Memoria de Datos está organizada en 2048 filas, cada una de un byte de tamaño. Durante la inicialización del módulo, se produce una lectura de la memoria. Sin embargo, las operaciones de lectura o escritura se realizan solo cuando es necesario, según las señales de control proporcionadas.

La salida del Data Memory, denominada DataRd, es un valor de 32 bits que representa los datos leídos desde la dirección de memoria especificada.

En resumen, el Data Memory desempeña un papel crucial en el procesador al permitir el acceso eficiente a los datos almacenados en la memoria, facilitando así la ejecución precisa y eficiente de las operaciones de lectura y escritura en el sistema

```
module DataMemory (
    input [31:0] Address,
    input [31:0] DataWr,
    input DMWr,
    input [2:0] DMCtrl,
    output logic [31:0] DataRd
 );
8
    logic [7:0] Memory [0:2048];
10
    always @(Address or DataWr or DMCtrl or DMWr) begin
12
      case (DMCtrl)
13
        3'b000: begin
14
          DataRd = {{24{Memory[Address][7]}}, Memory[Address]}; // Byte
16
17
        3'b001: begin
          DataRd = \{\{16\{Memory[Address + 1][7]\}\}, Memory[Address + 1],\}
     Memory[Address]}; // HalfWord (signed)
```

```
3'b010: begin
           DataRd = {Memory[Address + 3], Memory[Address + 2],
2.1
     Memory[Address + 1], Memory[Address]); // Word
         end
22
         3'b100: begin
           DataRd = {{24{1'b0}}, Memory[Address]}; // Byte (unsigned)
24
         3'b101: begin
26
           DataRd = {{16{1'b0}}, Memory[Address + 1], Memory[Address]}; //
27
     HalfWord (unsigned)
         end
28
         default: begin
29
           DataRd = Memory[Address]; // Por defecto, leer una palabra
30
         end
       endcase
32
33
34
       if (DMWr) begin
         #1
36
         // Si DMWr es 1, escribir en la direcci n especificada por Address
37
         if (DMCtrl == 3'b000) begin
38
           Memory[Address] <= DataWr[7:0];</pre>
         end
40
         else if (DMCtrl == 3'b001) begin
41
           Memory[Address] <= DataWr[7:0];</pre>
42
           Memory[Address + 1] <= DataWr[15:8];</pre>
43
44
         else if (DMCtrl == 3'b010) begin
45
           Memory[Address] <= DataWr[7:0];</pre>
           Memory[Address + 1] <= DataWr[15:8];</pre>
47
           Memory[Address + 2] <= DataWr[23:16];</pre>
48
           Memory[Address + 3] <= DataWr[31:24];</pre>
49
         else if (DMCtrl == 3'b100) begin
           Memory[Address] <= DataWr[7:0];</pre>
53
         else if (DMCtrl == 3'b101) begin
           Memory[Address] <= DataWr[7:0];</pre>
           Memory[Address + 1] <= DataWr[15:8];</pre>
         end
57
       end
    end
60 endmodule
```

```
timescale 1ns / 1ps

module DataMemory_tb;

reg [31:0] Address;
reg [31:0] DataWr;
```

```
reg DMWr;
    reg [2:0] DMCtrl;
    wire [31:0] DataRd;
9
10
    DataMemory dut (
       .Address(Address),
13
       .DataWr(DataWr),
       .DMWr(DMWr),
14
       .DMCtrl(DMCtrl),
       .DataRd(DataRd)
16
17
18
19
    initial begin
       $dumpfile("DataMemory_tb.vcd");
20
       $dumpvars(0, DataMemory_tb);
21
22
23
      // Test 2: Write to memory
       Address = 12;
25
      DataWr = 32'b1111111111111100;
26
      DMCtrl = 3'b010; // Word
27
      DMWr = 1;
28
       #10;
29
      DMWr = 0;
30
       #10;
31
       // Test 1: Read from memory
32
      Address = 12;
33
      DMCtrl = 3'b010; // Word
34
      DataWr = 32'h00000000;
      #10;
36
37
      // Add more tests as needed
38
       $finish;
    end
40
42 endmodule
```



# 9. Procesador Monociclo

El módulo del Procesador Monociclo es el núcleo del sistema, responsable de ejecutar las instrucciones del programa. Está compuesto por varios módulos interconectados que

trabajan en conjunto para realizar las diferentes operaciones necesarias para la ejecución de las instrucciones.

El módulo del Procesador incluye:

Program Counter (Contador de Programa): Encargado de mantener la dirección de la próxima instrucción a ejecutar. Instruction Memory (Memoria de Instrucciones): Almacena las instrucciones del programa y proporciona la instrucción actual al procesador. Control Unit (Unidad de Control): Genera señales de control necesarias para coordinar las operaciones dentro del procesador. Register Unit (Unidad de Registros): Administra los registros del procesador y realiza operaciones de lectura y escritura en ellos. Immediate Generator (Generador de Inmediatos): Extiende y organiza los valores inmediatos contenidos en las instrucciones. Branch Unit (Unidad de Ramificación): Gestiona las operaciones de salto condicional dentro del flujo de ejecución del programa. ALU (Unidad Aritmético Lógica): Realiza operaciones aritméticas y lógicas según las necesidades del procesamiento de datos. Data Memory (Memoria de Datos): Almacena datos y realiza operaciones de lectura y escritura en la memoria de datos. Estos módulos se conectan entre sí mediante señales de control y datos para coordinar la ejecución del programa de manera eficiente y precisa. Cada módulo desempeña un papel crucial en el funcionamiento del procesador, contribuyendo al procesamiento adecuado de las instrucciones y al correcto flujo de ejecución del programa.

```
'include "../InstructionMemory/InstructionMemory.sv"
  'include "../ProgramCounter/ProgramCounter.sv"
  'include "../ALUOP/ALU.sv"
  'include "../BranchUnit/BranchUnit.sv"
  'include "../ControlUnit/ControlUnit.sv"
  'include "../DataMemory/DataMemory.sv"
  'include "../ImmediateGenerator/ImmediateGenerator.sv"
  'include "../Registers/RegisterUnit.sv"
12
13 module Processor(
      input logic clk
14
15);
16
      //pc_plus-4
17
      logic [31:0] pc_out_plus_4;
19
20
      //Program Counter
      logic [31:0] pc_out;
21
      logic [31:0] instruction;
22
      logic [31:0] pc_input;
23
24
      //Control Unit
      logic [6:0] opcode;
26
      logic [2:0] Funct3;
27
      logic [6:0] Funct7;
```

```
logic ALUASrc;
      logic ALUBSrc;
30
      logic [3:0] ALUOp;
      logic DMWr;
32
      logic [2:0] DMCtrl;
33
      logic [1:0] RUDataWrSrc;
34
      //Registers Unit
36
      logic [4:0] rs1;
37
      logic [4:0] rs2;
      logic [4:0] rd;
39
40
      logic [31:0] DataWr;
41
      logic RUWr;
      logic [31:0] RURs1;
42
      logic [31:0] RURs2;
43
44
      //Imm Generator
45
      logic [24:0] Inst;
      logic [2:0] ImmSrc;
47
      logic [31:0] ImmExt;
48
49
      //Branch Unit
      logic [4:0] BrOp;
51
      logic NextPCSrc;
52
      //ALU
54
      logic [31:0] A;
      logic [31:0] B;
56
      logic [31:0] S;
58
      //Data Memory
59
      logic [31:0] Address;
60
      logic [31:0] DataRd;
62
63
64
      ProgramCounter PC(
65
           .clk(clk),
66
           .pc_input(pc_input), // Inicializar pc_input en 0 solo una vez
67
           .pc_out(pc_out)
68
      );
69
70
      // Instanciar el m dulo InstructionMemory
71
      InstructionMemory IM(
           .address(pc_out),
73
           .instruction(instruction)
74
75
      );
76
      // Extraer los bits 6 al 0 de la instrucci n para el OpCode
77
      assign opcode = instruction[6:0];
78
      assign Funct3 = instruction[14:12];
79
      assign Funct7 = instruction[31:25];
81
      // Instanciar el m dulo ControlUnit
```

```
ControlUnit CO(
            .opcode(opcode),
84
            .Funct3(Funct3),
            .Funct7(Funct7),
86
            .RUWr(RUWr),
87
            .ImmSrc(ImmSrc),
            .ALUASrc(ALUASrc),
89
            .ALUBSrc(ALUBSrc),
90
            .ALUOp(ALUOp),
91
            .BrOp(BrOp),
            .DMWr(DMWr),
93
94
            .DMCtrl(DMCtrl),
            .RUDataWrSrc(RUDataWrSrc)
95
            // Pasa otras entradas y salidas seg n sea necesario
       );
97
98
       assign rs1 = instruction[19:15];
99
       assign rs2 = instruction[24:20];
       assign rd = instruction[11:7];
102
104
       RegisterUnit RUnit(
            .rs1(rs1),
106
            .rs2(rs2),
107
            .rd(rd),
108
            .DataWr(RUDataWrSrc == 2'b10 ? pc_out_plus_4 : RUDataWrSrc ==
109
      2'b01 ? DataRd : RUDataWrSrc == 2'b00 ? S : 2'b00),
110
            .RUWr(RUWr),
            .clk(clk),
111
            .RURs1(RURs1),
112
            .RURs2(RURs2)
113
       );
114
115
116
       assign Inst = instruction[31:7];
117
       ImmediateGenerator IG(
118
            .Inst(Inst),
119
            .ImmSrc(ImmSrc),
120
            .ImmExt(ImmExt)
       );
123
       BranchUnit BU(
124
            .RURs1(RURs1),
125
            .RURs2(RURs2),
126
            .BrOp(BrOp),
127
            . NextPCSrc(NextPCSrc)
128
       );
129
130
       always @* begin
131
            pc_out_plus_4 = pc_out + 4;
132
            if (ALUASrc) begin
134
135
                A <= pc_out;
```

```
end else begin
                  A <= RURs1;
137
             end
138
139
             if (ALUBSrc) begin
140
                  B <= ImmExt;</pre>
141
142
             end else begin
                  B <= RURs2;</pre>
143
             end
144
145
            if (NextPCSrc) begin
146
147
                  pc_input <= S;</pre>
             end else begin
148
                  pc_input <= pc_out_plus_4;</pre>
149
150
             /*case(RUDataWrSrc)
153
                  2'b10: begin
                       DataWr = pc_out_plus_4;
154
                  end
155
                  2'b01: begin
156
                       DataWr = DataRd;
157
                  end
158
                  2'b00: begin
159
                      DataWr = S;
160
                  end
161
             endcase*/
162
        end
163
165
        ALU ALU(
166
             .A(A),
167
             .B(B),
             .AluOp(ALUOp),
169
             .S(S)
        );
171
172
        DataMemory DM(
174
             .Address(S),
             .DataWr(RURs2),
             .DMWr(DMWr),
176
             .DMCtrl(DMCtrl),
177
             .DataRd(DataRd)
178
        );
179
181 endmodule
```

```
module Processor_tb;
logic clk;
```

```
logic [31:0] pc_input, pc_output, instruction, rs1, rs2;
5
    // Instantiate the DUT (Processor)
6
    Processor dut (
      .clk(clk)
      // Connect other ports here
9
    );
10
11
    // Assign signals from DUT to testbench signals
12
    assign pc_input = dut.pc_input;
13
    assign pc_output = dut.pc_out;
14
    assign instruction = dut.instruction;
15
16
    assign rs1 = dut.rs1;
    assign rs2 = dut.rs2;
17
18
    // Clock generation
19
    initial begin
20
21
      clk = 0;
      forever #5 clk = ~clk;
22
23
24
    // Display values of rs1 and rs2 on every positive clock edge
26
    always @(posedge clk) begin
      $display("rs1 %h rs2 %h", rs1, rs2);
27
    end
28
29
    // Dump VCD file and finish simulation after some time
30
    initial begin
31
      $dumpfile("dump.vcd");
32
      $dumpvars(0, Processor_tb);
33
      #4000;
34
      $finish;
35
    end
38 endmodule
```

```
| Seminated 1-10, 00, 2
| Semi
```



