به نام خدا


گزارش تکلیف عملی دوم

اعضای گروه: نرگس کاری دولت آبادی - حسنا شاه حیدری

استاد اسدی

درس معماری کامپیوتر


سال 403-402



سوال اول:

باید به ترتیب عملیات ها را انجام داده و حاصل اعمال را در رجیستر R2 بریزیم. بدین ترتیب با استفاده از یک شمارنده و همچنین یک MUX میتوانیم این مدار را طراحی کنیم. همانطور که در شکل قابل مشاهده است اینکار را انجام داده ایم. البته با توجه به اینکه جاج به کلاک ها بسیار حساس است باید حواسمان باشد کلاک ها را به درستی مدیریت کرده باشیم تا مدار جواب اکسیت را بگیرد.


عکس مدار و نتیجه داوری آن را میتوانید در زیر مشاهده کنید:



```
Instruction of the control of the co
```

سوال دوم: عملکرد یک تقسیم گر را انجام میدهد که به وسیله یک شهارنده که از 32 شروع میشود مطابق دستور شروع میکنیم و تمام رجیسترها نیز 32 بیتی هستند و با جداکننده عملیات شیفت را در q , ه انجام میدهیم تا خواست سوال اجرا شود در نهایت جواب های باقیمانده و خارج قسمت را در رجیستر هایی با همین نامها میریزیم و داوری را روی آن انجام میدهیم. نکته حائز اهمیت در اجرای این کد این است که باید از gate بروی آن انجام میدهیم چراکه باعث جواب اشتباه در داوری میشود.

در قسمت زیر عکس مدار و عکس نتیجه داوری قابل مشاهده است:



```
[margenburges SUT_CA_1032_ProfAsadi_Judgement_System_master]$ /synth_valid_sh q2_tirc /we2/th2_v
logitin workpace : /nome/marger/logitim_valid_ton_workpace
inplies : ['dome', 'dovident', 'dome', 'dovident']
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Circuit 'main' has 12 nets and 10 huses.
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Circuit 'main' has 12 nets and 10 huses.
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Circuit 'main' has 12 nets and 10 huses.
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - The Board ALCHITM_ALLIO has:
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - The Board ALCHITM_ALLIO has:
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Severingenentscameing(s)
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Severingenentscameing(s)
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Severingenentscameing(s)
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Creating Mol. file: /home/marges/logitim_evolution_workspace/d2_circ_tep/main/verilog/riths/Subtractar_v
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Creating Mol. file: /home/marges/logitim_evolution_workspace/d2_circ_tep/main/verilog/arths/Camparator_v
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Creating Mol. file: /home/marges/logitim_evolution_workspace/d2_circ_tep/main/verilog/arths/Camparator_v
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Creating Mol. file: /home/marges/logitim_evolution_workspace/d2_circ_tep/main/verilog/arths/Camparator_v
[mains ] IRPG cam.church_logitin_faga_gui.Reporter - Component Register in circuit "main" has a gated clock connection(
[mains ] WMN cam.church_logitin_faga_gui.Reporter - Component Register in circuit "main" has a gated clock connection(
[mains ] WMN cam.church_logitin_faga_gui.Reporter - Component Register in circuit "main" has a gated clock connection(
[mains ] WMN cam.church_logitin_faga_gui.Reporter - Component Register in circuit "main" has a gated clock connection(
[mains ] WMN cam.church_logitin_faga_gui.Reporter
```

