

1. اگـر در بخـش swap جـای rs,rt واثعـا اشـتباه نشـده باشـه، تغييـرات لازم (3 تـا مـالتی پلکسـر و سـيگنال جديـد isSwap کـه ورودی سلکت مالتی پلکسر هاست) و سيگنال های کنترلی رو در شکل زير مشخص کردم:




در غیر این صورت (اگر در توضیحات دستور جای rs,rt اشتباه شده باشد)، ما برای این دستور تنها نیازمند تنظیم سیگنال های کنترلی هستیم: rs,rt اشتباه شده باشد)، ما برای این حورت (اگر در توضیحات دستور جای rs,rt اشتباه شده باشد)، RegDst = 0, Branch = 0, MemRead = 1, MemtoReg = 1, ALUSrc = 1, ALU operation -> ADD, MemWrite = 1, RegWrite = 1

برای addnz، یک سیگنال جدید isAnz اضافه کردم که در صورت دیدن اپکد این دستور 1 میشود. یک مالتی پلکسر برای دادن rs به عنوان ثباتی که روی آن نوشته میشود اضافه کردم و همچنین سیگنال regWrite را با کمک تعدادی گیت و یک مقایسه کننده 32 بیتی کمی تغییر دادم( اگر isAns=1 و نتیجه comparator rt,0 بتساوی باشد، regwrite جدید فعال میشود.) . سیگنال های کنترلی و تغییرات را در شکل زیر میتوانید مشاهده کنید:



برای دستور loadPC نیاز به یک مالتی پلکسر که PC+4 را به ورودی DataWrite متصل میکند و یک سیگنال کنترلی جدید که سلکت آن است، داریم. تغییرات و سیگنال هارا در شکل زیر میتوانید مشاهده کنید:





برای آخرین دستور یا همان beq هم تنها تعیین سیگنال های کنترلی کافیست. این دستور مشابه beq ای است که Alu در آن بجای تفریق، حمع میکند:

RegDst = X, Branch = 1, MemRead = 0, MemtoReg = X, ALUSrc = 0, ALU operation -> ADD, MemWrite = 0, RegWrite = 0

2. آ) ابتدا مشابه تمرین قبل مسیر بحرانی هر نوع دستور را نوشته و با توجه به زمان های داده شده در صورت سوال، زمان هریک را محاسبه میکنیم:

١. دستورات R-Type:

R\_type: I-Mem, Regs, Mux, Alu, Mux, Regs = 500+220+100+180+100+220 = 1320ps

Lw: I-Mem, max(Regs, Signextend+Mux), Alu, D-Mem, Mux, Regs = 500+220+180+1000+100+220 = 2220ps

Sw: I-Mem, Regs, Alu, D-Mem = 500+220+180+1000=1900ps

Beq: I-Mem, Regs, Mux, Alu, Mux = 00+220+100+180+100=1100ps

Register File Read

1. Memory

Register File Read

1. Memory

Register File Wide

1. Memory

Register File Wide

SINC

AU

Promotobleg

Register File Wide

AU

Promotobleg

Promotobleg

Register File Wide

AU

Promotobleg

Register File Read

AU

Promotobleg

Promotobleg

Register File Wide


Register File

Jump: I-Mem, max(Control, Sign-extend+shift-let-2+Add), Mux >= 500+90+200+150+100=1040



بنابر ایـن بیشـترین زمـان بـین دسـتورات همـانطور کـه میدانسـتیم بـرای  $\ell w$  و برابـر 2220 پیکـو ثانیـه اسـت. پـس طـول هـر کلاک باید حداقل همین مقدار (برابر با 2.22 نانوثانیه) باشد.


ب) برای آنکه سیگنال MemWrite بتواند ایجاد شود، نیاز دارد که ابتدا دستور کدگشایی شود که یعنی زمان شروع ایجاد این سیگنال از 500 پیکوثانیه بعد از لبه بالارونده کلاک است. همچنین بعد از ایجاد این سیگنال تازه روند نوشتن در حافظه که خودش 1000 پیکو ثانیه طول میکشد آغاز میشود و ما میخواهیم این 1000 پیکو ثانیه درون همان کلاک تمام شود پس این سیگنال حداکثر میتواند از بازه 500ps تا 2220-1000=220ps را استفاده کند که 720 پیکو ثانیه است.



ج) من با همون ایده قسمت ب، تخمینم از بازه زمانی ای که هرکدوم از سیگنال ها میتونن برای تولید شدن استفاده کنن که در نهایت تمام دستورات در 2220 پیکو ثانیه تموم شن رو در شکل روبرو نوشتم. همانطور که مشاهده میکنید، سیگنال Branch با زمان 1620 پیکو ثانیه، بیشترین آزادی عمل را بین سیگنال ها دارد.

د) مشابه شکل قسیمت ج، سیگنال ALUSrc باید در 120 پیکو ثانیه 600 - 1500 1500 1200 باید در 120 پیکو ثانیه ایجاد شود که کمترین زمان بین زمان هاست. این زمان بخاطر آن است که این سیگنال در lw که طولانی ترین دستور است لازم میشود.

- است. I-type دارد، پس  $rs,\ rt$  , immediate است.
- $oldsymbol{\psi}$ ) تمام تغییرات لازم را در شکل زیر داده ام. توضیحات: ابتـدا یـک سیگنال کنترلی isForr ایجـاد میکنـیم کـه آن را بـه سلکت مـالتی پلکسـری کـه ثبـات مقصـد نوشـتن را بـین rs و خروجـی مـالتی پلکسـری کـه ثبـات مقصـد نوشـتن را بـین rs و خروجـی مـالتی پلکسـری rs باشـد فعـال (برابـر۱) همچنـین rs را نیـز بـا آن بـا اسـتفاده از rs rs برای حـالتی کـه rs باشـد فعـال (برابـر۱) میکنیم. همچنین سیگنال های کنترلی این حالت را با رنگ ابی روی شکل نوشته ام:)



4. آ) این تغییرات قابلیت نوشتن یک immediate در رجیستر ها را اضافه کرده است. در صورت 1 بودن سیگنال کنترلی جدید، مقدار ورودی write data از کنار هم قرار گرفتن 16 بیت 16 بیت 0، ایجاد میشود. از آنجا که احساس میکنم آن 16 بیت 0، در نیمه کم ارزش ورودی قرار گرفته اند؛ پس این دستور برای پیاده سازی lui \$rt, imm16

## ب) تقدیم شما:

Instr	RegDst	ALUSrc	Mem toReg	Reg Write	Mem Read	Mem Write	Branch	ALUOp \	ALUOp Y	سیگنال جدید
R-type	١	•	•	١	•	•	•	١	•	0
lw	•	١ ١	١	١	١	•	•	•	•	O
sw	X	١	x	•	•	١	•	•	•	×
beq	X		x	•	•	•	١	•	١	X
دستور جدید	0	X	×	1	0	O	O	X	<b>X</b>	1

## 5. ميخوام قشنگ خلاصه بنويسم.

سیگنا
egDst
'ump
ranch
mRead
mtoReg
mWrite
CUSrc
gWrite
rai ms mt