

درس معماری کامپیوتر نیمسال دوم ۰۴–۰۳ استاد: دکتر اسدی

دانشكده مهندسي كامپيوتر

تمرین سری دوم

- پرسشهای خود را در سامانه CW و تالار مربوط به تمرین مطرح نمایید.
 - پاسخ سوالات را تایپ نمایید.
- پاسخ تمرین را به صورت یک فایل زیپ با فرمت HW2_401234567.zip آپلود کنید. فایل زیپ باید به صورتی باشد که پس از باز کردن آن بدون هیچ پوشهای فایلهای زیر با ساختار زیر قرار گرفته باشند:

```
|-- HW2T_401234567.pdf
|-- practical
    |-- HW2P_401234567_401234568.pdf
       |-- schematic.circ
        |-- verilog
            |-- circuit
                 |-- main.v
                |-- ...
            |-- gates
                |-- ...
            |-- toplevel
    I--Q2
        |-- schematic.circ
        |-- verilog
                |-- main.v
            |-- gates
                |-- ...
            |-- toplevel
                 |-- ...
```

- در صورت عدم تطابق فايل آپلود شده با فرمت بالا، تمرين شما تصحيح نخواهد شد.
 - پاسخ سوالات تئوري و گزارش تمرينهاي عملي بايد به فرمت pdf باشد.
- هر دانشجو می تواند حداکثر سه تمرین را با دو روز تأخیر بدون کاهش نمره ارسال نماید.
 - تمرینات عملی به صورت گروههای دو نفر تحویل داده شود.
 - هر دو عضو گروه موظف هستند تمرینات خود را بارگذاری کنند.
 - عواقب عدم تطابق بين پاسخ دو عضو گروه برعهده خودشان است.
- تحویل تمرین به صورت انگلیسی مجاز نیست. در صورت تحویل تمرین به صورت انگلیسی (حتی بخشی از تمرین) نمره تمرین موردنظر صفر در نظر گرفته میشود.
- در صورت مشاهده تقلب برای بار اول نمره هر دو طرف صفر می شود. در صورت تکرار نمره کل تمرینات صفر خواهد شد.

صفحه ۲ از ۷ درس معماري كامپيوتر

● استفاده از ابزارهایی مانند ChatGPT به منظور ابزار کمک آموزشی مجاز است به شرط آن که به خروجی آن اکتفا نشود.


- توجه شود که پروژه نهایی درس در گروههای چهار نفر تحویل گرفته میشود.
 سوالات با عنوان اختیاری نمرهای ندارند اما جواب دادن به آنها کمک بهسزایی در یادگیری درس میکند.

درس معماری کامپیوتر


تمارين تئوري

 ۱. فرض کنید یک بانک ثبات شامل ۳۲ ثبات ۳۲ بیتی داریم. میخواهیم یک RTL پیادهسازی کنیم به طوری که بتوان میان هر دو ثبات عملیات MOV را انجام داد. (فرض کنید که تمام قطعات ما تک بیتی هستند)

- (آ) در هر یک از حالات زیر چه قطعاتی لازم است و در هر روش به چند بیت سیگنال کنترلی نیاز داریم؟
 - اتصال نقطه به نقطه ۱
 - ارتباط common bus
- (ب) حال فرض کنید که تعداد ثباتهای خود را به ۶۴ افزایش دادهایم. چه تغییراتی در بخش الف ایجاد می شود؟
 - (ج) اگر تعداد بیتهای هر ثبات را به ۶۴ افزایش دهیم چه تغییراتی در بخش الف ایجاد می شود؟
 - ۲. (\tilde{I}) با توجه به شکل زیر، مقدار E ، R1 و E را به صورت RTL بیان کنید.



(ب) با توجه به شکل موج زیر، مقدار R1 و E، R1 و R2 را در هر واحد زمانی مشخص کنید. (فرض کنید که reset (ب) با توجه به شکل موج زیر، مقدار ثباتها را برابر با صفر مه گذارد.)




۳. ماشین حالت ۳ زیر را در نظر بگیرید.

¹Point-to-Point

 $^{^2}$ Waveform

³State Machine

درس معماری کامپیوتر



این ماشین مربوط به سیستمی دارای * ثبات $^{\Lambda}$ بیتی با نامهای R0 , R1 , R2 است. بسته به حالتی * که در حال حاضر در آن هستیم، اتفاقات خاصی در هر لبه ساعت $^{\Lambda}$ می افتد. اتفاقات مربوطه به صورت زیر هستند:

- حالت A : در این حالت در هر لبه ساعت ثبات R0 با عدد ۱ جمع می شود.
- حالت B: در این حالت در هر لبه ساعت مقدار R2 برابر حاصل عملیات R0 بین R0 و R0 قرار داده می شود. همچنین مقدار ثبات R0 با یک جمع می شود (ولی در عملیات R0 مذکور مقدار قدیمی آن استفاده می شود.)
- حالت C: در این حالت ابتدا مقدار R1 یکی کم میشود و سپس مقدار R2 برابر حاصل جمع مقدار R2 بعلاوه مقدار (جدید) R1 قرار داده میشود.

دقت کنید در تمام عملیاتهای جمع مذکور، بیت نقلی در صورت ایجاد شدن دور ریخته می شود. همچنین دقت کنید در لبه ساعتی که در حال خروج از یک حالت هستیم هم عملیاتهای مربوط به آن حالت انجام خواهند شد.

- (آ) با استفاده از زبان RTL این سیستم را شبیهسازی کنید.
- (ب) شمای مدار منطقی مناسب برای پیادهسازی این سیستم را بکشید. اجازه استفاده از بلوکهای جمع، مقایسه و دیگر بلوکهای رایج را دارید.
- ۴. مجموعه دستورات زیر را در نظر بگیرید. در هر سیکل زمانی، بر اساس مقدار فعلی ثباتها، یکی از دستورات زیر اجرا می شود:
 - $(R1 \neq 0)(R0 = 0) : R0 \leftarrow 1, \quad R2 \leftarrow R2 + R1$
 - $(R1 \neq 0)(R0 = 1) : R0 \leftarrow 2, \quad R1 \leftarrow R1 1$
 - $(R1 \neq 0)(R0 = 2) : R0 \leftarrow 3, \quad R2 \leftarrow R2 \times 2$
 - $(R1 \neq 0)(R0 = 3) : R0 \leftarrow 4, \quad R2 \leftarrow R2\%R1$
 - $(R1 \neq 0)(R0 = 4) : R0 \leftarrow 0, \quad R1 \leftarrow R1 (R2\&1)$
 - (R1 = 0): **Terminate**

فرض كنيد ابتدا R1=5 ، R0=0 و R2=1 هستند.

- ۱. مقادیر نهایی ثباتهای R1 ، R0 و R2 را پس از اجرای این دستورات گزارش کنید.
 - ۲. چند سیکل زمانی (چند مرحله) از اجرای دستورات گذشته است؟
 - ۳. در هر سیکل، کدام دستور (متناسب با مقدار RO) اجرا شده است؟
- ۴. برای رسیدن به این مقادیر نهایی، هر کدام از حالتهای R0 چند بار تکرار شدهاند؟

 $^{^4}$ State

⁵Clock Edge

درس معماري کامپيوتر

0. یک طراحی به زبان RTL ارائه دهید که مقدار ب.م.م (بزرگترین مقسوم علیه مشترک) دو مقدار r1 و r1 و r2 را محاسبه کرده و نتیجه را در r3 ذخیره کند. در واقع طراحی ارائه شده توسط شما باید به صورت ترتیبی، در چند چرخه ساعت مقدار ب.م.م را محاسبه کرده و در نهایت در یک وضعیت ثابت بماند که در آن مقدار داخل r3 مقدار ب.م.م است. مقدار نهایی ثباتهای r3 و r3 فاقد اهمیت است. (در حل این سوال مجاز به استفاده از تقسیم نمی باشید!)

```
S: R_3 \leftarrow 0, S \leftarrow 0, E \leftarrow 0, F_0 \leftarrow 1, R_1 \leftarrow R_0
```

 $F_0: R_1 \leftarrow \overline{R_1}, F_0 \leftarrow 0, F_1 \leftarrow 1$

 $F_1: R_1 \leftarrow R_1 + 1, F_1 \leftarrow 0, F_2 \leftarrow 1$

 $F_2: R_2 \leftarrow R_2 + R_1, F_2 \leftarrow 0, F_3 \leftarrow 1$

 $F_3: F_3 \leftarrow 0, (R_2 < 0): [R_2 \leftarrow R_2 + R_0, E \leftarrow 1], (R_2 \ge 0): [R_3 \leftarrow R_3 + 1, F_2 \leftarrow 1]$

۷. با توجه به دستورات زیر:

```
p: X <= A, B <= A
q: M <= X
r: Y <= M, R <= M
s: A <= R XOR Y
t: B <= A + Y
```

با استفاده از گذرگاه مشترک و $tri-state\ buffer، مداری طراحی کنید که دستورات را در یک کلاک انجام شود. همچنین <math>A$ و B و X و B و A نقیب فلاپهای تکبیتی هستند. (B و B و B سیگنالهای کنترلی هستند.)

- ۸. سوال اختیاری با توجه به ساختار RTL و RTL به بخش های زیر پاسخ دهید.
- (آ) فرض کنید که مجموعه دستورات ما ۲ آدرسه هستند و در مجموع ۴ تا ثبات R1, R2, R3, R4 داریم، حال مقدار نهایی O را بر اساس دستورات RTL بنویسید. فرض کنید که هر کدام از حروف در اصل آدرسی از حافظه هستند و باید در ثبات بارگذاری شود.

$$O = \frac{(a+b+c) \times (d \times e - f)}{g+h \times i}$$

- (ب) حال فرض کنید که دستورات ما تک آدرسه هستند و باید از انباشتگر $^{\vee}$ استفاده کنید و با این فرض جدید کد مربوط به بخش (آ) را پیاده سازی کنید.
- (ج) فرض کنید همان ثبات های بخش (آ) را داریم و هر کدام ۸ بیتی هستند. در ثبات اول مقدار $(F2)_H$ و ثبات دوم مقدار $(FA)_H$ و ثبات سوم مقدار $(B9)_H$ و در ثبات آخر مقدار $(EA)_H$ به ترتیب از چپ به راست بارگذاری می شوند. محتوای هر ثبات را بعد از اجرای کامل کد زیر با راه حل کامل مشخص کنید.
- (i) $R1 \leftarrow R1 + R2, R3 \leftarrow R3 + \operatorname{shl}(R4)$
- (ii) $R3 \leftarrow R3 \land R4, R2 \leftarrow R2 + 1$
- (iii) $R1 \leftarrow R1 R3$
- (iv) $R1 \leftarrow sar(R3) \oplus cir(R4)$

Load⁹ Accumulator⁹ درس معماری کامپیوتر صفحه ۶ از ۷

تمارين عملي

برای آزمون تمرین به آخرین نسخه سامانه داوری نیازمندید. بنابرین کافیست مخزن سامانه داوری را git pull کنید.

۱. عملیاتهای انجامشده روی ثباتهای R1 و R2 را در RTL زیر در نظر بگیرید.

 $R2 \leftarrow -R1$

 $R2 \leftarrow R1\&R2$

 $R2 \leftarrow -R2$

 $R2 \leftarrow R1 + R2$

- (آ) عملکرد این مدار را توضیح دهید.
- (ب) در نرمافزار logisim-evolution مداری مطابق RTL توصیف شده طراحی کنید.

Inputs:

- in1 (32 bits)
- load
- clk

Outputs:

• out1 (32 bits)

نحوه طراحی این مدار باید به صورتی باشد که در ابتدا سیگنال Load فعال شود و مقدار ورودی در R1 قرار بگیرد. سپس پس از چهار کلاک در R2 حاصل قرار بگیرد و در خروجی نمایش داده شود.

نحوه داوری این سوال به صورت زیر خواهد بود:

./synth_valid.sh schematic.circ HW2/tb1.v

Flowchart .۲ موجود در شکل ۱ را در نظر بگیرید. مدار تقسیمکننده ای با توجه به عملکرد توصیف شده طراحی کنید.

Inputs:

- divisor (32 bits)
- dividend (32 bits)
- start
- clk

Outputs:


- quotient (32 bits)
- remainder (32 bits)
- done

طراحی شما باید به گونهای باشد که با فعال شدن سیگنال start فرآیند تقسیم شروع شود و پس از پایان آن، سیگنال done فعال شود و مقادیر خارجقسمت و باقیمانده در خروجی قرار بگیرند.

نحوه داوری این سوال به صورت زیر خواهد بود:

./synth_valid.sh schematic.circ HW2/tb2.v

درس معماری کامپیوتر صفحه ۷ از ۷



شکل ۱: Flowchart تقسیمکننده

همچنین برای اطمینان از توصیف میتوانید به پیاده سازی وریلاگ قرار گرفته در مخزن توجه کنید.