.1

آ) مـن تـوی شـکل Data هـای مشـترک و زمـان سـاخت و استفادشـون رو علامـت زدم (خونـه هـایی کـه توشـون پـر شـده داده هـای درست رو دارن و خونه هایی که دورشون دایره مشکی داره داده رو نیاز دارن):

Instructions								Cy	vcles							
Instructions	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
MOVI R1, X	F	D	E1	E2	E3	M	W									
MOVI R2, Y		F	D	E1	E2	E3	M	W								
MUL R4, R1, R1			F	D	-	ŒD	E2	E3	M	W						
MUL R1, R1 R2				F	-	\bigcirc	ΕĨ	E2	E3	M	W					
ADD R4 R5, R6						F	D	E1	E2	E3	M	W				
ADD R5, R2, R4							F	(D)	-	-	E 1)	$\overline{\text{E2}}$	E3	M	W	
SUBI R3, R1, 2048								F	-	-	(D)	<u>E1</u>	E2	E3	M	W
JNZ L1											F	D	-	-	E1	

همانطور که در تصویر مشاهده میکنید، 4 کلاک مستعد Forwarding داده هستند. در دستوراتی که از Data رجیستر ها استفاده میکنند، یا باید داده در مرحله Decode که داده ها از رجیستر خوانده میشوند، به ما برسند(یا $Write\ back قبلا انجام شده باشه یا داده پاس داده شود) و یا باید در کلاک بعد به <math>E1$ پاس داده شوند. پس اگر فرض کنیم که $Data\ Forwarding$ بین قسمت های مرحله فعلی که داده را دارند انجام میشود، داریم:

- میان R2 و در کلاک 11 ام به R4 نیاز داریم. R4 ام به R4 و در کلاک 11 ام به R4 نیاز داریم. R4
- میان $\mathcal{R}1$ و یا $\mathcal{R}1$ و یا $\mathcal{R}1$ و ما $\mathcal{R}1$ و جود دارد چون در دستور $\mathcal{R}1$ ام به $\mathcal{R}1$ نیاز داریم و این نیاز را یا در کلاک $\mathcal{R}1$ ام و یا در کلاک $\mathcal{R}1$ ام در کلاک $\mathcal{R}1$ ام و یا در کلاک و یا در کلاک $\mathcal{R}1$ ام و یا در کلاک و یا در کل
- R1 میان $Data\ Forwarding\ D, W$ و در کلاک R ام به R2 و در کلاک R1 ام به R2 و در کلاک R1 ام به R1 ام به R1 ام به R2 نیاز داریم.

پن: در دستور آخر پرش به پرچم z نیاز دارد ولی من معتقدم که این فلگ در مرحله E3 در کلاک 14 ام ست شده است و نیازی به چک کردن دستی R13 و $Data\ Forwarding$ برای آن نیست...

- ب) ایس پردازنده از interlocking به صورت سخت افزاری استفاده میکند زیرا Hazard هارا با g stall و Data Forwarding و no- ایس پردازنده از no- استفاده از الگر با لحاظ کردن تغییراتی در کد مانند استفاده نکردن دستورات وابسته، استفاده از op و یا code reordering آن هارا هندل کرده بود، نرم افزاری حساب میشد)
- ج) چون X=4 است پس در ابتدای این کد R1 برابر با A شده است و سپس وارد حلقه ای شده است که با ضرب A (که چون A است پس در ابتدای دیگر تغییری نکرده است، درین کد برابر با A است) در آن، آن را تغییر میدهد و با رسیدن آن یه چون A بوده و در جای دیگر تغییری نکرده است، درین کد برابر با A است) در آن، آن را تغییر میدهد و با رسیدن آن یه A بازد A ب
 - $\mathcal{N}=2+8^*6+1=51$ دستور قبل از حلقه، 8 بار اجرای کامل حلقه 6 دستور در هر حلقه) و یک بار دستور اول حلقه: 2
- ه) برای خارج شدن از حلقه باید R1 برابر R1 برابر R2 شود که یعنی از زمانی که R1=1024 است، تنها یک بار دیگر باید حلقه انجام شود. پس در چرخه T+10 دستور آخر واکشی میشود و برای اجرای کامل آن بخاطر R1=1024 دستور قبل و وابسته نبودن داده خودش به R1=1024 کلاک دیگر نیاز داریم. پس کلاک R1=1024 ام آخرین چرخه برنامه است.



2. میدانیم throughput به تعداد دستورات یا عملیات هایی اطلاق می شود که پردازنده قادر است در یک واحد زمان انجام دهد. پس برای بیشینه شدن آن کافیست زمان هرکلاک را کمینه کنیم:

$$argmin T_p = argmin \frac{20}{n} + 0.05n \stackrel{\frac{d}{dn}}{\Longrightarrow} -\frac{20}{n^2} + 0.05 = 0 \implies n^2 = 400 \implies n = 20$$

$$Throughpu_{max} = \frac{number\ of\ cores}{latency} = \frac{1}{1 \times \left(\frac{20}{20} + 0.05 \times 20\right) \times 10^{-9}} = 500 Mhz$$

3. بدون دور زدن:

Instruction	1	2	3	4	5	6	7	8	9	10	11	12
Sub \$2, \$3, \$1	\mathcal{F}	D	Х	М	W							
Lw \$5, 0(\$2)		\mathcal{F}	d*	ď [⋆]	D	Х	М	W				
Addi \$4, \$5, 1					\mathcal{F}	ď [⋆]	ď [⋆]	D	Х	М	W	
Add \$5, \$3, \$1								\mathcal{F}	D	Х	М	W


دور زدن کامل:

Instruction	1	2	3	4	5	6	7	8	9	10	11	12
Sub \$2, \$3, \$1	\mathcal{F}	D	Х	М	W							
Lw \$5, 0(\$2)		\mathcal{F}	D	Х	М	W						
Addi \$4, \$5, 1			F	\mathcal{D}	ď∗	Х	М	W				
Add \$5, \$3, \$1				\mathcal{F}	ď⁴	\mathcal{D}	Х	М	W			

$$SpeedUp = \frac{ET_1}{ET_2} = \frac{12}{9} = 1.33 \implies 33\%$$

:a عد (آ .4

Instruction	1	2	3	4	5	6	7	8	9	10	11	12	13	14
LW R2, O(R2)	F	D	Х	M	W									
BEQ R2, R0, Label1		F	Ф	-	Х	М	W							
LW R2, O(R2)			F	-	D	Х	M	W						
BEQ R2, R0, Label1					F	D	-	Х	М	W				
OR R2, R2, R3									\mathcal{F}	D	Х	M	W	
SW R2, 0(R5)										\mathcal{F}	D	Х	М	W



کد *6*:

Instruction	1	2	3	4	5	6	7	8	9	10	11	12	13	14
LW R1, 0(R1)	F	D	Х	М	W									
BEQ R2, R0, Label2		F	D	-	Х	М	W							
LW R3, O(R2)						\mathcal{F}	D	Х	\mathcal{M}	W				
BEQ R3, R0, Label1							F	D	-	Х	М	W		
BEQ R2, R0, Label2								F	-	D	Х	М	W	
SW R1, 0(R2)										\mathcal{F}	D	Х	\mathcal{M}	W

:a عد **(ب**

Instruction	1	2	3	4	5	6	7	8	9	10	11	12	13	14
LW R2, O(R2)	\mathcal{F}	D	Х	М	W									
BEQ R2, R0, Label1 (delay slot)		F	D	-	Х	М	W							
OR R2, R2, R3			\mathcal{F}	-	D	Х	\mathcal{M}	W						
LW R2, O(R2)					\mathcal{F}	D	Х	\mathcal{M}	W					
BEQ R2, R0, Label1						F	D	-	Х	М	W			
OR R2, R2, R3 (delay slot)							\mathcal{F}	-	D	Χ	М	W		
SW R2, O(R5)										\mathcal{F}	D	Χ	\mathcal{M}	W

:6 کد

Instruction	1	2	3	4	5	6	7	8	9	10	11	12	13	14
LW R1, 0(R1)	F	D	Х	М	W									
BEQ R2, R0, Label2		F	D	-	Х	М	W							
LW R3, O(R2) (delay slot)			\mathcal{F}	-	D	Х	М	W						
BEQ R3, R0, Label1						\mathcal{F}	D	X	М	W				
ADD R1, R3,R1							\mathcal{F}	D	Х	M	W			
BEQ R2, R0, Label2								\mathcal{F}	D	Х	М	W		
LW R3, 0(R2) (delay slot)									\mathcal{F}	D	Х	М	W	
SW R1, 0(R2)										\mathcal{F}	\mathcal{D}	Х	\mathcal{M}	W

```
toupper:

101 lb $t2, 0($a0)
101 beq $t2, $0, exit  # stop at end of string
100 blt $t2, 97, next  # not lowercase
100 bgt $t2, 122, next  # not lowercase
100 sb $t2, $t2, 32  # convert to uppercase
100 addi $a0, $a0, 1
100 ddi $a0, $a0, 1
100 in the string
101 exit:
102 ddi $a0, $a0, 1
103 ddi $a0, $a0, 1
104 doi:
105 di $a0, $a0, 1
105 di $a0, $a0, 1
106 di $a0, $a0, 1
107 di $a0, $a0, 1
108 di $a0, $a0, 1
109 di $a0, $a0, 1
```

5. آ) در تصویر تعداد اجرای هر دستور را نوشتم. پس سرجمع 803 دستور اجرا میشود.

ب) در معماری single cyvle همواره CPI برابر 1 است. $ExecuteTime = IC \times CPI \times ClockCycleTime$ $= 803 \times 1 \times 8 = 6424 \, ns$

Write میخورد چون داده t2 در پایان مرحله t2 تازه میرسد و در کلاک بعد قبل از آنکه t2 در پایان مرحله t2 دستور دوم هر بار t301 میخورد چون داده t2 به بار t2 در کلاک بعد قبل از آنکه t301 میخود میتوانیم آن را با t2 میکنند. په سر جمع t301 به طور تقریبی t301 کلاک حروم میکنند. په داریم: اجرا میشوند، بنابراین در آن t2 مواقع که اشتباه پیشبینی میکنند به طور تقریبی t2 کلاک حروم میکنند. په داریم: t2 در t2 کلاک حروم میکنند. t301 در t2 در t301 در t30

د) خط لوله ای نسبت به تک چرخه ای 209٪ بهبود دارد.

$$speedup = \frac{ExecTime_{single}}{ExecTime_{pipeline}} = \frac{6424}{1039.1 \times 1 \times 2} = 3.09$$

6. أ) مكانيزم پيشبينى كننـدەى ٢ بيتى(2-bit saturating counter) يكى از روشھاى پيشبينى پـرش (branch prediction) در معمارى كامپيوتر است. بـراى هـر دسـتور پـرش شـرطى، يـک شـمارندەى ٢ بيتـى نگـه داشـته مىشـود. ايـن شـمارندە مىتوانـد ۴ مقدار داشته باشد:

مقدار شمارنده	حالت	پیشبینی
00	Strongly Not Takenخیلی احتمال عدم پرش	Not Taken
01	Weakfy Not Takenاحتمال کم عدم پرش	Not Taken
10	Weakfy Takenاحتمال کم پرش	Taken
11	Strongly Takenخیلی احتمال پرش	Taken

عملکرد:

- 1. در ابتدا برای هر پرش، شمارنده در یک مقدار تنظیم می شود (مثلاً Strongly Taken .1
 - در هر بار اجرای پرش:
- اگر پیش بینی درست باشد \leftarrow شمارنده تغییر نمی کند یا به سمت همان جهت حرکت می کند.
 - اگر پیش بینی غلط باشد \leftarrow شمارنده به سمت جهت مخالف یکی کم یا زیاد می شود.
 - 3. به این ترتیب، سیستم در مقابل تغییرات ناگهانی در رفتار پرشها مقاوم است.

یک پیشبینیکننده ۱ بیتی با کوچکترین تغییر رفتار سریعاً پیشبینی را عوض میکند اما ۲ بیتی با دو مرحله ی میانی (weakly taken / weakly not taken) پایداری بیشتری دارد.

مزايا:

- پایداری بیشتر از پیشبینی ۱ بیتی
- مقاوم در برابر نوسانهای کوچک در رفتار پرش
- بسیار ساده برای پیادهسازی در سختافزار (فقط یک شمارنده ۲ بیتی برای هر آدرس پرش)