





1. اگر در بخش *swap* جای *rs,rt* واثعا اشتباه نشده باشد، تغییرات لازم (3 تا مالتی پلکسر و سیگنال جدید *isSwap* که ورودی سلکت مالتی پلکسر هاست) و سیگنال های کنترلی رو در شکل زیر مشخص کردم:




در غیر این صورت (اگر در توضیحات دستور جای *rs,rt* اشتباه شده باشد)، ما برای این دستور تنها نیازمند تنظیم سیگنال های کنترلی هستیم:
 $RegDst = 0, Branch = 0, MemRead = 1, MemtoReg = 1, ALUSrc = 1, ALU operation \rightarrow ADD, MemWrite = 1, RegWrite = 1$

برای *addnz*، یک سیگنال جدید *isAnz* اضافه کردم که در صورت دیدن اپکد این دستور 1 میشود. یک مالتی پلکسر برای دادن *rs* به عنوان ثباتی که روی آن نوشته میشود اضافه کردم و همچنین سیگنال *regWrite* را با کمک تعدادی گیت و یک مقایسه کننده 32 بیتی کمی تغییر دادم (اگر $isAns=1$ و نتیجه *rt,0* comparator بتساوی باشد، *regwrite* جدید فعال میشود). سیگنال های کنترلی و تغییرات را در شکل زیر میتوانید مشاهده کنید:



برای دستور *loadPC* نیاز به یک مالتی پلکسر که $PC+4$ را به ورودی *DataWrite* متصل میکند و یک سیگنال کنترلی جدید که سلکت آن است، داریم. تغییرات و سیگنال هارا در شکل زیر میتوانید مشاهده کنید:



برای آخرین دستور یا همان *brumz* هم تنها تعیین سیگنال های کنترلی کافیست. این دستور مشابه *beq* ای است که *Alu* در آن بجای تفریق، جمع میکند:

$RegDst = X, Branch = 1, MemRead = 0, MemtoReg = X, ALUSrc = 0, ALU\ operation \rightarrow ADD, MemWrite = 0, RegWrite = 0$

2. ابتدا مشابه تمرین قبل مسیر بحرانی هر نوع دستور را نوشته و با توجه به زمان های داده شده در صورت سوال، زمان هریک را محاسبه میکنیم:

۱. دستورات R-Type:

$R_type: I-Mem, Regs, Mux, Alu, Mux$
 $Regs = 500 + 220 + 100 + 180 + 100 + 220 = 1320ps$



۲. دستور lw:

$Lw: I-Mem, \max(Regs, Sign-extend + Mux), Alu, D-Mem, Mux$
 $Regs = 500 + 220 + 180 + 1000 + 100 + 220 = 2220ps$



۳. دستور sw:

$Sw: I-Mem, Regs, Alu, D-Mem = 500 + 220 + 180 + 1000 = 1900ps$



۴. دستور beq:


$Beq: I-Mem, Regs, Mux, Alu, Mux = 500 + 220 + 100 + 180 + 100 = 1100ps$



$Jump: I-Mem, \max(Control, Sign-extend + shift-left-2 + Add), Mux \geq 500 + 90 + 200 + 150 + 100 = 1040$

بنابر این بیشترین زمان بین دستورات همانطور که میدانستیم برای lw و برابر 2220 پیکو ثانیه است. پس طول هر کلاک باید حداقل همین مقدار (برابر با 2.22 نانو ثانیه) باشد.

(ب) برای آنکه سیگنال $MemWrite$ بتواند ایجاد شود، نیاز دارد که ابتدا دستور کدگشایی شود که یعنی زمان شروع ایجاد این سیگنال از 500 پیکو ثانیه بعد از لبه بالارونده کلاک است. همچنین بعد از ایجاد این سیگنال تازه روند نوشتن در حافظه که خودش 1000 پیکو ثانیه طول میکشد آغاز میشود و ما میخواهیم این 1000 پیکو ثانیه درون همان کلاک تمام شود پس این سیگنال حداکثر میتواند از بازه $500ps$ تا $2220-1000=1220ps$ را استفاده کند که 720 پیکو ثانیه است.




(ج) من با همون ایده قسمت ب، تخمینم از بازه زمانی ای که هر کدام از سیگنال ها میتونن برای تولید شدن استفاده کنن که در نهایت تمام دستورات در 2220 پیکو ثانیه تموم شن رو در شکل روبرو نوشتیم. همانطور که مشاهده میکنید، سیگنال $Branch$ با زمان 1620 پیکو ثانیه، بیشترین آزادی عمل را بین سیگنال ها دارد.

(د) مشابه شکل قسمت ج، سیگنال $ALUSrc$ باید در 120 پیکو ثانیه ایجاد شود که کمترین زمان بین زمان هاست. این زمان بخاطر آن است که این سیگنال در lw که طولانی ترین دستور است لازم میشود.

3.آ) چون این دستور $rs, rt, immediate$ دارد، پس I -type است.

(ب) تمام تغییرات لازم را در شکل زیر داده ام. توضیحات: ابتدا یک سیگنال کنترلی $isForr$ ایجاد میکنیم که آن را به سلکت مالتی پلکسری که ثبات مقصد نوشتن را بین rs و خروجی مالتی پلکسر $RegDst$ تعیین میکند، میدهیم. همچنین $PCSrc$ را نیز با آن با استفاده از Not, And, Or برای حالتی که $zero = 0$, $isForr = 1$ باشد فعال (برابر 1) میکنیم. همچنین سیگنال های کنترلی این حالت را با رنگ ابی روی شکل نوشته ام :





4. (آ) این تغییرات قابلیت نوشتن یک *immediate* در رجیسترها را اضافه کرده است. در صورت 1 بودن سیگنال کنترلی جدید، مقدار ورودی *write data* از کنار هم قرار گرفتن 16 بیت *immediate* و 16 بیت 0، ایجاد میشود. از آنجا که احساس میکنم آن 16 بیت 0، در نیمه کم ارزش ورودی قرار گرفته اند؛ پس این دستور برای پیاده سازی *lui* است: *lui \$rt, imm16*

ب) تقدیم شما:

Instr	RegDst	ALUSrc	Mem to Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp ۱	ALUOp ۲	سیگنال جدید
R-type	۱	۰	۰	۱	۰	۰	۰	۱	۰	0
lw	۰	۱	۱	۱	۱	۰	۰	۰	۰	0
sw	x	۱	x	۰	۰	۱	۰	۰	۰	x
beq	x	۰	x	۰	۰	۰	۱	۱	۱	x
دستور جدید	0	X	X	1	0	0	0	x	X	1

5. میخوام قشنگ خلاصه بنویسم.

سیگنال	Stuck at 0	Stuck at 1
RegDst	در دستورات R-type دیگه <i>rd</i> پر و سلام بر <i>rt</i>	در دستورات I-type، خدافظ <i>rt</i> و سلام بر مقصد رندوم
Jump	خداحافظ <i>Jump</i>	در همه دستورات بجز <i>Jump</i> ، سلام بر <i>PC</i> رندوم
Branch	خداحافظ <i>Branch</i>	در همه دستورات جز <i>Branch</i> که <i>zero</i> هم 1 شده، سلام بر <i>PC</i> رندوم
MemRead	خداحافظ خواندن از حافظه (مثل <i>lw</i> و...)	خدافظ نوشتن بر حافظه (اگر همزمان ممکن نباشن) (مثل <i>sw</i>)
MemtoReg	نوشتن از حافظه بر ثبات ها پر (مثل <i>lw</i> و...)	نوشتن خروجی <i>Alu</i> بر ثبات ها پر و سلام بر داده ی چرت و پرت روی ثبات ها (مثل R-type ها)
MemWrite	خدافظ نوشتن بر حافظه (اگر همزمان ممکن نباشن) (مثل <i>sw</i>)	خدافظ خواندن از حافظه (اگر همزمان ممکن نباشن) (مثل <i>lw</i>) و سلام بر داده رندوم روی حافظه!
ALUSrc	دیگه ورودی <i>immediate</i> به <i>ALU</i> پر و مثلاً <i>sw</i> و <i>lw</i> (I-type) به مشکل میخورن	دیگه <i>rt</i> به <i>ALU</i> ورودی داده نمیشه و R-type ها غالباً به مشکل میخورن
RegWrite	در دستورات R-type یا <i>lw</i> و موارد مشابه، خداحافظ نوشتن روی ثبات ها	سلام بر داده چرتو پرت روی ثبات ها