


به نام خدا تکلیف عملی اول اعضای گروه: حسنا شاه حیدری – 402106094 نرگس کاری دولت آبادی – 402110821 دکتر اسدی معماری کامپیوتر




گزارشکار فرآیند عملی تمرین اول : ابتدا از لینک قرار داده شده ابزار Logisim را دانلود کرده :






سپس به محیط آن وارد میشویم که همانگونه که در آزمایشگاه مدار منطقی نیز تا حدی با این ابزار آشنا شدیم این ابزار برای شبیه سازی مدارهای منطقی به کار میرود:


طبق توضیحا داده شده در داک نیاز است تا یک adder را شبیه سازی کنیم که مدار آن را مطابق شکل زیر شبیه سازی کردیم. بدین منظور خودمان یک full_adder یک بیتی هم طراحی کردیم. سپس فایل آن را در بخش مورد نیاز نیز قرار دادیم:




حال نیاز است تا خروجی وریلاگ از آن بگیریم، از نوار بالای صفحه کمک میگیریم:









در مقصدی که تعیین کردیم پوشه ای با محتوای مورد نیازمان تولید میشود. کامندهای مورد نظر را در ترمینال پیاده سازی میکنیم:

```
Larges@narges SUT_CA_4832_ProfAsadi_Judgement_System_master]$ ./synth_valid.sh HWI/schematic.circ HWI/tb@.v
logisim workspace : /home/narges/logisim_evolution_workspace
inpins: ['b', 'sub.notadd', 'a']
outpins: ['s', 'cout']
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "full_adder"
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - circuit "full_adder" passed DRC check.
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - Gircuit "full_adder" passed DRC check.
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" has 9 nets and 3 buses.
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" has 9 nets and 3 buses.
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" has 9 nets and 3 buses.
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - The Board ALCHITRY_AU_IO has:
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - Button(s)
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - 3 DLed(s)
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - 3 DLed(s)
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - 3 DLed(s)
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - (reating HDL file: /home/narges/logisim_evolution_workspace/schematic.circ.tmp/main/verlog/gates/AMD_GATE.v
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - (reating HDL file: /home/narges/logisim_evolution_workspace/schematic.circ.tmp/main/verlog/gates/AMD_GATE.v
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - (reating HDL file: /home/narges/logisim_evolution_workspace/schematic.circ.tmp/main/verlog/gates/AMD_GATE.v
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - (reating HDL file: /home/narges/logisim_evolution_workspace/schematic.circ.tmp/main/scripts/vivadoCreateProject.tcl
[main] IMFO com.cburch.logisim.fpga.gui.Reporter - (reating HDL file: /home/narg
```

همانطور که قابل مشاهده است، کلمه ACCEPTED در نتیجه داوری مدار به آن داده شد و کار به پایان رسید.