

در این تمرین، هدف پیادهسازی یک پردازنده MIPS به صورت Single Cycleبود. برای این منظور، از ALU ساختهشده در تمرین سوم استفاده گردید که به صورت کاملاً ترکیبی (Combinational) بازطراحی شد تا نیاز به کلاک نداشته باشد. پشتیبانی از دستورات ضرب و تقسیم در این ALU لازم نبود.

پردازنده طراحی شده شامل پنج مرحله اصلی پردازش دستور بود که به صورت یکپارچه در یک سیکل زمانی اجرا میشوند:

- Instruction Fetch .1
- Instruction Decode .2
 - Execution .3
 - Memory Access .4
 - Write Back .5

در طراحی مدار، از قطعات موجود در فایل schematic.circمانند استه به نیاز، تغییر یافته یا جایگزین شدند. Register File

پردازنده طراحی شده قادر به اجرای مجموعهای از دستورات پایهای MIPS بود، از جمله:

- add, addi, sub
 - and, or, xor
 - sll, srl, sra •



برای تست عملکرد صحیح پردازنده، از مکانیزم JTAGجهت مقداردهی اولیه به حافظه برنامه و داده استفاده شد. این روش امکان بارگذاری آسان وضعیت حافظه و مشاهده نتایج را فراهم کرد.

عملکرد پردازنده با موفقیت تست و تأیید شد. در تصویر زیر نمای کلی مدار و نتیجه اجرای صحیح دستورات در محیط شبیه سازی قابل مشاهده است.

```
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "regfile" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "regfile" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "regfile" has a gated clock connection!
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "regfile" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "jiag_ram8" has a gated clock connection!
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating MDL file: /home/narges/logisim_evolution_workspace/mainn.ctrc.tmp/main/verilog/ctrcuit/jiag_ram8.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating MDL file: /home/narges/logisim_evolution_workspace/mainn.ctrc.tmp/main/verilog/ctrcuit/jiag_ram84.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating MDL file: /home/narges/logisim_evolution_workspace/mainn.ctrc.tmp/main/verilog/ctrcuit/jiag_ram84.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating MDL file: /home
```