



بسمه تعالی

آزمایشگاه معماری کامپیوتر

دکتر سربازی آزاد

نرگس کاری

سروش داوران

گزارش شماره ۱

تاریخ: ۱ اردیبهشت ۱۴۰۵

شماره دانشجویی: ۴۰۲۱۱۰۸۲۱

شماره دانشجویی: ۴۰۲۱۰۵۹۸۷

آزمایش اول: طراحی و پیاده‌سازی جمع‌کننده ده‌دهی سه‌رقمی

هدف آزمایش

هدف از این آزمایش آشنایی با نحوه طراحی، پیاده‌سازی و تحلیل عملکرد جمع‌کننده‌های ده‌دهی (BCD) به صورت سلسله‌مراتبی است. در این آزمایش ابتدا یک جمع‌کننده تک‌بیتی طراحی می‌شود، سپس با استفاده از آن یک جمع‌کننده ده‌دهی یک‌رقمی ساخته شده و در نهایت با اتصال سه جمع‌کننده یک‌رقمی، یک جمع‌کننده ده‌دهی سه‌رقمی پیاده‌سازی می‌گردد. همچنین صحت عملکرد مدار با اعمال مجموعه‌ای از ورودی‌های آزمون و مقایسه خروجی‌های مشاهده‌شده با نتایج مورد انتظار بررسی می‌شود.

تئوری و پیش‌زمینه

جمع‌کننده تک‌بیتی (Full Adder)

جمع‌کننده تک‌بیتی ساده‌ترین واحد جمع در مدارهای دیجیتال است که شامل دو ورودی تک‌بیتی و یک ورودی حمل (Carry-in) بوده و دو خروجی شامل حاصل جمع (Sum) و حمل خروجی (Carry-out) تولید می‌کند. این بلوک مبنای ما برای ساخت جمع‌کننده‌های بزرگ‌تر است. رابطه عملکردی آن به صورت زیر است:

$$S = A \oplus B \oplus C_{in} \quad C_{out} = AB + C_{in}(A \oplus B)$$

جمع‌کننده ده‌دهی یک‌رقمی (BCD Adder)

در جمع دو رقم ده‌دهی که به صورت BCD نمایش داده شده‌اند، حاصل اولیه جمع ممکن است از ۹ فراتر رود. در این صورت نتیجه به صورت مستقیم قابل استفاده در سیستم BCD نیست و نیاز به اصلاح دارد. برای اصلاح

نتیجه، اگر مقدار جمع بیشتر از ۹ باشد مقدار مکمل ۲ عدد ۱۰ به حاصل آن جمع افزوده می‌شود. اختلاف بین مبنای ۱۶ (بیشینه ظرفیت ۴ بیت) و مبنای ۱۰، برابر با ۶ واحد است. بنابراین برای انتقال صحیح رقم نقلی به توان بعدی، مقدار ۱۰ (معادل ۶ دهدهی) به حاصل جمع اضافه می‌شود. بدین ترتیب، جمع کننده دهدهی یک رقمی از دو بخش اصلی تشکیل می‌شود:

- یک جمع کننده چهاربیتی دودویی برای انجام جمع اولیه
- یک مدار تشخیص اضافه‌بار (Over-9 Detector) و یک جمع کننده دیگر برای افزودن مقدار ۶

ساختار سلسله‌مراتبی جمع کننده سه‌رقمی


برای جمع اعداد دهدهی چندرقمی، از روش سلسله‌مراتبی استفاده می‌شود. در این روش، چند جمع کننده دهدهی یک‌رقمی به صورت زنجیره‌ای در کنار هم قرار می‌گیرند، به طوری که رقم نقلی خروجی هر مرحله به عنوان حمل ورودی مرحله بعد عمل می‌کند.

شرح آزمایش

در این بخش به جزئیات پیاده‌سازی مدار در نرم‌افزار Proteus می‌پردازیم. طراحی به صورت بالا به پایین (Top-Down) انجام شده است تا پیچیدگی مدار در صفحه اصلی کاهش یابد.

طراحی واحد پایه (Full Adder)

در ابتدا با استفاده از گیت‌های منطقی پایه (AND, OR, XOR)، مدار یک جمع کننده کامل مطابق روابط تئوری طراحی شد. برای جلوگیری از شلوغی سیم‌کشی در مراحل بعد، این مدار در قالب یک Subcircuit با نام FULL_ADDER بسته‌بندی گردید.




شکل ۱: طراحی و بسته‌بندی واحد Full Adder

طراحی جمع کننده دهدهی یک رقمی (BCD Adder)

برای ساخت هر رقم دهدهی، ابتدا از چهار واحد FULL_ADDER برای انجام یک جمع ۴ بیتی دودویی استفاده شد. چالش اصلی در این بخش، تشخیص مجموعهای بزرگتر از ۹ و اصلاح آنهاست. طبق منطق طراحی، خروجی جمع کننده اول زمانی نیاز به اصلاح دارد که تابع منطقی زیر یک شود:

$$f = C_{out} \vee (S_3 \wedge S_2) \vee (S_3 \wedge S_1)$$


در این رابطه، C_{out} رقم نقلی خروجی و S_i بیت های حاصل جمع هستند. خروجی این تابع تایید می کند که آیا عدد از ۹ فراتر رفته است یا خیر. این سیگنال به ورودی یک جمع کننده ۴ بیتی دوم متصل می شود؛ به طوری که اگر مقدار تابع یک باشد، عدد ۶ (۰۱۱۰) و در غیر این صورت عدد صفر (۰۰۰۰) با حاصل جمع اولیه جمع می گردد. این واحد نیز در نهایت با نام BCD_ADDER به صورت ماژولار تعریف شد.



شکل ۲: پیاده سازی جمع کننده دهدهی یک رقمی

پیاده سازی نهایی جمع کننده سه رقمی

در صفحه اصلی، سه عدد ماژول BCD_ADDER به صورت طبقاتی (Cascaded) به هم متصل شدند. رقم نقلی خروجی از هر مرتبه به ورودی نقلی (Carry-in) مرتبه بالاتر متصل گردید (یکان به دهگان و دهگان به صدگان). برای نمایش ملموس نتایج و تسهیل در فرآیند تست، ورودی ها توسط Logic State مقارنه شده و خروجی هر طبقه به یک دکودر و نمایشگر هفت سگمنتی (7-Segment BCD Display) متصل شد تا اعداد به صورت دهدهی قابل رویت باشند.



شکل ۳: نمای کلی مدار جمع کننده دهدهی سهرقمی در محیط پروتئوس

نتایج و تحلیل شبیه سازی

به منظور اطمینان از صحت عملکرد جمع کننده سهرقمی طراحی شده، سه سناریوی تست مختلف اجرا گردید. این تست ها شامل بررسی حالت پایه (صفر)، بررسی ایجاد رقم نقلی در طبقات مختلف و تست مقادیر واقعی است.

سناریوهای آزمون


جزئیات ورودی ها و خروجی های مورد انتظار در جدول زیر خلاصه شده است:

جدول ۱: نتایج حاصل از تست های سه گانه مدار


شرح تست	عدد اول	عدد دوم	حاصل جمع (BCD)	وضعیت رقم نقلی
حالت پایه (Zero Test)	۰۰۰	۰۰۰	۰۰۰	خیر (۰)
جمع ۳ رقم آخر شماره های دانشجویی	۸۲۱	۹۸۷	۸۰۸	بله (۱)
جمع سال ورود و فعلی	۴۰۲	۴۰۵	۸۰۷	خیر (۰)

تحلیل تصاویر خروجی


در ادامه، تصاویر مربوط به هر یک از شبیه سازی ها در محیط پروتئوس آورده شده است:



(ب) تست جمع شماره‌های دانشجویی: در این حالت مجموع برابر ۱۸۰۸ شده که رقم ۱ به عنوان سرریز (Overflow) در خروجی نقلی نهایی ظاهر گشته است



(آ) تست حالت صفر: $000 + 000 = 000$



(ج) تست سال ورود (۴۰۲) و سال جاری (۴۰۵): خروجی ۸۰۷ بدون رقم نقلی نهایی

شکل ۴: مشاهده خروجی‌های مدار بر روی نمایشگرهای هفت‌سگمنتی در سه حالت مختلف

جمع‌بندی

همان‌طور که در نتایج مشاهده می‌شود، مدار در تمامی حالات به‌درستی عمل کرده است. نکته حائز اهمیت در تست شماره دانشجویی (۹۸۷ + ۸۲۱) بود؛ جایی که به دلیل فراتر رفتن مجموع از ۹۹۹، رقم نقلی کل فعال شد که نشان‌دهنده دقت عملکرد اتصال سلسله‌مراتبی طبقات به یکدیگر است.