



بسمه تعالی

آزمایشگاه معماری کامپیوتر

دکتر سربازی آزاد

نرگس کاری

سروش داوران

گزارش شماره ۳

تاریخ: ۲۲ اردیبهشت ۱۴۰۵

شماره دانشجویی: ۴۰۲۱۱۰۸۲۱

شماره دانشجویی: ۴۰۲۱۰۵۹۸۷


ضرب کننده ممیز ثابت

هدف آزمایش

هدف از این آزمایش، طراحی و پیاده‌سازی یک مدار ضرب کننده دودویی ۴ بیتی با استفاده از روش «شیفت و جمع» (Shift & Add) است. در این مدار، دو عدد ۴ بیتی به عنوان ورودی‌های A (مضروب) و B (مضروب‌فیه) دریافت شده و پس از فعال شدن سیگنال $Start$ ، عملیات محاسبه آغاز می‌گردد. هدف نهایی، دستیابی به حاصل ضرب ۸ بیتی صحیح در خروجی C و اعلام پایان عملیات از طریق فعال‌سازی سیگنال End با استفاده از تراشه‌های استاندارد TTL است.

تئوری و پیش‌زمینه

الگوریتم ضرب به روش شیفت و جمع، فرآیندی تکرارپذیر است که شباهت زیادی به ضرب دستی اعداد دارد. این فرآیند معمولاً شامل دو عملوند اصلی یعنی مضروب (Multiplicand) و مضروب‌فیه (Multiplier) است. و از یک ثبات تجمعی یا اکومولاتور (Accumulator) که در ابتدا مقدار آن صفر است، برای ذخیره نتایج میانی استفاده می‌کند.




شکل ۱: الگوریتم ضرب کننده

مراحل کار این الگوریتم به شرح زیر است:

- **بررسی بیت مضروب‌فیه:** در هر مرحله، بیت کم‌ارزش (LSB) مضروب‌فیه بررسی می‌شود.
- **جمع (Add):** اگر بیت بررسی شده برابر با ۱ باشد، مقدار مضروب به آکومولاتور اضافه می‌شود. در صورتی که بیت برابر با ۰ باشد، عمل جمع نادیده گرفته شده (یا عدد صفر اضافه می‌شود).
- **شیفت (Shift):** مضروب‌فیه به سمت راست شیفت داده می‌شود تا بیت بعدی برای بررسی آماده شود. به طور همزمان، آکومولاتور (یا حاصل جمع میانی) نیز به سمت راست یا مضروب به سمت چپ شیفت داده می‌شوند تا تراز بیت‌ها برای مرحله بعد حفظ شود.
- **تکرار:** این مراحل به تعداد بیت‌های عملوند ورودی (در اینجا ۴ بار) تکرار می‌شود تا نتیجه نهایی حاصل شود.

شرح آزمایش و پیاده‌سازی

در این بخش، جزئیات پیاده‌سازی مدار ضرب‌کننده ۴ بیتی به روش Shift & Add با استفاده از تراشه‌های سری TTL تشریح می‌شود. ورودی‌های مدار شامل دو عدد ۴ بیتی $[p_3 \dots p_0]$ (مضروب) و $[q_3 \dots q_1]$ (مضروب‌فیه)، سیگنال کنترل Start و سیگنال کلاک سیستم هستند.




شکل ۲: شماتیک کلی مدار ضرب‌کننده ۴ بیتی پیاده‌سازی شده در محیط پروتئوس

واحد مسیر داده (Data Path)

مسیر داده این مدار از دو ثبات جابه‌جاکننده یونیورسال 74LS194 تشکیل شده است که وظایف متفاوتی را بر عهده دارند:

- **ثبات SHIFT_R0** : این ثبات در ابتدا مقدار مضروب فیه (q) را لود کرده و در هر مرحله از عملیات، عملیات شیفت به چپ را انجام می‌دهد. کم‌ارزش‌ترین بیت این ثبات (SUM_0) به عنوان بیت کنترلی برای واحد محاسباتی عمل می‌کند.
- **ثبات SHIFT_R1** : این ثبات به عنوان بخشی از آکومولاتور عمل کرده و وظیفه نگهداری بیت‌های باارزش حاصل جمع میانی را بر عهده دارد.



شکل ۳: نمای از نزدیک شیفت رجیسترها


عملیات محاسباتی توسط یک جمع‌کننده ۴ بیتی 74LS283 و یک مالتی‌پلکسر 74LS157 انجام می‌شود. مالتی‌پلکسر (MULTIPLEXER_ADD) بر اساس وضعیت بیت SUM_0 ، تصمیم می‌گیرد که مقدار مضروب (p) یا مقدار صفر را به ورودی جمع‌کننده ارسال کند. خروجی‌های جمع‌کننده شامل $s_0 \dots s_3$ و رقم نقلی خروجی (s_4) مجدداً جهت شیفت و به‌روزرسانی به ثبات‌های جابه‌جاکننده بازخورد داده می‌شوند.

واحد کنترل و زمان‌بندی

برای کنترل توالی عملیات از یک شمارنده سنکرون ۴۳LSV۴ استفاده شده است. منطق کنترل مدار به گونه‌ای طراحی شده است که با فعال شدن سیگنال Start و اعمال کلاک، شمارنده از مقدار صفر شروع به شمارش می‌کند.

بر اساس پیکربندی گیت‌های منطقی متصل به خروجی شمارنده (تصویر ۲)، سیگنال End زمانی فعال می‌شود که شمارنده به عدد ۸ برسد. انتخاب این عدد به جای عدد ۴ (تعداد بیت‌ها) به دلیل در نظر گرفتن زمان لازم برای لود اولیه ورودی‌ها در سیکل اول و همچنین اطمینان از پایداری داده‌ها پیش از ذخیره‌سازی نهایی در ثبات


خروجی است. با صفر شدن سیگنال Start در سیکل بعدی، شمارنده مجدداً ریست شده و مدار آماده عملیات جدید می‌گردد.



شکل ۴: نمای نزدیک از واحد شمارنده

ذخیره‌سازی نهایی (Output Register)

در مرحله نهایی، حاصل ضرب ۸ بیتی در ثبات 74199 (واحد RESULT) ذخیره می‌شود. این ثبات با استفاده از سیگنال End به عنوان کنترل‌کننده ورودی، مقدار نهایی را قفل کرده و تا شروع عملیات بعدی در خروجی ثابت نگه می‌دارد. توجه داشته باشید که بیت‌های خروجی این بخش از بالا به پایین به ترتیب کم ارزش به پر ارزش می‌باشد.



شکل ۵: نمای از نزدیک واحد ذخیره سازی

نتایج و تحلیل شبیه‌سازی


در این بخش، صحت عملکرد مدار طراحی شده با اعمال ورودی‌های مختلف در محیط شبیه‌ساز پروتئوس مورد ارزیابی قرار گرفت. برای هر آزمایش، پس از تنظیم ورودی‌های A و B، سیگنال Start فعال شده و خروجی پس از اتمام عملیات بررسی گردید.

نمونه‌های آزمایشی


نتایج حاصل از سه نمونه ضرب در جدول زیر خلاصه شده است:

جدول ۱: نتایج نمونه‌های آزمایشی در شبیه‌سازی


ردیف	مضروب (A)	مضروبیه (B)	حاصل ضرب انتظار (دهدهی)	خروجی ۸ بیتی (C)
۱	(۹) ۱۰۰۱	(۵) ۰۱۰۱	۴۵	۰۰۱۰۱۱۰۱
۲	(۱۲) ۱۱۰۰	(۷) ۰۱۱۱	۸۴	۰۱۰۱۰۱۰۰
۳	(۱۵) ۱۱۱۱	(۱۰) ۱۰۱۰	۱۵۰	۱۰۰۱۰۱۱۰



شکل ۶: شبیه‌سازی ضرب عدد ۹ در ۵؛ مشاهده خروجی ۴۵ در ثبات نهایی



شکل ۷: شبیه‌سازی ضرب عدد ۱۲ در ۷؛ مشاهده خروجی ۸۴ در ثبات نهایی



شکل ۸: شبیه‌سازی ضرب عدد ۱۵ در ۱۰؛ مشاهده خروجی ۱۵۰ در ثبات نهایی

تحلیل نهایی

مطابق با تصاویر استخراج شده از شبیه‌سازی، مشاهده می‌شود که پس از گذشت سیکل‌های لازم، سیگنال **End** به رنگ قرمز (سطح منطقی ۱) درآمده که نشان‌دهنده اتمام موفقیت‌آمیز عملیات است. همزمان با فعال شدن این سیگنال، حاصل ضرب دقیق دو عدد در خروجی ثبات **RESULT** (تراشه ۷۴۱۹۹ یا جایگزین آن) به درستی نمایش داده می‌شود. ثابت ماندن خروجی پس از فعال شدن سیگنال پایان، تاییدکننده صحت عملکرد واحد کنترل و بخش ذخیره‌سازی نهایی مدار است.