



بسمه تعالی

گزارش شماره ۲

تاریخ: ۱۵ اردیبهشت ۱۴۰۵

شماره دانشجویی: ۴۰۲۱۱۰۸۲۱

شماره دانشجویی: ۴۰۲۱۰۵۹۸۷

آزمایشگاه معماری کامپیوتر

دکتر سربازی آزاد

نرگس کاری

سروش داوران


آزمایش دوم: طراحی Carry Select Adder

هدف آزمایش

هدف از این آزمایش، طراحی و شبیه‌سازی یک جمع‌کننده ۶ بیتی با ساختار Carry Select Adder (CSA) در محیط نرم‌افزار پروتئوس است. این ساختار به منظور بهبود سرعت عمل جمع و کاهش تاخیر انتشار رقم نقلی (Propagation Delay) در مقایسه با جمع‌کننده‌های معمولی (Ripple Carry Adder) مورد استفاده قرار می‌گیرد.

تئوری و پیش‌زمینه

در جمع‌کننده‌های معمولی، هر طبقه باید منتظر بماند تا رقم نقلی (Carry) از طبقه قبلی برسد. اما در Carry Select Adder، برای هر بلوک، محاسبات یک بار با فرض $C_{in} = 0$ و یک بار با فرض $C_{in} = 1$ به صورت موازی انجام می‌شود. در نهایت، وقتی رقم نقلی واقعی از مرحله قبل آماده شد، توسط یک مالتی پلکسر خروجی صحیح انتخاب می‌شود. این کار باعث می‌شود مسیر بحرانی مدار کوتاه‌تر شده و سرعت افزایش یابد.




شکل ۱: شماتیکی از carry select adder

شرح آزمایش و پیاده‌سازی

واحد تمام‌جمع‌کنند (Full Adder)


در ابتدا از بلوک Full Adder که در مراحل قبل طراحی شده بود، به عنوان واحد پایه استفاده کردیم. شماتیک این واحد در شکل ۲ قابل مشاهده است.



شکل ۲: شماتیک داخلی واحد Adder Full

جمع‌کننده ۲ بیتی (2-bit Adder)


با ترکیب دو واحد تمام‌جمع‌کننده، یک جمع‌کننده ۲ بیتی ساختیم. این واحد پایه اصلی در بلوک‌های انتخابی ما خواهد بود. تصویر این بخش در شکل ۳ آورده شده است.



شکل ۳: پیاده‌سازی جمع‌کننده ۲ بیتی با استفاده از Full Adder

واحد انتخابی با رقم نقلی ۰ و ۱


برای هر مرحله از CSA، یک قطعه طراحی کردیم که شامل دو عدد 2-bit Adder است. یکی از آن‌ها مقدار C_{in} ثابت ۰ و دیگری مقدار ثابت ۱ را دریافت می‌کند. نتایج حاصل از هر دو (شامل مجموع و رقم نقلی خروجی) آماده می‌ماند تا توسط مرحله بعد انتخاب شود. (شکل ۴)



شکل ۴: واحد محاسباتی موازی با ورودی‌های ثابت رقم نقلی

واحد مالتی‌پلکسر (MUX)


برای انتخاب بین نتایج دو جمع‌کننده، از مالتی‌پلکسر استفاده کردیم. این مالتی‌پلکسر ورودی‌های Sum_0 ، Sum_1 و $Cout_0$ ، $Cout_1$ را دریافت کرده و با استفاده از Carry مرحله قبل به عنوان سیگنال Select، خروجی نهایی را تعیین می‌کند (شکل ۵).



شکل ۵: ساختار مالتی‌پلکسر برای انتخاب مجموع و رقم نقلی خروجی

پیاده‌سازی نهایی جمع‌کننده ۶ بیتی

در نهایت با ترکیب بلوک‌های فوق، جمع‌کننده ۶ بیتی کامل گردید. مطابق شکل ۶، طبقه اول یک جمع‌کننده ۲ بیتی معمولی است و دو طبقه بعدی از نوع Carry Select می‌باشند.



شکل ۶: مدار کامل ۶ بیتی Adder Select Carry در پروتئوس


نتایج و تحلیل شبیه‌سازی

پس از پیاده‌سازی، مدار در حالت‌های مختلف تست شد. مشاهده گردید که خروجی‌ها (مجموع و رقم نقلی نهایی) به درستی محاسبه می‌شوند. مزیت اصلی این مدار در شبیه‌سازی زمانی مشخص می‌شود که تاخیر کل مدار نسبت به حالت Ripple Carry کاهش می‌یابد؛ چرا که محاسبات بیت‌های بالاتر منتظر آماده شدن رقم نقلی طبقات پایین نمی‌مانند و فقط انتخاب نهایی توسط MUX انجام می‌شود.


جدول ۱: سناریوهای آزمون برای جمع‌کننده ۶ بیتی Adder Select Carry

ردیف	ورودی A	ورودی B	C_{in}	مجموع (Sum)	C_{out}	تحلیل سناریو
۱	۰۰۱۱۰۱	۰۱۰۰۱۰	۰	۰۱۱۱۱۱	۰	بررسی صحت جمع بدون رقم نقلی
۲	۰۰۱۰۱۱	۰۰۰۱۰۱	۰	۰۱۰۰۰۰	۰	تست انتشار رقم نقلی در بلوک‌های میانی
۳	۱۱۱۱۱۱	۰۰۰۰۰۱	۰	۰۰۰۰۰۰	۱	تست حالت سرریز و رقم نقلی نهایی
۴	۱۱۱۱۱۱	۰۰۰۰۰۱	۱	۰۰۰۰۰۱	۱	مثال‌های بیشتر
۵	۱۱۱۱۱۱	۱۱۱۱۱۱	۰	۱۱۱۱۱۰	۱	مثال‌های بیشتر
۶	۱۱۱۱۱۱	۱۱۱۱۱۱	۱	۱۱۱۱۱۱	۱	مثال‌های بیشتر


مثال‌های تست شده




(ب) سناریو ۲: ۵ + ۱۱




(ا) سناریو ۱: ۱۸ + ۱۳




(د) سناریو ۴: $63 + 1 + C_{in}$



(ج) سناریو ۳: $63 + 1$



(و) سناریو ۶: $63 + 63 + C_{in}$



(ه) سناریو ۵: $63 + 63$