Лабораторная работа №2	M3137	2022
Моделирование схем в Verilog	ilog Нартов Дмитрий Николаевич	

Цель работы: построение кэша и моделирование системы "процессор-кэш-память" на языке описания Verilog.

Инструментарий и требования к работе: Icarus Verilog 11, GNU C++ 17.

Описание

- 1. Описание работы системы.
- 2. Вычисление недостающих параметров системы.
- 3. Аналитическое решение задачи.
- 4. Моделирование заданной системы на Verilog.
- 5. Воспроизведение задачи на Verilog.
- 6. Сравнение полученных результатов.
- 7. Листинг кода

Вариант

Вариант №1.

Описание работы системы.

Коротко опишем что такое какие принципы ОН кэш И руководствуется. Кэш ЭТО которая находиться между память, процессором и оперативной памятью, и значительно ускоряет доступ к некоторым данным. Существует несколько подходов, как строить кэш, но мы будем рассматривать наборно-ассоциативный. В таком варианте кэш представляет собой следующее:



Доступ к данным происходит следующим образом: к сету мы можем обратиться сразу (на картинке сет - это кэш-линии обведенные в прямоугольники со скругленными краями), а вот внутри каждого сета придется искать подходящую линию проходясь по всем и сравнивая на равенство тегов, которые служат "ключом". Рассмотрим устройство кэш линии:


valid	dirty	tag	data
1	1	CACHE_TAG_SIZE	CACHE_LINE_SIZE

Как мы видим кэш-линия, кроме полезных данных также содержит некоторое количество служебной информации. Valid это один бит, который отвечает за корректность кэш-линии, он равен 0, когда кэш линия свободна (не имеем никаких полезных данных)б иначе 1. Dirty - это тоже один бит, но который отвечает за то, какие данные хранит линия (0 - если полезные данные являются точной копией данных из оперативной памяти, 1 иначе). Про тэг было написано выше, а data -это полезные данные, которые хранит наш кэш. Стоит заметить, что кэш хранит не один байт данных в качестве полезных, а какую-то непрерывную последовательность битов из оперативной памяти, так как это существенно позволяет увеличить производительность. Также немаловажной частью кэш является, то как

a,	дрес оперативн	нои памяти	интерпретирует	кэш:
	tag	set	offset	
	CACHE_TAG_SIZE	CACHE_SET_SIZE	CACHE_OFFSET_S	[ZE

Тэг здесь является частью, которую мы будем сравнивать с тегом в кэш-линии, чтобы понять подходит ли она нам. Set - это номер сета в котором должна находиться искомая кэш-линия. И, наконец, offset - это номер первого байта последовательность, которая нам нужна (это важно, так как мы должны уметь отдавать последовательность из некоторого количества подряд идущих байтиков).

Теперь обсудим принципы, которые используются в нашей схеме. Первый из них - это look-through. Так как не находиться в вакууме а тесно взаимосвязан с памятью и процессором, нужно описать поведение в случае запроса данных от процессора. Здесь поможет следующий рисунок:



Кэш находиться между памятью и процессором, и когда процессор посылает запрос к памяти сначала этот запрос приходит к кэшу и он пытается найти у себя подходящие данные, если такие есть, то он отдает их, иначе идет к памяти и просит у нее. Именно такой подход называется look-through. Также существует такое понятие, как политика замещения,

которая описывает поведение, когда нам нужно добавить новую кэш-линию, а свободного места нет. Мы будем иметь дело с политикой, называющейся lru (Least recently used). Здесь появляется еще один служебный бит в кэш-линии, который отвечает за возраст кэш-линии. Возраст - это сколько запросов назад обращались к данной кэш-линии. Важно заметить, что возраст не единый для всех линии в кэше, а отдельный для каждого сета. В случае, когда свободного места нет мы должны найти линию, которая дольше всего не использовалась, то есть, которая имеет максимальный возраст. Но что же с ней делать? Тут в бой идет принцип называющийся write-back. Мы утверждает, что если линия, на место которой мы хотим поместить новые данные, должна быть проверена следующее: на если данная кэш-линия содержит не модифицированные данные, то мы можем заменить ее на свою, но если нет, то мы должны сначала её записать в память, а только потом можно её заменить. Более подробно работа этих принципов вместе будет разобрана, на примере аналитического решения.

Вычисление недостающих параметров системы.

```
MEM_SIZE
                                                                                         = 512 Kbyte
 CACHE_SIZE
                   = CACHE_LINE_SIZE * CACHE_LINE_COUNT = 16 * 64
                                                                                         = 1024 Kbyte
                                                                                        = 16 byte
 CACHE_LINE_SIZE
 CACHE_LINE_COUNT
                                                                                        = 64
 CACHE WAY
 CACHE_SETS_COUNT = CACHE_LINE_COUNT / CACHE_WAY = 2^6 / 2 = 2^5
                                                                                        = 32
 CACHE_TAG_SIZE
                                                                                         = 10 bit
 CACHE_SETS_SIZE = log2(CACHE_SETS_COUNT) = log2(32)
                                                                                        = 5 bit
 CACHE_OFFSET_SIZE = log2(CACHE_LINE_SIZE) = log2(16)
                                                                                        = 4 bit
 CACHE_ADDR_SIZE = CACHE_TAG_SIZE + CACHE_SETS_SIZE + CACHE_OFFSET_SIZE = 10 + 4 + 5
                                                                                        = 19 bit
 VALID
                                                                                        = 1 bit
 DIRTY
                                                                                        = 1 bit
                   = log2(CACHE_WAY)
 AGE
                                                                                        = 1 bit
```

На данной картинке приведены расчеты параметров, формулы вытекают из устройства кэша, а также были разобраны на занятиях, поэтому объяснения формул не приводятся. Также прикладываю картинку с расчетами размера шин:

Файл с расчету прикреплю с остальным файлам.

Аналитическое решение задачи.

Аналитическое решение считает кол-во тактов и отношение кэш попаданий к общему числу обращений в память.

```
1. #include <iostream>
2. #include <map>
3.
4. using namespace std;
5.
6. #define M 64
7. #define N 60
8. #define K 32
10. const int CACHE_WAY = 2;
11. const int CACHE_SETS_COUNT = 32;
12.
13. const int CACHE_HIT = 6;
14. const int CACHE_MISS = 4;
15. const int MEM_CTR = 100;
16. const int DATA_TRANSPORT = 1;
17. const int D1_BUS_DATA = 16;
18. const int D2_BUS_DATA = 16;
20. int my_time = 0;
21. int cache_hits = 0, cache_queries = 0;
22.
23.
24. //read
25.
26. //write
27.
28. struct cache_line {
         int valid, dirty, age;
30.
         int tag, data;
31.
32.
         cache_line() {
33.
                valid = 0;
34.
                tag = -1;
35.
36.
37.
         cache_line(int valid, int dirty, int age, int tag, int data) {
38.
                this -> valid = valid;
39.
                this -> dirty = dirty;
40.
                this -> age = age;
                this -> tag = tag;
41.
42.
                this -> data = data;
         }
43.
44. };
46. cache_line cache[32][2];
48. void read(int addr) {
49.
      cache_queries++;
50.
         int tag = (addr >> 9);
```

```
51.
          int set = ((addr >> 4) & ((1 << 5) - 1));
52.
          int offset = (addr & ((1 << 4) - 1));
53.
54.
          if (cache[set][0].tag == tag) {
55.
                 cache_hits++;
56.
                 my_time += CACHE_HIT;
57.
                 cache[set][0].age = 0;
                 cache[set][1].age = 1;
58.
59.
                 return;
          }
60.
61.
62.
          if (cache[set][1].tag == tag) {
63.
                 cache_hits++;
64.
                 my_time += CACHE_HIT;
65.
                 cache[set][1].age = 0;
66.
                 cache[set][0].age = 1;
67.
                 return;
68.
          }
69.
70.
          my_time += CACHE_MISS;
71.
          int num = -1;
72.
          if (cache[set][0].valid == 0) {
73.
                 num = 0;
74.
75.
          } else if (cache[set][1].valid == 0) {
76.
                 num = 1;
77.
          }
78.
79.
          if (num == -1) {
80.
                 if (cache[set][0].age == 1) {
81.
                        num = 0;
82.
                 } else {
83.
                        num = 1;
84.
                 }
85.
          }
86.
87.
          if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
88.
                 my_time += MEM_CTR;
89.
90.
          my_time += MEM_CTR;
91.
          cache[set][num] = cache\_line(1, 0, 0, tag, 1010);
92.
          cache[set][1 - num].age = 1;
93. }
94.
95. void write(int addr) {
          cache_queries++;
96.
97.
          int tag = (addr >> 9);
98.
          int set = ((addr >> 4) & ((1 << 5) - 1));
99.
          int offset = (addr & ((1 << 4) - 1));
100.
101.
          if (cache[set][0].tag == tag) {
102.
                 cache_hits++;
103.
                 my_time += CACHE_HIT;
                 cache[set][0].dirty = 1;
104.
105.
                 cache[set][0].age = 0;
106.
                 cache[set][1].age = 1;
107.
                 return;
108.
          }
```

```
109.
110.
          if (cache[set][1].tag == tag) {
111.
                 cache_hits++;
112.
                 my_time += CACHE_HIT;
113.
                 cache[set][1].dirty = 1;
114.
                 cache[set][1].age = 0;
115.
                 cache[set][0].age = 1;
116.
                 return;
117.
118.
119.
          my_time += CACHE_MISS;
120.
          int num = -1;
121.
          if (cache[set][0].valid == 0) {
122.
123.
                 num = 0;
124.
          } else if (cache[set][1].valid == 0) {
125.
                 num = 1;
126.
          }
127.
128.
          if (num == -1) {
129.
                 if (cache[set][0].age == 1) {
130.
                        num = 0;
131.
                 } else {
132.
                        num = 1;
133.
                 }
134.
135.
          if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
136.
                 my_time += MEM_CTR;
137.
138.
          my_time += MEM_CTR;
139.
          cache[set][num] = cache\_line(1, 1, 0, tag, 1010);
140.
141.
          cache[set][1 - num].age = 1;
142.
143.
      }
144.
145.
      int main() {
146.
          for (int i = 0; i < 32; i++) {
147.
                 for (int j = 0; j < 2; j++) {
148.
                        cache[i][j] = cache_line();
149.
                 }
150.
          }
151.
152.
          int pa, pb, pc;
153.
          pa = 0;
154.
          my_time++;
155.
          pc = 5888;
156.
          my_time++;
157.
          int addr = 0;
158.
          my_time++;
159.
          for (int y = 0; y < M; y++) {
160.
                 my_time++;
161.
                 my_time++;
                 for (int x = 0; x < N; x++) {
162.
163.
                        my_time++;
164.
                        my_time++;
165.
                        pb = 2048;
166.
                        my_time += 2;
```

```
167.
                      for (int k = 0; k < K; k++) {
168.
                            my_time++;
169.
                            addr = (pa + k);
170.
                            read(addr);
171.
                            my_time += 2;
                            addr = (pb + 2 * x);
172.
173.
                            my_time++;
                            read(addr);
174.
175.
                            my_time += 2;
                            pb += (2 * N);
176.
177.
                            my_time++;
178.
                            my_time += 6;
179.
                      }
                      addr = (pc + 4 * x);
180.
181.
                      my_time++;
182.
                      write(addr);
183.
                      my_time += 32 / 16;
184.
               }
               pc += 4 * N;
185.
186.
               pa += K;
187.
               my_time += 2;
188.
189.
         cout << "cache_hits: " << cache_hits << ", cache_queries: " <<</pre>
  191.
192.
         return 0;
193.
      }
```

Разберем этот код. На строке 28 объявляется структура, которая представляет собой кэш-линию. На 46 строке объявляется двумерный массив кэш-линий, который и представляет собой кэш. Первое измерение - это кэш-сет, второе кэш-линия в этом сете. Дальше есть две функции read и write, которые начинаются соответственно на 48 и 95 строке соответственно. И main, в котором симулируется работа алгоритма из условия. Так как нам нужно только посчитать количество кэш попаданий и такты, то пересылкой полезных данных и не используемыми функциями можно пренебречь. Коротко пробежимся по работе функции read и write.

В функцию read поступает какой-то адрес, нам нужно найти данные по этому адресу. Сперва проверяем есть ли нужные нам данные в кэше, если да, то радуемся и засчитываем кэш-попадание и не забываем

пересчитать возрасты. По коду видно что сначала проверяется первая кэш-линия, а затем вторая. Если попадания в кэш не произошло, то не отчаиваемся и идем искать место под кэш линию, так как мы не можем просто переслать нужные данные из оперативной памяти в процессор игнорируя кэш. Место ищется просто: если в сете есть пустое место, то давайте запишем новую кэш-линию, иначе найдем самую старую линию и заместим её, попутно не забывая проверить не лежат в старой линии модифицированные данные, которые нужно отправить в оперативку.

Write работает почти также, только нужно не забыть поставить линии в которую записали данные dirty в 1. Если писать некуда то проделываем точно такую же последовательность с поиском места, записываем на найденное место новую линию (её прислали из оперативки) и счастливо пишем в неё уже то, что уже нужно, опять же, не забывая поставить dirty в 1.

Конечно же в процессе работы не забываем считать время, если попали в кэш, то это занимает 6 перед тем как начинаем отвечать полезные данные, если нет, то через 4 такта идем к памяти и просим у нее данные. Ну а данные от оперативки будем ждать 100 тактов. Безусловно, нужно также учитывать время на пересылку данных по шине, работу циклов, инициализацию переменных и остальные команды, цена которых описана в тз. В большинстве случаев время работы операции суммируется с остальным после операции, для которой задано такое время. Номер Работы

Чуть не забыл, одним из ключевых фактов, которым мы руководствуемся во время подсчета ответа - это то, что все локальные переменные лежат в регистрах процессора. Остаётся, что все обращения к памяти - это получение элемента из массива.

Ответ на задачу получился следующий: процент кэш-попаданий = 0.9137 такты = 5404940.

Моделирование задачи на Verilog.

Ну логика работы кода, ровно такая же как и в аналитическом решение, только это реализовано конструкциями языка Verilog. Главное отличие - это задержки, задержки, задержки... А еще это то, что здесь мы отправляем данные и реализуем все функции (по крайней мере, пытаемся). Не забываем про то, что данные отправляются по принципу little-endian (это когда данные передаются от младшего бита к старшему). Сам код модели не сильно отличается от кода аналитического решения. Есть пара интересных нюансов реализации. Чтобы данные доходили вовремя куда надо, мы реализуем следующее: синхронизируем запись на шину по спаду, а прием по фронту, но даже так возникает проблема с состоянием гонки, когда на одном конце ставят z, а на другом команду. Решить эту проблему можно подгонкой задержек.

Воспроизведение задачи на верилог.

Тут есть небольшая проблемка. Я не смог до конца отдебагать код. Но в случае доведения этой схемы до ума она будет работать, так как логика обработки команд правильная и проверена в аналитическом решении.

Сравнение результатов решений.

При сравнении результатов стоит сказать, что такты посчитанные в Verilog, могут не сходиться с аналитическим решением так как мы подкручиваем задержки, чтобы все нормально работало. Ну а кэш-попадания должны сойтись.

Листинг.

Аналитическое решение

```
1. #include <iostream>
2. #include <map>
3.
4. using namespace std;
5.
6. #define M 64
7. #define N 60
8. #define K 32
10.const int CACHE_WAY = 2;
11.const int CACHE_SETS_COUNT = 32;
12.
13.const int CACHE_HIT = 6;
14.const int CACHE_MISS = 4;
15.const int MEM_CTR = 100;
16.const int DATA_TRANSPORT = 1;
17.const int D1_BUS_DATA = 16;
18.const int D2_BUS_DATA = 16;
20.int my_time = 0;
21.int cache_hits = 0, cache_queries = 0;
22.
23.
24.//read
25.
26.//write
27.
28.struct cache_line {
          int valid, dirty, age;
29.
          int tag, data;
30.
31.
          cache_line() {
32.
33.
                valid = 0;
34.
                 tag = -1;
35.
          }
36.
37.
          cache_line(int valid, int dirty, int age, int tag, int data) {
                 this -> valid = valid;
38.
39.
                 this -> dirty = dirty;
40.
                this -> age = age;
41.
                this -> tag = tag;
42.
                 this -> data = data;
43.
          }
44. };
46. cache_line cache[32][2];
47.
48.void read(int addr) {
49.
          cache_queries++;
50.
          int tag = (addr >> 9);
          int set = ((addr >> 4) & ((1 << 5) - 1));
51.
          int offset = (addr & ((1 << 4) - 1));
52.
53.
54.
          if (cache[set][0].tag == tag) {
55.
                cache hits++;
56.
                my_time += CACHE_HIT;
```

```
57.
                cache[set][0].age = 0;
58.
                cache[set][1].age = 1;
59.
                return;
60.
          }
61.
62.
          if (cache[set][1].tag == tag) {
63.
                cache_hits++;
64.
                my_time += CACHE_HIT;
                cache[set][1].age = 0;
65.
66.
                cache[set][0].age = 1;
67.
                 return;
68.
          }
69.
          my_time += CACHE_MISS;
70.
71.
          int num = -1;
72.
          if (cache[set][0].valid == 0) {
73.
74.
                num = 0;
75.
          } else if (cache[set][1].valid == 0) {
76.
                num = 1;
77.
          }
78.
          if (num == -1) {
79.
                if (cache[set][0].age == 1) {
80.
                       num = 0;
81.
82.
                } else {
83.
                       num = 1;
84.
                }
85.
86.
87.
          if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
88.
                my_time += MEM_CTR;
89.
          }
          my_time += MEM_CTR;
90.
          cache[set][num] = cache_line(1, 0, 0, tag, 1010);
91.
92.
          cache[set][1 - num].age = 1;
93.}
94.
95.void write(int addr) {
96.
          cache_queries++;
97.
          int tag = (addr >> 9);
          int set = ((addr >> 4) & ((1 << 5) - 1));
98.
99.
          int offset = (addr & ((1 << 4) - 1));
100.
101.
          if (cache[set][0].tag == tag) {
102.
                cache_hits++;
                my_time += CACHE_HIT;
103.
                cache[set][0].dirty = 1;
104.
                cache[set][0].age = 0;
105.
106.
                cache[set][1].age = 1;
107.
                return;
108.
109.
          if (cache[set][1].tag == tag) {
110.
111.
                cache_hits++;
112.
                my_time += CACHE_HIT;
                cache[set][1].dirty = 1;
113.
                cache[set][1].age = 0;
114.
                cache[set][0].age = 1;
115.
116.
                return;
117.
          }
118.
119.
          my_time += CACHE_MISS;
```

```
120.
          int num = -1;
121.
122.
          if (cache[set][0].valid == 0) {
123.
                 num = 0;
124.
          } else if (cache[set][1].valid == 0) {
125.
                 num = 1;
126.
          }
127.
          if (num == -1) {
128.
129.
                 if (cache[set][0].age == 1) {
130.
                       num = 0;
131.
                 } else {
132.
                       num = 1;
133.
                 }
134.
          }
135.
          if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
136.
137.
                my_time += MEM_CTR;
138.
          }
          my_time += MEM_CTR;
139.
140.
          cache[set][num] = cache_line(1, 1, 0, tag, 1010);
141.
          cache[set][1 - num].age = 1;
142.
143.
144.
145.
      int main() {
146.
          for (int i = 0; i < 32; i++) {
147.
                 for (int j = 0; j < 2; j++) {
148.
                       cache[i][j] = cache_line();
149.
                 }
150.
151.
152.
          int pa, pb, pc;
153.
          pa = 0;
          my_time++;
154.
          pc = 5888;
155.
156.
          my_time++;
157.
          int addr = 0;
158.
          my_time++;
159.
          for (int y = 0; y < M; y++) {
160.
                my_time++;
161.
                my_time++;
                 for (int x = 0; x < N; x++) {
162.
163.
                       my_time++;
                       my_time++;
164.
165.
                       pb = 2048;
                       my_time += 2;
166.
167.
                       for (int k = 0; k < K; k++) {
168.
                              my_time++;
169.
                              addr = (pa + k);
170.
                              read(addr);
171.
                              my_time += 2;
                              addr = (pb + 2 * x);
172.
173.
                              my_time++;
                              read(addr);
174.
175.
                              my_time += 2;
                              pb += (2 * N);
176.
                              my_time++;
177.
                              my_time += 6;
178.
179.
                       }
                       addr = (pc + 4 * x);
180.
181.
                       my_time++;
182.
                       write(addr);
```

```
183.
                          my_time += 32 / 16;
184.
                  pc += 4 * N;
185.
                  pa += K;
187.
                  my_time += 2;
188.
           }
189.
           cout << "cache_hits: " << cache_hits << ", cache_queries: " <<</pre>
   cache_queries << '\n';
1.    cout << "tacts: " << my_time + 1 << '\n';</pre>
191.
192.
           return 0;
193.
       }
```

Verilog

testbench.sv

```
1. `include "cache.sv"
module mem_tb;
5. `define C1_READ8 3'b001
6. `define C1_READ16 3'b010
7. `define C1_READ32 3'b011
8. `define C1_WRITE8 3'b101
9. `define C1_WRITE16 3'b110
10. define C1_WRITE32 3'b111
11. define C1_NOP 3'b000
12. define C1_INVALIDATE_LINE 3'b100
13. define C1_RESPONSE 3'b111
15. define C2_NOP 2'b00
16. define C2_RESPONSE 2'b01
17. define C2 READ LINE 2'b10
18. define C2_WRITE_LINE 2'b11
20.reg [14: 0] addr1_bus;
21.reg [15: 0] data1_bus;
22.reg [2: 0] command1_bus;
23.reg [14: 0] addr2_bus;
24.reg [15: 0] data2_bus;
25. reg [1: 0] command2_bus;
26.
27.reg[1:0] CLK = 0;
28.reg [1 : 0] RESET = 0;
29.reg [1 : 0] C_DUMP = 0;
31.wire c1_bus;
32.wire d1_bus;
33.wire a1_bus;
34.wire c2_bus;
35.wire d2_bus;
36.wire a2_bus;
37.
38.wire clk;
39.wire reset;
40.wire c_dump;
41.wire [31 : 0] hit;
```

```
42.wire [31 : 0] miss;
43.
44.assign a1_bus = addr1_bus;
45.assign d1_bus = data1_bus;
46.assign c1_bus = command1_bus;
47.
48.assign a2_bus = addr2_bus;
49.assign d2_bus = data2_bus;
50.assign c2_bus = command2_bus;
51.
52.assign clk = CLK;
53.assign reset = RESET;
54.assign c_dump = C_DUMP;
56.reg [31 : 0] pa;
57.reg [31 : 0] pb;
58.reg [31 : 0] pc;
59.
60.reg [7 : 0] a;
61.reg [15 : 0] b;
62.reg [31 : 0] c;
64.integer i = 0;
65.integer j = 0;
66. integer k = 0;
67.
68.cache _cache(
69.
      clk,
70.
      c_dump,
71.
      reset,
72.
73.
      a1_bus,
74.
      d1_bus,
75.
      c1_bus,
76.
77.
      a2_bus,
78.
      d2_bus,
79.
      c2_bus,
80.
81.
      hit,
82.
      miss
83.);
84.
85.initial begin
86.
      addr1_bus [14 : 0] = 14'bz;
      addr2_bus [14 : 0] = 14'bz;
87.
      command1_bus [2 : 0] = `C1_NOP;
88.
      command2_bus [1 : 0] = `C2_NOP;
89.
      data1_bus [15 : 0] = 15'bz;
90.
      data2_bus [15 : 0] = 15'bz;
91.
92.
      pa = 32'd0;
      pb = 32'd2048;
93.
94.
      pc = 32'd3969;
95.
96.
      for (i = 0; i < 64; i++) begin
97.
           for (j = 0; j < 60; j++) begin
               for (k = 0; k < 32; k++) begin
98.
99.
                   #1;
                      command1_bus = `C1_READ8;
100.
                      addr1_bus = (pa + k);
101.
102.
103.
                      command1_bus = 3'bz;
104.
                      wait(command1_bus == `C1_RESPONSE);
```

```
105.
                      a = data1_bus;
106.
                      #1;
107.
108.
                      command1_bus = `C1_READ16;
109.
110.
                      addr1\_bus = (pb + 2 * j);
111.
                      #1;
                      command1_bus = 3'bz;
112.
113.
                      wait(command1_bus == `C1_RESPONSE);
114.
                      b [7 : 0] = data1_bus;
115.
                      #2;
                      b [15 : 8] = data1_bus;
116.
117.
                      #1;
118.
119.
                      c = a * b;
120.
121.
                  end
                  #1;
122.
123.
                  command1_bus = `C1_WRITE32;
124.
                  addr1_bus = (pc + 4 * j);
125.
                  #1;
                  command1_bus = 3'bz;
126.
                  wait(command1_bus == `C1_RESPONSE);
127.
128.
                  #1;
129.
              end
         end
130.
131.
         $display("cache_hits = %d, cache_mises = %d", hit, miss);
132.
         $display("tacts = %d", $time / 2);
133.
134.
         $finish;
135.
      end
136.
137.
      always #1 begin
138.
       CLK = \sim CLK;
139.
      end
140.
141.
      endmodule
```

cache.sv

```
1. `include "mem.sv"
2.
module cache(
      input wire CLK,
4.
5.
      input wire C_DUMP,
6.
      input wire RESET,
7.
      input wire [14: 0] a1_bus,
8.
      inout wire [15: 0] d1_bus,
9.
10.
      inout wire [2: 0] c1_bus,
11.
      input wire [14: 0] a2_bus,
12.
      inout wire [15: 0] d2_bus,
13.
      inout wire [1: 0] c2_bus,
14.
15.
      output wire [31 : 0] cache_miss,
16.
17.
      output wire [31:0] cache_hit
18.);
```

```
20. define CACHE_WAY 2
22. define ADDR1_BUS_SIZE 15
23. define DATA1_BUS_SIZE 16
24. define CTR1_BUS_SIZE 3
26. `define ADDR2_BUS_SIZE 15
27. define DATA2_BUS_SIZE 16 28. define CTR2_BUS_SIZE 2
29.
30. `define CACHE_LINE_SIZE 128
31. define CACHE_FULL_LINE_SIZE 141
32. define CACHE_SETS_COUNT 32
33. `define CACHE_LINE_COUNT 64
34. `define CACHE_ADDR_SIZE 19
35. `define CACHE_OFFSET_SIZE 4
36. define CACHE_VALID 1
37. `define CACHE_DIRTY 1
38. define CACHE_AGE 1
39. define CACHE_TAG_SIZE 10
40. define CACHE_LINE_SIZE 128
41. `define CACHE_SETS_SIZE 5
42. define CACHE_WAY 2
43.
44. define C1 READ8 3'b001
45. define C1 READ16 3'b010
46. define C1_READ32 3'b011
47. define C1_WRITE8 3'b101
48. `define C1_WRITE16 3'b110
49. `define C1_WRITE32 3'b111
50. define C1_NOP 3'b000
51. define C1_INVALIDATE_LINE
52. define C1_RESPONSE 3'b111
    `define C1_INVALIDATE_LINE 3'b100
53.
54. define C2_NOP 2'b00
55. define C2_RESPONSE 2'b01
56. define C2_READ_LINE 2'b10
57. define C2_WRITE_LINE 2'b11
58.
59. `define CACHE_MISS 4
60. define CACHE_HIT 6
61.
62.
63.reg [`ADDR1_BUS_SIZE - 1: 0] b1_addr; 64.reg [`DATA1_BUS_SIZE - 1: 0] b1_data;
65.reg [`CTR1_BUS_SIZE - 1: 0] b1_command;
67.reg [`ADDR2_BUS_SIZE - 1: 0] b2_addr;
68.reg [ DATA2_BUS_SIZE - 1: 0] b2_data;
69.reg ['CTR2_BUS_SIZE - 1: 0] b2_command;
70.
71.reg [32 : 0] miss;
72.reg [32 : 0] hit;
73.
74.integer i = 0;
75.integer j = 0;
76.integer cnt = 0;
77.integer cache_hit = 0;
78.integer shift = 0;
79.integer vnt = 0;
80.integer num_of_line = 0;
81.
```

```
82.
83.assign a1_bus = b1_addr;
84.assign d1_bus = b1_data;
85.assign c1_bus = b1_command;
87.assign a2_bus = b2_addr;
88.assign d2_bus = b2_data;
89.assign c2_bus = b2_command;
91.assign cache_hit = hit;
92.assign cache_miss = miss;
94.reg [`CACHE_FULL_LINE_SIZE - 1 : 0] cache[0 : `CACHE_SETS_COUNT - 1][0
     `CACHE_WAY - 1];
96.reg [`DATA1_BUS_SIZE - 1 : 0] tmp_data1;
97.reg [`DATA2_BUS_SIZE - 1 : 0] tmp_data2;
98.reg [`CACHE_ADDR_SIZE - 1 : 0] tmp_addr;
99.reg [`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1 : 0] tmp_addr2;
      reg [`CACHE_LINE_SIZE - 1 : 0] tmp_buffer;
100.
      reg [`CACHE_SETS_SIZE : 0] tmp_set;
101.
102.
      initial begin
103.
         b1_addr [`ADDR1_BUS_SIZE - 1: 0] = 15'bz;
104.
         b1_data [`DATA1_BUS_SIZE - 1: 0] = 16'bz;
105.
         b1_command [`CTR1_BUS_SIZE - 1: 0] = 3'bz;
106.
107.
         b2_addr [`ADDR2_BUS_SIZE - 1 : 0] = 15'bz;
108.
         b2_data [`DATA2_BUS_SIZE - 1 : 0] = 16'bz;
109.
         b2_command [`CTR2_BUS_SIZE - 1 : 0] = `C2_NOP;
110.
111.
112.
         for (i = 0; i < `CACHE_LINE_COUNT; i += 1) begin</pre>
113.
             cache[i][`CACHE_FULL_LINE_SIZE - 1] = 0;
114.
         end
115.
      end
116.
117.
      mem _mem(
118.
         CLK,
119.
         M_DUMP,
120.
         RESET,
121.
         a2_bus,
122.
         d2_bus,
123.
         c2_bus
124.
      );
125.
      always @(C_DUMP) begin
126.
         $dumpfile("output.txt");
127.
128.
      end
129.
      always @(RESET) begin
130.
         b1_addr [`ADDR2_BUS_SIZE - 1: 0] = 15'bz;
132.
         b1_data [`DATA2_BUS_SIZE - 1: 0] = 16'bz;
         b1_command [`CTR2_BUS_SIZE - 1: 0] = 3'bz;
133.
134.
135.
         b2_addr [`ADDR2_BUS_SIZE - 1 : 0] = 15'bz;
136.
         b2_data [`DATA2_BUS_SIZE - 1 : 0] = 16'bz;
137.
         b2_command [`CTR2_BUS_SIZE - 1 : 0] = `C2_NOP;
138.
         for (i = 0; i < `CACHE_LINE_COUNT; i += 1) begin</pre>
139.
             cache[i][`CACHE_FULL_LINE_SIZE - 1] = 0;
140.
141.
         end
142.
      end
143.
```

```
always @(posedge CLK) begin
144.
145.
         case(b1_command)
              (`C1_READ8) : begin
146.
147.
                  if (cnt == 0) begin
148.
                      tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
   = a1_bus;
                      cnt += 1;
149.
150.
                  end if (cnt == 1) begin
                      tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
151.
   bug
                      cnt += 1;
                  end else begin
153.
                      // find cacheLine
154.
                      if (cnt == 2) begin
155.
                          tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
    `CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
                          if (
157.
                               cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
158.
   : `CACHE_LINE_SIZE] ==
159.
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
   - 1: `CACHE_OFFSET_SIZE]
160.
                           ) begin
                               cache_hit = 1;
161.
162.
                          end
163.
                          if (
164.
                               cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
   : `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
166.
   - 1: `CACHE_OFFSET_SIZE]
167.
                           ) begin
168.
                               cache_hit = 2;
169.
                          end
170.
                          cnt += 1;
171.
                      end
                      // cache_hit
172.
                      if (cache_hit != 0) begin
173.
174.
                          hit++;
175.
                          // cache_hit += 1;
176.
                          #(`CACHE_HIT - 1);
                          b1_command = `C1_RESPONSE;
177.
178.
                          // send answer
                          vnt = 7;
179.
180.
                          for (i = 0; i < 8; i++) begin
                               tmp_data1[vnt] = cache[tmp_set][cache_hit -
   1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
182.
                          end
183.
                          b1_data = tmp_data1;
184.
                          #1;
                          b1_{command} = 3'bz;
185.
186.
                      end else begin
187.
                          #(`CACHE_MISS);
188.
                          miss++;
189.
                          // go to mem
190.
                          if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
   == 1'b0) begin
                               b2_command = `C2_READ_LINE;
192.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
193.
   `CACHE OFFSET SIZE];
                               #1;
195.
                               b2_command = 2'bz;
196.
                               b2_addr = 2'bz;
```

```
197.
                               wait(b2_command == `C2_RESPONSE);
198.
                               if (cnt < 3 + 8) begin
199.
                                   tmp_data2 = b2_data;
200.
                                   j = 15;
201.
                                   for (i = 0; i < 16; i++) begin
202.
                                       cache[tmp_set][0][shift + i] =
   tmp_data2[j];
203.
                                       j -= 1;
                                   end
204.
205.
                                   shift += 16;
206.
                                   cnt += 1;
207.
                               end
                          end else if
208.
   (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
                               #1;
210.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
211.
    CACHE_OFFSET_SIZE];
                               #1;
212.
213.
                               b2_command = 2'bz;
214.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
215.
                               if (cnt < 3 + 8) begin
216.
                                   tmp_data2 = b2_data;
217.
218.
                                   i = 15;
                                   for (i = 0; i < 16; i++) begin
219.
                                       cache[tmp_set][1][shift + i] =
   tmp_data2[j];
221.
                                       j -= 1;
                                   end
222.
                                   shift += 16;
223.
224.
                                   cnt += 1;
225.
                               end
                               num_of_line = 1;
226.
                          end else if
227.
   (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
                               // write back if needed
228.
229.
                               if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
230.
                                   #1;
                                   b2_command = `C2_WRITE_LINE;
231.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
232.
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
233.
    CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
234.
                                   b2_addr = tmp_addr2;
235.
236.
                                   if (cnt < 3 + 8) begin
237.
                                       vnt = 15;
                                       for (i = 0; i < 16; i += 1) begin
238.
239
                                            tmp_data2[vnt] =
   cache[tmp_set][0][i + shift];
240.
                                           vnt -= 1;
241.
                                            #2;
242.
                                       end
                                       shift += 16;
243.
244.
                                   end
245.
                                   b2_command = 2'bz;
246.
                                   #1;
247.
                                   wait(b2_command == `C2_RESPONSE);
248.
                               end
```

```
249.
                               shift = 0;
250.
                               #1;
251.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE];
253.
                               #1;
                               b2_command = 2'bz;
254.
255.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
256.
257.
                               if (cnt < 3 + 8 + 8) begin
258.
                                   tmp_data2 = b2_data;
259.
                                   j = 15;
                                   for (i = 0; i < 16; i++) begin
260.
                                       cache[tmp_set][0][shift + i] =
261.
   tmp_data2[j];
                                       j -= 1;
262.
263.
                                   end
                                   shift += 16;
264.
                                   cnt += 1;
265.
266.
                               end
                               num_of_line = 0;
267.
268.
                           end else begin
                               // write back if needed
269.
                               // write back if needed
270.
                               if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
272.
                                   b2_command = `C2_WRITE_LINE;
273.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
274
    `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    CACHE_LINE_SIZE];
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
    `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
                                   b2_addr = tmp_addr2;
276.
277.
                                   if (cnt < 3 + 8) begin
278.
279.
                                       vnt = 15;
280.
                                       for (i = 0; i < 16; i += 1) begin
281.
                                            tmp_data2[vnt] =
   cache[tmp_set][1][i + shift];
                                           vnt -= 1;
282.
283.
                                            #2;
284.
                                       end
285.
                                       shift += 16;
286.
                                   end
                                   b2_command = 2'bz;
287.
288.
                                   #1:
                                   wait(b2_command == `C2_RESPONSE);
289.
                               end
290.
291.
                               shift = 0;
292.
                               #1;
                               b2_command = `C2_READ_LINE;
293
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE];
295.
                               #1;
296.
                               b2_command = 2'bz;
                               b2_addr = 2'bz;
297.
                               wait(b2_command == `C2_RESPONSE);
298.
                               if (cnt < 3 + 8 + 8) begin
299.
300.
                                   tmp_data2 = b2_data;
301.
                                   j = 15;
302.
                                   for (i = 0; i < 16; i++) begin
```

```
cache[tmp\_set][1][shift + i] =
303.
   tmp_data2[j];
                                        j -= 1;
304.
305.
                                   end
306.
                                   shift += 16;
307.
                                   cnt += 1;
                               end
308.
309.
                               num_of_line = 1;
310.
                           end
311.
                      end
312.
                      #1;
                      b1_command = `C1_RESPONSE;
313.
314.
                      vnt = 7;
                      for (i = 0; i < 8; i++) begin
315.
                           tmp_data1[vnt] =
   cache[tmp_set][num_of_line][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 +
   i];
317
                      end
                      b1_data = tmp_data1;
318.
                      #1;
319.
320.
                      b1_{command} = 3'bz;
321.
                      // send cpu
322.
                  end
323.
                  cnt = 0;
324.
              end
325.
              (`C1_READ16) : begin //must-have
326.
327.
                  // find cache line
                  // if yes print
328.
                  // if no go to mem
329.
330.
                  // if have empty space cache
331.
                  // else delete old
332.
                  // if old modified write back
                  // set new one line
333.
                  if (cnt == 0) begin
334.
                      tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
335.
   = a1_bus;
                      cnt += 1;
337.
                  end if (cnt == 1) begin
                      tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
338.
   bug
339.
                      cnt += 1;
340.
                  end else begin
341.
                      // find cacheLine
342.
                      if (cnt == 2) begin
                           tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
    CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
344.
                           if (
                               cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
   : `CACHE_LINE_SIZE] ==
346.
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
   - 1: `CACHE_OFFSET_SIZE]
347.
                           ) begin
348.
                               cache_hit = 1;
349.
                           end
350.
                           if (
351.
                               cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
352.
     `CACHE_LINE_SIZE] ==
                               tmp\_addr[`CACHE\_ADDR\_SIZE - `CACHE\_TAG\_SIZE
353.
    1: `CACHE_OFFSET_SIZE]
354.
355.
                               cache_hit = 2;
```

```
356.
                           end
357.
                           cnt += 1;
358.
                      // cache_hit
359.
360.
                      if (cache_hit != 0) begin
361.
                           // cache_hit += 1;
                           #( `CACHE_HIT - 1);
362.
                           hit++;
363.
                           b1_command = `C1_RESPONSE;
364.
365.
                           // send answer
366.
                           vnt = 15;
                           for (i = 0; i < 16; i++) begin
367.
                               tmp_data1[vnt] = cache[tmp_set][cache_hit -
368.
   1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
370.
                           b1_data = tmp_data1;
371.
                           #1;
372.
                           b1_command = 3'bz;
                      end else begin
373.
374.
                           #(`CACHE_MISS);
                           miss++;
375.
376.
                           // go to mem
                           if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
   == 1'b0) begin
378.
                               #1;
                               b2 command = `C2 READ LINE;
379.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE];
381.
                               #1;
                               b2_command = 2'bz;
382.
383.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
384.
385.
                               if (cnt < 3 + 8) begin
386.
                                   tmp_data2 = b2_data;
387.
                                   j = 15;
                                   for (i = 0; i < 16; i++) begin
388.
389.
                                        cache[tmp_set][0][shift + i] =
   tmp_data2[j];
                                        j -= 1;
390.
                                   end
391.
392.
                                   shift += 16;
393.
                                   cnt += 1;
394.
                               end
                           end else if
   (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
396.
                               #1;
397.
                               b2_command = `C2_READ_LINE;
398.
`CACHE_OFFSET_SIZE];
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
                               #1;
400.
                               b2_command = 2'bz;
401.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
402.
                               if (cnt < 3 + 8) begin
403
404.
                                   tmp_data2 = b2_data;
                                   j = 15;
405.
                                   for (i = 0; i < 16; i++) begin
406.
                                        cache[tmp_set][1][shift + i] =
407.
   tmp_data2[j];
                                        j -= 1;
408.
409.
                                   end
410.
                                   shift += 16;
411.
                                   cnt += 1;
```

```
412.
                              end
413.
                              num_of_line = 1;
414.
                          end else if
   (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
415.
                              // write back if needed
416.
                              if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
                                   #1;
417.
                                   b2_command = `C2_WRITE_LINE;
418.
419.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
                                   b2_addr = tmp_addr2;
422.
423.
                                   if (cnt < 3 + 8) begin
                                       vnt = 15;
424.
                                       for (i = 0; i < 16; i += 1) begin
425.
                                           tmp_data2[vnt] =
   cache[tmp_set][0][i + shift];
427.
                                           vnt -= 1;
428
                                           #2;
429.
                                       end
430.
                                       shift += 16;
431.
                                   end
432.
                                   b2_command = 2'bz;
433.
                                   #1;
                                  wait(b2_command == `C2_RESPONSE);
434.
435.
                              end
436.
                              shift = 0;
437.
                              #1;
438.
                              b2_command = `C2_READ_LINE;
                              b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
439.
    CACHE_OFFSET_SIZE];
440.
441.
                              b2_command = 2'bz;
442.
                              b2_addr = 2'bz;
                              wait(b2_command == `C2_RESPONSE);
443.
                              if (cnt < 3 + 8 + 8) begin
444.
                                   tmp_data2 = b2_data;
445.
                                   j = 15;
446.
447.
                                   for (i = 0; i < 16; i++) begin
                                       cache[tmp_set][0][shift + i] =
   tmp_data2[j];
449.
                                       j -= 1;
450
                                   end
                                   shift += 16;
451.
                                   cnt += 1;
452.
453.
                              end
454.
                              num_of_line = 0;
455.
                          end else begin
456.
                              // write back if needed
457.
                              // write back if needed
                              if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
459.
                                  b2_command = `C2_WRITE_LINE;
460.
461.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
   `CACHE_LINE_SIZE];
```

```
tmp_addr2[`CACHE_OFFSET_SIZE +
462.
   `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
463.
                                   b2_addr = tmp_addr2;
464.
465.
                                   if (cnt < 3 + 8) begin
466.
                                        vnt = 15;
                                        for (i = 0; i < 16; i += 1) begin
467.
                                            tmp_data2[vnt] =
468.
   cache[tmp_set][1][i + shift];
469.
                                            vnt -= 1;
470.
                                            #2;
471.
                                       end
472
                                       shift += 16;
473.
                                   end
                                   b2_command = 2'bz;
474.
475.
                                   wait(b2_command == `C2_RESPONSE);
476.
                               end
477.
                               shift = 0;
478
479.
                               #1;
                               b2_command = `C2_READ_LINE;
480.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE];
                               #1;
482
483.
                               b2 command = 2'bz;
                               b2_addr = 2'bz;
484.
                               wait(b2 command == `C2 RESPONSE);
485.
486.
                               if (cnt < 3 + 8 + 8) begin
                                   tmp_data2 = b2_data;
487.
488.
                                   j = 15;
489.
                                   for (i = 0; i < 16; i++) begin
490.
                                       cache[tmp_set][1][shift + i] =
   tmp_data2[j];
491.
                                       j -= 1;
                                   end
492.
493.
                                   shift += 16;
494.
                                   cnt += 1;
495.
                               end
496.
                               num_of_line = 1;
497.
                           end
498.
                      end
                      #1;
499
                      b1_command = `C1_RESPONSE;
500.
                      vnt = 15;
501.
                      for (i = 0; i < 16; i++) begin
502.
503.
                           tmp_data1[vnt] =
   cache[tmp_set][num_of_line][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 +
   i];
504.
                      b1_data = tmp_data1;
505.
506.
507.
                      b1_{command} = 3'bz;
508.
                      // send cpu
509.
                  end
510.
                  cnt = 0;
511.
              end
512.
              (`C1_READ32) : begin
513.
                  if (cnt == 0) begin
514.
                      tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
515.
   = a1_bus;
516.
                      cnt += 1;
517.
                  end if (cnt == 1) begin
```

```
tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
518.
   bua
519.
                      cnt += 1;
520.
                  end else begin
521.
                      // find cacheLine
                      if (cnt == 2) begin
522.
                           tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
    CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
524.
                          if (
525.
                               cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
     `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
526.
   - 1: `CACHE_OFFSET_SIZE]
527.
                           ) begin
                               cache_hit = 1;
528.
529.
530.
                           if (
531.
                               cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
532.
     `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
   - 1: `CACHE_OFFSET_SIZE]
534.
                           ) begin
535.
                               cache_hit = 2;
536.
                           end
537.
                          cnt += 1;
538.
                      end
539.
                      // cache_hit
                      if (cache_hit != 0) begin
540.
541.
                           // cache_hit += 1;
542.
                           #( CACHE_HIT - 1);
543.
                          hit++;
                          b1_command = `C1_RESPONSE;
544.
                           // send answer
545.
                          vnt = 15;
546.
547.
                           for (i = 0; i < 16; i++) begin
548.
                               tmp_data1[vnt] = cache[tmp_set][cache_hit -
   1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
549.
                           #2
550.
                          b1_data = tmp_data1;
551.
                          vnt = 15;
552.
                           for (i = 0; i < 16; i++) begin
553.
                               tmp_data1[vnt] = cache[tmp_set][cache_hit -
   1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
555.
                           end
                          b1_data = tmp_data1;
556.
557.
                          #1;
558.
                          b1 command = 3'bz;
                      end else begin
559.
560.
                           #(`CACHE_MISS);
561.
                          miss++;
                          // go to mem
562.
                          if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
   == 1'b0) begin
564.
                               #1;
                               b2_command = `C2_READ_LINE;
565.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE];
567.
                               #1;
568.
                               b2_command = 2'bz;
569.
                               b2_addr = 2'bz;
570.
                               wait(b2_command == `C2_RESPONSE);
```

```
571.
                               if (cnt < 3 + 8) begin
572.
                                   tmp_data2 = b2_data;
573.
                                   j = 15;
                                   for (i = 0; i < 16; i++) begin
574.
                                       cache[tmp_set][0][shift + i] =
   tmp_data2[j];
                                       j -= 1;
576.
                                   end
577.
                                   shift += 16;
578.
579.
                                   cnt += 1;
580.
                               end
                          end else if
581.
   (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
582.
                               #1:
583.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE];
585.
                               #1;
586.
                               b2_command = 2'bz;
                               b2_addr = 2'bz;
587.
                               wait(b2_command == `C2_RESPONSE);
588.
                               if (cnt < 3 + 8) begin
589.
590.
                                   tmp_data2 = b2_data;
                                   j = 15;
591.
                                   for (i = 0; i < 16; i++) begin
592.
                                       cache[tmp_set][1][shift + i] =
   tmp data2[i];
                                       j -= 1;
594.
                                   end
595.
596.
                                   shift += 16;
                                   cnt += 1;
597.
598.
                               end
599.
                               num_of_line = 1;
600.
                           end else if
   (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
                               // write back if needed
601.
602.
                               if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
603.
                                   b2_command = `C2_WRITE_LINE;
604.
605.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
   `CACHE_LINE_SIZE];
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
    CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
                                   b2_addr = tmp_addr2;
607.
608.
                                   if (cnt < 3 + 8) begin
609.
                                       vnt = 15;
610.
                                       for (i = 0; i < 16; i += 1) begin
611.
                                            tmp_data2[vnt] =
   cache[tmp_set][0][i + shift];
                                           vnt -= 1;
613.
614.
                                            #2;
615.
                                       end
616.
                                       shift += 16;
617.
                                   end
                                   b2_command = 2'bz;
618.
619.
620.
                                   wait(b2_command == `C2_RESPONSE);
621.
                               end
622.
                               shift = 0;
```

```
623.
                               #1;
624.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
625.
    `CACHE_OFFSET_SIZE];
626.
627.
                               b2\_command = 2'bz;
                               b2_addr = 2'bz;
628.
                               wait(b2_command == `C2_RESPONSE);
629.
                               if (cnt < 3 + 8 + 8) begin
630.
                                   tmp_data2 = b2_data;
631.
632.
                                   j = 15;
                                   for (i = 0; i < 16; i++) begin
633.
634.
                                       cache[tmp_set][0][shift + i] =
   tmp_data2[j];
                                       j -= 1;
636.
                                   end
637.
                                   shift += 16;
638.
                                   cnt += 1;
639.
                               end
640.
                               num_of_line = 0;
                           end else begin
641.
                               // write back if needed
642.
                               // write back if needed
643.
                               if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
644.
   - 2] == 1'b1) begin
645.
                                   #1:
                                   b2 command = `C2 WRITE LINE;
646.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
647.
   `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    CACHE_LINE_SIZE];
648.
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
   `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
649.
                                   b2_addr = tmp_addr2;
650.
                                   if (cnt < 3 + 8) begin
651.
                                       vnt = 15;
652.
653.
                                        for (i = 0; i < 16; i += 1) begin
                                            tmp_data2[vnt] =
   cache[tmp_set][1][i + shift];
                                            vnt -= 1;
655.
656.
                                            #2;
657.
                                       end
658.
                                        shift += 16;
659.
                                   end
                                   b2_{command} = 2'bz;
660.
661.
                                   #1:
662.
                                   wait(b2_command == `C2_RESPONSE);
663.
                               end
                               shift = 0;
664.
665.
                               b2_command = `C2_READ_LINE;
666.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE];
668.
                               #1;
669.
                               b2_command = 2'bz;
670.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
671.
                               if (cnt < 3 + 8 + 8) begin
672.
                                   tmp_data2 = b2_data;
673.
                                   i = 15;
674.
675.
                                   for (i = 0; i < 16; i++) begin
676.
                                        cache[tmp\_set][1][shift + i] =
```

```
tmp_data2[j];
677.
                                        j -= 1;
678.
679.
                                   shift += 16;
680.
                                   cnt += 1;
681.
                               end
                               num_of_line = 1;
682.
683.
                           end
684.
                      end
685.
                      #1;
686.
                      b1_command = `C1_RESPONSE;
                      vnt = 15;
687.
                      for (i = 0; i < 16; i++) begin
688.
689.
                           tmp_data1[vnt] =
   cache[tmp_set][num_of_line][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 +
   i];
690.
                      end
691.
                      #2
                      b1_data = tmp_data1;
692.
                      vnt = 15;
693.
694.
                      for (i = 0; i < 16; i++) begin
695.
                           tmp_data1[vnt] =
   cache[tmp_set][num_of_line][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 +
   i];
696.
                      end
                      b1_data = tmp_data1;
697.
698.
                      #1;
699.
                      b1_{command} = 3'bz;
700.
                  end
701.
                  cnt = 0;
702.
              end
703.
704.
              (`C1_WRITE8) : begin
705.
                  if (cnt == 0) begin
                      tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
706.
  = a1_bus;
707.
                      tmp_data1 = b1_data;
708.
                      j = 0;
709.
                      shift = 0;
                      for (i = 15; i \ge 0; i = 1) begin
710.
                           tmp_buffer[shift + j] = tmp_data1[i];
711.
                           j += 1;
712.
713.
                      end
                      shift += 16;
714.
                      cnt += 1;
715.
                  end if (cnt == 1) begin
716.
                      tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
717.
   bug
718.
                      cnt += 1;
                  end else begin
719.
720.
                      // find cacheLine
721.
                      if (cnt == 2) begin
                           tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
    CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
723.
                           if (
724.
                               cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
     `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
725.
   - 1: `CACHE_OFFSET_SIZE]
726.
                           ) begin
727.
                               cache_hit = 1;
728.
729.
```

```
730.
                           if (
731.
                               cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
   : `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
   - 1: `CACHE_OFFSET_SIZE]
                           ) begin
733.
734.
                               cache_hit = 2;
735.
                           end
736.
                           cnt += 1;
737.
                       end
738.
                       // cache_hit
                       if (cache_hit != 0) begin
739.
                           // cache_hit += 1;
740.
                           #( CACHE_HIT - 1);
741.
                           hit++;
742.
                           shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
743.
                           j = `CACHE_LINE_SIZE - 1;
744.
                           for (vnt = 0; vnt < 2; vnt += 1) begin
745.
                               for (i = 0; i < 16; i += 1) begin
746.
747.
                                    cache[tmp_set][cache_hit - 1][shift + i]
   = tmp_buffer[j];
748.
                                    j -= 1;
                               end
749.
750.
                               #2;
                               shift -= 16;
751.
752.
                           end
753.
                           cnt += 1;
754.
                           #1;
                           b1_command = `C1_RESPONSE;
755.
756.
                           #1;
                           b1_command = 3'bz;
757.
758.
                       end else begin
                           #(`CACHE_MISS);
// go to mem
759.
760.
761.
                           miss++;
                           if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
762.
   == 1'b0) begin
764.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
765.
   `CACHE_OFFSET_SIZE];
                               #1;
766.
                               b2_command = 2'bz;
767.
768.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
769.
                               if (cnt < 3 + 8) begin
770.
                                    tmp_data2 = b2_data;
771.
                                    j = 15;
772.
                                    for (i = 0; i < 16; i++) begin
773.
                                        cache[tmp_set][0][shift + i] =
   tmp_data2[j];
775.
                                        j -= 1;
                                    end
776.
                                    shift += 16;
777.
778.
                                    cnt += 1;
779.
                               end
780.
                           end else if
   (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
781.
                               #1:
782.
                               b2 command = `C2 READ LINE;
783.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
   `CACHE_OFFSET_SIZE];
784.
                               #1;
```

```
785.
                               b2_command = 2'bz;
786.
                               b2_addr = 2'bz;
787.
                               wait(b2_command == `C2_RESPONSE);
                               if (cnt < 3 + 8) begin
788.
789.
                                   tmp_data2 = b2_data;
790.
                                   j = 15;
                                   for (i = 0; i < 16; i++) begin
791.
                                       cache[tmp_set][1][shift + i] =
792.
   tmp_data2[j];
793.
                                       j -= 1;
794.
                                   end
                                   shift += 16;
795.
796.
                                   cnt += 1;
797.
                               end
                               num_of_line = 1;
798.
799.
                           end else if
   (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
800.
                               // write back if needed
                               if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
801.
   - 2] == 1'b1) begin
802.
                                   #1;
                                   b2_command = `C2_WRITE_LINE;
803.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
804.
   `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + \Cache_TAG_SIZE - 1 :
   `CACHE_LINE_SIZE];
                                   tmp addr2[`CACHE OFFSET SIZE +
    `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
                                   b2_addr = tmp_addr2;
806.
807.
808.
                                   if (cnt < 3 + 8) begin
809.
                                       vnt = 15;
                                       for (i = 0; i < 16; i += 1) begin
810.
811.
                                            tmp_data2[vnt] =
   cache[tmp_set][0][i + shift];
                                           vnt -= 1;
812.
813.
                                            #2;
814.
                                       end
815.
                                       shift += 16;
816.
                                   end
                                   b2_command = 2'bz;
817.
818.
                                   #1;
                                   wait(b2_command == `C2_RESPONSE);
819.
820.
821.
                               shift = 0;
822.
                               #1;
                               b2_command = `C2_READ_LINE;
823.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE];
                               #1;
826.
                               b2_command = 2'bz;
827.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
828
                               if (cnt < 3 + 8 + 8) begin
829.
830.
                                   tmp_data2 = b2_data;
831.
                                   j = 15;
                                   for (i = 0; i < 16; i++) begin
832.
                                       cache[tmp_set][0][shift + i] =
833.
   tmp_data2[j];
                                       j -= 1;
834.
835.
                                   end
836.
                                   shift += 16;
837.
                                   cnt += 1;
```

```
838.
                              end
839.
                              num_of_line = 0;
840.
                          end else begin
841.
                              // write back if needed
842.
                              // write back if needed
                              if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
                                  #1;
844.
                                  b2_command = `C2_WRITE_LINE;
845.
846.
                                  tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
tmp_addr2[`CACHE_OFFSET_SIZE +
                                  b2_addr = tmp_addr2;
849.
                                  if (cnt < 3 + 8) begin
850.
851.
                                      vnt = 15;
                                      for (i = 0; i < 16; i += 1) begin
852.
                                          tmp_data2[vnt] =
   cache[tmp_set][1][i + shift];
                                          vnt -= 1;
854.
855.
                                          #2;
856.
                                      end
857.
                                      shift += 16;
858.
                                  end
859.
                                  b2_command = 2'bz;
860.
                                  #1;
                                  wait(b2_command == `C2_RESPONSE);
861.
                              end
862.
863.
                              shift = 0;
864.
                              #1;
                              b2_command = `C2_READ_LINE;
865.
                              b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
866.
    CACHE_OFFSET_SIZE];
867.
                              b2_command = 2'bz;
868.
869.
                              b2_addr = 2'bz;
                              wait(b2_command == `C2_RESPONSE);
870.
                              if (cnt < 3 + 8 + 8) begin
871.
                                  tmp_data2 = b2_data;
872.
                                  j = 15;
873.
874.
                                  for (i = 0; i < 16; i++) begin
                                      cache[tmp_set][1][shift + i] =
   tmp_data2[j];
                                      j -= 1;
876.
877.
                                  end
                                  shift += 16;
878.
                                  cnt += 1;
880.
                              end
881.
                              num_of_line = 1;
                         end
882.
883.
                     end
884.
                     shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
885.
886.
                     j = `CACHE_LINE_SIZE - 1;
                      for (vnt = 0; vnt < 1; vnt += 1) begin
887.
                          for (i = 0; i < 16; i += 1) begin
888.
                              cache[tmp_set][num_of_line][shift + i] =
889.
   tmp_buffer[j];
890.
                              j -= 1;
891.
                              #2;
```

```
892.
                           end
893.
                           shift -= 16;
894.
                      end
895.
                      #1;
896.
                      b1_command = `C1_RESPONSE;
                      #1;
897.
898
                      b1_{command} = 3'bz;
899.
                  end
900.
                  cnt = 0;
901.
              end
902.
              (`C1_WRITE16) : begin
903.
                  if (cnt == 0) begin
904
                      tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
905.
   = a1_bus;
906.
                      tmp_data1 = b1_data;
907.
                      j = 0;
908.
                      shift = 0;
909.
                      for (i = 15; i \ge 0; i = 1) begin
910.
                           tmp_buffer[shift + j] = tmp_data1[i];
                           j += 1;
911.
912.
                      end
                      shift += 16;
913.
                      cnt += 1;
914
915.
                  end if (cnt == 1) begin
                      tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
   bug
917.
                      cnt += 1;
                  end else begin
918.
919.
                      // find cacheLine
920.
                      if (cnt == 2) begin
921.
                           tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
    CACHE_TAG_SIZE :
                      `CACHE_OFFSET_SIZE];
                          if (
922.
                               cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
923.
     `CACHE_LINE_SIZE] ==
                               tmp\_addr[`CACHE\_ADDR\_SIZE - `CACHE\_TAG\_SIZE
924.
   - 1: `CACHE_OFFSET_SIZE]
                           ) begin
926.
                               cache_hit = 1;
927.
                           end
928.
                           if (
929.
                               cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
930.
     `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
931.
   - 1: `CACHE_OFFSET_SIZE]
932.
                           ) begin
933.
                               cache_hit = 2;
                           end
934.
935.
                           cnt += 1;
936.
                      end
937
                      // cache_hit
                      hit++;
938.
939.
                      if (cache_hit != 0) begin
940.
                           // cache_hit += 1;
                          #(`CACHE_HIT - 1);
941.
942.
                          shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
943.
                           j = `CACHE_LINE_SIZE - 1;
944.
                           for (vnt = 0; vnt < 2; vnt += 1) begin
945.
946.
                               for (i = 0; i < 16; i += 1) begin
947.
                                   cache[tmp_set][cache_hit - 1][shift + i]
```

```
= tmp_buffer[j];
948.
                                   j -= 1;
949.
950.
                               #2;
951.
                               shift -= 16;
                           end
952.
953.
                           cnt += 1;
                           #1;
954.
                           b1_command = `C1_RESPONSE;
955.
956.
                           #1;
957.
                           b1_command = 3'bz;
958.
                       end else begin
                           #(`CACHE_MISS);
959.
                           // go to mem
960.
                           miss++;
961.
                           if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
   == 1'b0) begin
963.
964.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
965.
   `CACHE_OFFSET_SIZE];
966.
                               #1;
                               b2_command = 2'bz;
967.
                               b2_addr = 2'bz;
968.
                               wait(b2_command == `C2_RESPONSE);
969.
                               if (cnt < 3 + 8) begin
970.
                                    tmp data2 = b2 data;
971.
972.
                                    j = 15;
                                    for (i = 0; i < 16; i++) begin
973.
                                        cache[tmp_set][0][shift + i] =
974
   tmp_data2[j];
                                        j -= 1;
976.
                                    end
977.
                                    shift += 16;
                                    cnt += 1;
978.
979
                               end
                           end else if
   (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
981.
                               b2_command = `C2_READ_LINE;
982.
983.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE];
984.
                               #1;
985.
                               b2_command = 2'bz;
                               b2_addr = 2'bz;
wait(b2_command == `C2_RESPONSE);
986.
987.
                               if (cnt < 3 + 8) begin
988.
989
                                    tmp_data2 = b2_data;
990.
                                    j = 15;
                                    for (i = 0; i < 16; i++) begin
991.
                                        cache[tmp_set][1][shift + i] =
   tmp_data2[j];
993
                                        j -= 1;
994.
                                    end
995.
                                    shift += 16;
996.
                                    cnt += 1;
997.
                               end
                               num_of_line = 1;
998.
                           end else if
999.
   (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
                               // write back if needed
1000.
1001.
                               if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
```

```
1002.
                                   #1;
1003.
                                   b2_command = `C2_WRITE_LINE;
1004.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
1005.
    CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
1006.
                                   b2_addr = tmp_addr2;
1007.
1008.
                                   if (cnt < 3 + 8) begin
                                       vnt = 15;
1009.
1010.
                                       for (i = 0; i < 16; i += 1) begin
                                           tmp_data2[vnt] =
1011.
   cache[tmp_set][0][i + shift];
                                           vnt -= 1;
1013.
                                           #2;
1014.
                                       end
1015
                                       shift += 16;
1016.
                                   end
                                   b2_command = 2'bz;
1017.
1018.
                                   wait(b2_command == `C2_RESPONSE);
1019.
                               end
1020.
1021.
                               shift = 0;
1022.
                               #1:
                               b2 command = `C2 READ LINE;
1023.
1024.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
   `CACHE_OFFSET_SIZE];
1025.
                              #1;
1026.
                               b2_command = 2'bz;
1027.
                               b2_addr = 2'bz;
1028.
                               wait(b2_command == `C2_RESPONSE);
1029.
                               if (cnt < 3 + 8 + 8) begin
                                   tmp_data2 = b2_data;
1030.
                                   j = 15;
1031.
1032.
                                   for (i = 0; i < 16; i++) begin
1033.
                                       cache[tmp_set][0][shift + i] =
   tmp_data2[j];
                                       j -= 1;
1034.
1035.
                                   end
1036.
                                   shift += 16;
1037.
                                   cnt += 1;
1038.
                               end
1039.
                               num_of_line = 0;
                          end else begin
1040.
                               // write back if needed
1041.
1042.
                               // write back if needed
                               if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
1044.
                                   b2_command = `C2_WRITE_LINE;
1045.
1046
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
1047.
    `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
1048.
                                   b2_addr = tmp_addr2;
1049.
                                   if (cnt < 3 + 8) begin
1050.
1051.
                                       vnt = 15;
1052.
                                       for (i = 0; i < 16; i += 1) begin
```

```
1053.
                                              tmp_data2[vnt] =
   cache[tmp_set][1][i + shift];
1054.
                                              vnt -= 1;
1055.
                                         end
1056.
                                         #2;
                                         shift += 16;
1057.
                                     end
1058.
1059.
                                     b2_command = 2'bz;
1060.
                                     #1;
1061.
                                     wait(b2_command == `C2_RESPONSE);
1062.
                                end
                                shift = 0;
1063.
1064.
                                #1;
1065.
                                b2_command = `C2_READ_LINE;
                                b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE];
1067.
                                #1;
1068.
                                b2_command = 2'bz;
1069.
                                b2_addr = 2'bz;
                                wait(b2_command == `C2_RESPONSE);
1070.
1071.
                                if (cnt < 3 + 8 + 8) begin
1072.
                                     tmp_data2 = b2_data;
1073.
                                     j = 15;
                                     for (i = 0; i < 16; i++) begin
1074
1075.
                                         cache[tmp_set][1][shift + i] =
   tmp_data2[j];
1076.
                                         j -= 1;
                                     end
1077.
                                     shift += 16;
1078.
1079.
                                     cnt += 1;
1080.
                                end
1081.
                                num_of_line = 1;
1082.
                            end
1083.
                       end
1084.
                       shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
1085.
1086.
                       j = `CACHE_LINE_SIZE - 1;
1087.
                       for (vnt = 0; vnt < 2; vnt += 1) begin
1088.
                            for (i = 0; i < 16; i += 1) begin
                                cache[tmp_set][num_of_line][shift + i] =
1089.
   tmp_buffer[j];
1090.
                                j -= 1;
1091.
                                #2;
1092.
                            end
1093.
                            shift -= 16;
1094.
                       end
1095.
                       #1;
1096
                       b1_command = `C1_RESPONSE;
1097.
                       #1;
                       b1_{command} = 3'bz;
1098.
1099.
                   end
1100.
                   cnt = 0;
              end
1101.
1102
              (`C1_WRITE32) : begin //must-have
  if (cnt == 0) begin
     tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
1103.
1104.
1105.
   = a1_bus;
                       tmp_data1 = b1_data;
1106.
                       j = 0;
1107.
                       shift = 0;
1108.
1109.
                       for (i = 15; i \ge 0; i = 1) begin
1110.
                            tmp_buffer[shift + j] = tmp_data1[i];
```

```
1111.
                           j += 1;
1112.
                      end
1113.
                      shift += 16;
                      cnt += 1;
1114.
1115.
                  end if (cnt == 1) begin
                      tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
1116.
   bug
                      tmp_data1 = b1_data;
1117.
1118.
                      j = 0;
1119.
                      for (i = 15; i \ge 0; i = 1) begin
1120.
                           tmp_buffer[shift + j] = tmp_data1[i];
1121.
                           j += 1;
1122.
                      end
                      shift += 16;
1123.
                      cnt += 1;
1124.
1125.
                  end else begin
1126.
                      // find cacheLine
                      if (cnt == 2) begin
1127.
                           tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
1128.
    CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
                           if (
1129.
1130.
                               cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
   : `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
1131.
   - 1: `CACHE_OFFSET_SIZE]
1132.
                           ) begin
                               cache_hit = 1;
1133.
1134.
                           end
1135.
                           if (
1136.
                               cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
1137.
     `CACHE_LINE_SIZE] ==
                               tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
1138.
   - 1: `CACHE_OFFSET_SIZE]
1139.
                           ) begin
1140.
                               cache_hit = 2;
1141.
                           end
1142.
                           cnt += 1;
1143.
1144.
                      // cache_hit
                      if (cache_hit != 0) begin
1145.
1146.
                           // cache_hit += 1;
1147.
                           hit++;
                           #(`CACHE_HIT - 1);
1148.
1149.
                           shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
1150.
                           j = `CACHE_LINE_SIZE - 1;
1151.
                           for (vnt = 0; vnt < 4; vnt += 1) begin
1152.
                               for (i = 0; i < 16; i += 1) begin
1153.
                                   cache[tmp_set][cache_hit - 1][shift + i]
   = tmp_buffer[j];
1155.
                                   j -= 1;
1156.
                                   #2;
1157.
                               end
1158.
                               shift -= 16;
1159.
                           end
1160.
                           cnt += 1;
1161.
                           #1;
                           b1_command = `C1_RESPONSE;
1162.
1163.
                           #1;
1164.
                           b1_{command} = 3'bz;
1165.
                      end else begin
1166.
                           #(`CACHE_MISS);
```

```
1167.
                          // go to mem
1168.
                          miss++;
1169.
                          if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
   == 1'b0) begin
1170.
                               b2_command = `C2_READ_LINE;
1171.
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
1172.
    CACHE_OFFSET_SIZE];
                               #1;
1174.
                               b2_command = 2'bz;
                              b2_addr = 2'bz;
1175.
                               wait(b2_command == `C2_RESPONSE);
1176.
                               if (cnt < 3 + 8) begin
1177.
1178.
                                   tmp_data2 = b2_data;
                                   j = 15;
1179.
1180.
                                   for (i = 0; i < 16; i++) begin
1181.
                                       cache[tmp\_set][0][shift + i] =
   tmp_data2[j];
                                       j -= 1;
1182
1183.
                                   end
1184.
                                   shift += 16;
1185.
                                   cnt += 1;
1186.
                               end
                          end else if
1187
   (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
1188.
                               #1:
1189.
                               b2 command = `C2 READ LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
1190.
   `CACHE_OFFSET_SIZE];
                               #1;
1191.
1192.
                               b2_command = 2'bz;
1193.
                               b2_addr = 2'bz;
1194.
                               wait(b2_command == `C2_RESPONSE);
                               if (cnt < 3 + 8) begin
1195.
                                   tmp_data2 = b2_data;
1196.
                                   j = 15;
1197.
1198.
                                   for (i = 0; i < 16; i++) begin
1199.
                                       cache[tmp_set][1][shift + i] =
   tmp_data2[j];
1200.
                                       j -= 1;
1201.
                                   end
1202
                                   shift += 16;
1203.
                                   cnt += 1;
1204.
                               end
1205.
                               num_of_line = 1;
                          end else if
1206.
   (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
                               // write back if needed
1207.
                               if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
   - 2] == 1'b1) begin
1209.
                                   b2_command = `C2_WRITE_LINE;
1210.
1211
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
1212.
    `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
                                   b2_addr = tmp_addr2;
1213.
1214.
                                   if (cnt < 3 + 8) begin
1215.
1216.
                                       vnt = 15;
1217.
                                       for (i = 0; i < 16; i += 1) begin
```

```
1218.
                                            tmp_data2[vnt] =
   cache[tmp_set][0][i + shift];
1219.
                                            vnt -= 1;
1220.
                                            #2;
1221.
                                       end
1222.
                                       shift += 16;
1223.
                                   end
1224.
                                   b2_command = 2'bz;
1225.
                                   #1;
1226.
                                   wait(b2_command == `C2_RESPONSE);
1227.
                               end
                               shift = 0;
1228.
1229.
                               #1;
1230.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
   `CACHE_OFFSET_SIZE];
1232.
                               #1;
1233.
                               b2_command = 2'bz;
                               b2_addr = 2'bz;
1234.
                               wait(b2_command == `C2_RESPONSE);
1235.
1236.
                               if (cnt < 3 + 8 + 8) begin
1237.
                                   tmp_data2 = b2_data;
1238.
                                   j = 15;
                                   for (i = 0; i < 16; i++) begin
1239.
1240.
                                       cache[tmp_set][0][shift + i] =
   tmp_data2[j];
1241.
                                       j -= 1;
                                   end
1242.
1243.
                                   shift += 16;
1244.
                                   cnt += 1;
1245.
                               end
1246.
                               num_of_line = 0;
1247.
                           end else begin
                               // write back if needed
1248.
                               // write back if needed
1249.
                               if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
1250.
   - 2] == 1'b1) begin
1251.
                                   #1;
1252.
                                   b2_command = `C2_WRITE_LINE;
1253.
                                   tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
   cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    CACHE_LINE_SIZE];
1254.
                                   tmp_addr2[`CACHE_OFFSET_SIZE +
    CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
                                   b2_addr = tmp_addr2;
1255.
1256
1257.
                                   if (cnt < 3 + 8) begin
1258.
                                       vnt = 15;
1259.
                                       for (i = 0; i < 16; i += 1) begin
1260.
                                            tmp_data2[vnt] =
   cache[tmp_set][1][i + shift];
                                            vnt -= 1;
1261.
1262.
                                            #2;
1263.
                                       end
1264.
                                       shift += 16;
1265.
                                   end
                                   b2_command = 2'bz;
1266.
1267.
                                   #1:
                                   wait(b2_command == `C2_RESPONSE);
1268.
1269.
                               end
1270.
                               shift = 0;
1271.
                               #1;
```

```
1272.
                               b2_command = `C2_READ_LINE;
                               b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
1273.
   `CACHE_OFFSET_SIZE];
1274.
                               #1;
1275.
                               b2_command = 2'bz;
1276.
                               b2_addr = 2'bz;
                               wait(b2_command == `C2_RESPONSE);
1277.
                               if (cnt < 3 + 8 + 8) begin
1278.
                                   tmp_data2 = b2_data;
1279.
1280.
                                   j = 15;
1281.
                                   for (i = 0; i < 16; i++) begin
                                       cache[tmp_set][1][shift + i] =
1282.
   tmp_data2[j];
1283.
                                       j -= 1;
1284.
                                   end
1285.
                                   shift += 16;
1286.
                                   cnt += 1;
                               end
1287.
1288.
                               num_of_line = 1;
1289.
                           end
1290.
                      end
1291.
                      shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
1292.
                      j = `CACHE_LINE_SIZE - 1;
1293.
                      for (vnt = 0; vnt < 4; vnt += 1) begin
1294.
                           for (i = 0; i < 16; i += 1) begin
1295.
                               cache[tmp_set][num_of_line][shift + i] =
   tmp_buffer[j];
1297.
                               j -= 1;
1298.
                               #2;
1299.
                           end
1300.
                           shift -= 16;
1301.
                      end
1302.
                      #1;
                      b1_command = `C1_RESPONSE;
1303.
1304.
                      #1;
1305.
                      b1_command = 3'bz;
1306.
                  end
1307.
                  cnt = 0;
1308.
              end
1309.
         endcase
1310. end
1311.
1312. endmodule
```

mem.sv

```
1. module mem(
2.
      input wire CLK,
3.
      input wire M_DUMP,
4.
      input wire RESET,
5.
      input wire [14: 0] a2_bus,
6.
      inout wire [15: 0] d2_bus,
7.
8.
      inout wire [1: 0] c2_bus
9.
11. define ADDR2_BUS_SIZE 15
```

```
12. define DATA2_BUS_SIZE 16
13. `define CTR2_BUS_SIZE 2
14. define CACHE_TAG_SIZE 10
15. define CACHE_SETS_SIZE 5
16. `define CACHE_ADDR_SIZE 19
17. `define CACHE_LINE_SIZE 128
18. define CACHE_OFFSET_SIZE 4
19. define MEM_SIZE 524288
20.
21. define MEM_WORKING_TIME 100
22.
23. define C2_NOP 2'b00
24. define C2_READ_LINE 2'b10
25. define C2_WRITE_LINE 2'b11
26. define C2_RESPONSE 2'b01
28.reg [`ADDR2_BUS_SIZE - 1: 0] addr;
29.reg [`DATA2_BUS_SIZE - 1: 0] data;
30.reg [`CTR2_BUS_SIZE - 1: 0] command;
31.
32.assign a2_bus = addr;
33.assign d2_bus = data;
34.assign c2_bus = command;
36.integer SEED = 225526;
37. reg[7:0] a[0:99];
38.reg [7 : 0] memory[0 : 524287];
39.integer i = 0;
40.integer k = 0;
41.integer j = 0;
42.integer cnt = 0;
43.reg [(`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1) + 4 : 0] tmp_addr;
44.reg [`DATA2_BUS_SIZE - 1 : 0] tmp_data;
45.reg [`CACHE_OFFSET_SIZE - 1 : 0] offset = 4'b0000;
46.reg [7 : 0] new_a;
47.
48.initial begin
      addr[`ADDR2_BUS_SIZE - 1: 0] = 15'bz;
50.
      data[`DATA2_BUS_SIZE - 1: 0] = 16'bz;
51.
      command[`CTR2_BUS_SIZE - 1: 0] = 2'bz;
52.
53.
      for (i = 0; i < MEM_SIZE; i += 1) begin
54.
          memory[i] = $random(SEED)>>16;
      end
55.
56.
      /*for (i = 0; i < 100; i += 1) begin
57.
          $display("[%d] %d", i, a[i]);
58.
59.
      end*/
60. end
62.always @(RESET) begin
63.
      addr[`ADDR2_BUS_SIZE - 1: 0] = 15'bz;
      data[`DATA2_BUS_SIZE - 1: 0] = 16'bz;
64.
65.
      command[`CTR2_BUS_SIZE - 1: 0] = 2'bz;
66.
67.
      for (i = 0; i < MEM_SIZE; i += 1) begin
68.
          memory[i] = $random(SEED)>>16;
69.
      end
70.
71.
      /*for (i = 0; i < 100; i += 1) begin
          $display("[%d] %d", i, a[i]);
72.
73.
      end*/
74. end
```

```
75.
76.always @(M_DUMP) begin
      $dumpfile("output.txt");
78. end
79.
80.
81. always @(posedge CLK) begin
      case(command)
82.
            C2_READ_LINE : begin //C2_READ_LINE
83.
84.
               tmp_addr[(`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1)] =
   a2_bus;
               offset = 4'b1111;
85.
               #(`MEM_WORKING_TIME * 2 - (`CACHE_LINE_SIZE /
86.
   `DATA2_BUS_SIZE) * 2 - 1);
               command = `C2_RESPONSE;
87.
               for (i = 0; i < (`CACHE_LINE_SIZE / `DATA2_BUS_SIZE); i +=
   1) begin
89.
                   new_a = memory[(tmp_addr << 4) + offset];</pre>
                   offset -= 1;
90.
91.
                   data[15 : 8] = new_a;
92.
                   new_a = memory[(tmp_addr << 4) + offset];</pre>
93.
                   offset -= 1;
                   data[7 : 0] = new_a;
94.
95.
                   #2;
96.
               end
97.
               #1:
               command = 2'bz;
98.
99.
          end
100.
              `C2_WRITE_LINE : begin //C2_WRITE_LINE
101.
102.
                  if (cnt == 0) begin
103.
                       tmp_addr[(`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1)] =
   a2_bus;
                       offset = 4'b1111;
104.
                  end
105.
                  if (cnt < 8) begin
106.
                       tmp_data = d2_bus;
107.
                       memory[(tmp_addr << 4) + offset] = tmp_data[15 : 8];</pre>
108.
109.
                       offset = offset - 4'b0001;
                       memory[(tmp_addr << 4) + offset] = tmp_data[7 : 0];</pre>
110.
                       offset = offset - 4'b0001;
111.
                       cnt += 1;
112.
                  end
113.
                  if (cnt == 7) begin
114.
115.
                       cnt = 0;
                       #(`MEM_WORKING_TIME * 2 - (`CACHE_LINE_SIZE /
116.
    DATA2_BUS_SIZE) * 2 - 1);
                       command = `C2_RESPONSE;
117.
118.
119.
                       command = 2'bz;
120.
                  end
121.
              end
122
123.
          endcase
124.
      end
125.
      endmodule
```