

ЛАБОРАТОРНАЯ РАБОТА №2	М3137	2022
Моделирование схем в Verilog	НАРТОВ ДМИТРИЙ НИКОЛАЕВИЧ	

Цель работы: построение кэша и моделирование системы “процессор-кэш-память” на языке описания Verilog.

Инструментарий и требования к работе: Icarus Verilog 11, GNU C++ 17.

Описание


1. Описание работы системы.
2. Вычисление недостающих параметров системы.
3. Аналитическое решение задачи.
4. Моделирование заданной системы на Verilog.
5. Воспроизведение задачи на Verilog.
6. Сравнение полученных результатов.
7. Листинг кода

Вариант

Вариант №1.

Описание работы системы.

Коротко опишем что такое кэш и какие принципы он руководствуется. Кэш - это память, которая находится между процессором и оперативной памятью, и значительно ускоряет доступ к некоторым данным. Существует несколько подходов, как строить кэш, но мы будем рассматривать наборно-ассоциативный. В таком варианте кэш представляет собой следующее:



Доступ к данным происходит следующим образом: к сету мы можем обратиться сразу (на картинке сет - это кэш-линии обведенные в прямоугольники со скругленными краями), а вот внутри каждого сета придется искать подходящую линию проходясь по всем и сравнивая на равенство тегов, которые служат “ключом”. Рассмотрим устройство кэш линии:


valid	dirty	tag	data
1	1	CACHE_TAG_SIZE	CACHE_LINE_SIZE

Как мы видим кэш-линия, кроме полезных данных также содержит некоторое количество служебной информации. Valid это один бит, который отвечает за корректность кэш-линии, он равен 0, когда кэш линия свободна (не имеем никаких полезных данных)б иначе 1. Dirty - это тоже один бит, но который отвечает за то, какие данные хранит линия (0 - если полезные данные являются точной копией данных из оперативной памяти, 1 иначе). Про тэг было написано выше, а data -это полезные данные, которые хранит наш кэш. Стоит заметить, что кэш хранит не один байт данных в качестве полезных, а какую-то непрерывную последовательность битов из оперативной памяти, так как это существенно позволяет увеличить производительность. Также немаловажной частью кэш является, то как

адрес	оперативной	памяти	интерпретирует	кэш:
tag	set	offset		
CACHE_TAG_SIZE	CACHE_SET_SIZE	CACHE_OFFSET_SIZE		

Тэг здесь является частью, которую мы будем сравнивать с тегом в кэш-линии, чтобы понять подходит ли она нам. Set - это номер сета в котором должна находиться искомая кэш-линия. И, наконец, offset - это номер первого байта последовательность, которая нам нужна (это важно, так как мы должны уметь отдавать последовательность из некоторого количества подряд идущих байтиков).

Теперь обсудим принципы, которые используются в нашей схеме. Первый из них - это look-through. Так как не находится в вакууме а тесно взаимосвязан с памятью и процессором, нужно описать поведение в случае запроса данных от процессора. Здесь поможет следующий рисунок:



Кэш находится между памятью и процессором, и когда процессор посылает запрос к памяти сначала этот запрос приходит к кэшу и он пытается найти у себя подходящие данные, если такие есть, то он отдает их, иначе идет к памяти и просит у нее. Именно такой подход называется look-through. Также существует такое понятие, как политика замещения,

которая описывает поведение, когда нам нужно добавить новую кэш-линию, а свободного места нет. Мы будем иметь дело с политикой, называющейся lru (Least recently used). Здесь появляется еще один служебный бит в кэш-линии, который отвечает за возраст кэш-линии. Возраст - это сколько запросов назад обращались к данной кэш-линии. Важно заметить, что возраст не единый для всех линии в кэше, а отдельный для каждого сета. В случае, когда свободного места нет мы должны найти линию, которая дольше всего не использовалась, то есть, которая имеет максимальный возраст. Но что же с ней делать? Тут в бой идет принцип называющийся write-back. Мы утверждаем, что если линия, на место которой мы хотим поместить новые данные, должна быть проверена на следующее: если данная кэш-линия не содержит модифицированные данные, то мы можем заменить ее на свою, но если нет, то мы должны сначала её записать в память, а только потом можно её заменить. Более подробно работа этих принципов вместе будет разобрана, на примере аналитического решения.

Вычисление недостающих параметров системы.

MEM_SIZE		= 512 Kbyte
CACHE_SIZE	= CACHE_LINE_SIZE * CACHE_LINE_COUNT = 16 * 64	= 1024 Kbyte
CACHE_LINE_SIZE		= 16 byte
CACHE_LINE_COUNT		= 64
CACHE_WAY		= 2
CACHE_SETS_COUNT	= CACHE_LINE_COUNT / CACHE_WAY = 2^6 / 2 = 2^5	= 32
CACHE_TAG_SIZE		= 10 bit
CACHE_SETS_SIZE	= log2(CACHE_SETS_COUNT) = log2(32)	= 5 bit
CACHE_OFFSET_SIZE	= log2(CACHE_LINE_SIZE) = log2(16)	= 4 bit
CACHE_ADDR_SIZE	= CACHE_TAG_SIZE + CACHE_SETS_SIZE + CACHE_OFFSET_SIZE = 10 + 4 + 5	= 19 bit
VALID		= 1 bit
DIRTY		= 1 bit
AGE	= log2(CACHE_WAY)	= 1 bit

На данной картинке приведены расчеты параметров, формулы вытекают из устройства кэша, а также были разобраны на занятиях, поэтому объяснения формул не приводятся. Также прикладываю картинку с расчетами размера шин:

ADDR1_BUS_SIZE	= max(CACHE_TAG_SIZE + CACHE_SETS_SIZE, CACHE_OFFSET_SIZE) = max(10 + 5, 4)	= 15 bit
ADDR2_BUS_SIZE	= CACHE_TAG_SIZE + CACHE_SETS_SIZE = 10 + 5	= 15 bit
DATA1_BUS_SIZE		= 16 bit
DATA2_BUS_SIZE		= 16 bit
CTR1_BUS_SIZE	= max(log2(8), log2(2)) = max(3, 1)	= 3 bit
CTR2_BUS_SIZE	= max(log2(3), log2(2)) = max(2, 1)	= 2 bit

Файл с расчету прикреплю с остальным файлам.

Аналитическое решение задачи.

Аналитическое решение считает кол-во тактов и отношение кэш попаданий к общему числу обращений в память.

```
1. #include <iostream>
2. #include <map>
3.
4. using namespace std;
5.
6. #define M 64
7. #define N 60
8. #define K 32
9.
10. const int CACHE_WAY = 2;
11. const int CACHE_SETS_COUNT = 32;
12.
13. const int CACHE_HIT = 6;
14. const int CACHE_MISS = 4;
15. const int MEM_CTR = 100;
16. const int DATA_TRANSPORT = 1;
17. const int D1_BUS_DATA = 16;
18. const int D2_BUS_DATA = 16;
19.
20. int my_time = 0;
21. int cache_hits = 0, cache_queries = 0;
22.
23.
24. //read
25.
26. //write
27.
28. struct cache_line {
29.     int valid, dirty, age;
30.     int tag, data;
31.
32.     cache_line() {
33.         valid = 0;
34.         tag = -1;
35.     }
36.
37.     cache_line(int valid, int dirty, int age, int tag, int data) {
38.         this -> valid = valid;
39.         this -> dirty = dirty;
40.         this -> age = age;
41.         this -> tag = tag;
42.         this -> data = data;
43.     }
44. };
45.
46. cache_line cache[32][2];
47.
48. void read(int addr) {
49.     cache_queries++;
50.     int tag = (addr >> 9);
```

```

51.     int set = ((addr >> 4) & ((1 << 5) - 1));
52.     int offset = (addr & ((1 << 4) - 1));
53.
54.     if (cache[set][0].tag == tag) {
55.         cache_hits++;
56.         my_time += CACHE_HIT;
57.         cache[set][0].age = 0;
58.         cache[set][1].age = 1;
59.         return;
60.     }
61.
62.     if (cache[set][1].tag == tag) {
63.         cache_hits++;
64.         my_time += CACHE_HIT;
65.         cache[set][1].age = 0;
66.         cache[set][0].age = 1;
67.         return;
68.     }
69.
70.     my_time += CACHE_MISS;
71.     int num = -1;
72.
73.     if (cache[set][0].valid == 0) {
74.         num = 0;
75.     } else if (cache[set][1].valid == 0) {
76.         num = 1;
77.     }
78.
79.     if (num == -1) {
80.         if (cache[set][0].age == 1) {
81.             num = 0;
82.         } else {
83.             num = 1;
84.         }
85.     }
86.
87.     if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
88.         my_time += MEM_CTR;
89.     }
90.     my_time += MEM_CTR;
91.     cache[set][num] = cache_line(1, 0, 0, tag, 1010);
92.     cache[set][1 - num].age = 1;
93. }
94.
95. void write(int addr) {
96.     cache_queries++;
97.     int tag = (addr >> 9);
98.     int set = ((addr >> 4) & ((1 << 5) - 1));
99.     int offset = (addr & ((1 << 4) - 1));
100.
101.     if (cache[set][0].tag == tag) {
102.         cache_hits++;
103.         my_time += CACHE_HIT;
104.         cache[set][0].dirty = 1;
105.         cache[set][0].age = 0;
106.         cache[set][1].age = 1;
107.         return;
108.     }

```

```

109.
110.     if (cache[set][1].tag == tag) {
111.         cache_hits++;
112.         my_time += CACHE_HIT;
113.         cache[set][1].dirty = 1;
114.         cache[set][1].age = 0;
115.         cache[set][0].age = 1;
116.         return;
117.     }
118.
119.     my_time += CACHE_MISS;
120.     int num = -1;
121.
122.     if (cache[set][0].valid == 0) {
123.         num = 0;
124.     } else if (cache[set][1].valid == 0) {
125.         num = 1;
126.     }
127.
128.     if (num == -1) {
129.         if (cache[set][0].age == 1) {
130.             num = 0;
131.         } else {
132.             num = 1;
133.         }
134.     }
135.
136.     if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
137.         my_time += MEM_CTR;
138.     }
139.     my_time += MEM_CTR;
140.     cache[set][num] = cache_line(1, 1, 0, tag, 1010);
141.     cache[set][1 - num].age = 1;
142.
143. }
144.
145. int main() {
146.     for (int i = 0; i < 32; i++) {
147.         for (int j = 0; j < 2; j++) {
148.             cache[i][j] = cache_line();
149.         }
150.     }
151.
152.     int pa, pb, pc;
153.     pa = 0;
154.     my_time++;
155.     pc = 5888;
156.     my_time++;
157.     int addr = 0;
158.     my_time++;
159.     for (int y = 0; y < M; y++) {
160.         my_time++;
161.         my_time++;
162.         for (int x = 0; x < N; x++) {
163.             my_time++;
164.             my_time++;
165.             pb = 2048;
166.             my_time += 2;

```



```

167.         for (int k = 0; k < K; k++) {
168.             my_time++;
169.             addr = (pa + k);
170.             read(addr);
171.             my_time += 2;
172.             addr = (pb + 2 * x);
173.             my_time++;
174.             read(addr);
175.             my_time += 2;
176.             pb += (2 * N);
177.             my_time++;
178.             my_time += 6;
179.         }
180.         addr = (pc + 4 * x);
181.         my_time++;
182.         write(addr);
183.         my_time += 32 / 16;
184.     }
185.     pc += 4 * N;
186.     pa += K;
187.     my_time += 2;
188. }
189.
190.     cout << "cache_hits: " << cache_hits << ", cache_queries: " <<
cache_queries << '\n';
191.     cout << "tacts: " << my_time + 1 << '\n';
192.     return 0;
193. }

```

Разберем этот код. На строке 28 объявляется структура, которая представляет собой кэш-линию. На 46 строке объявляется двумерный массив кэш-линий, который и представляет собой кэш. Первое измерение - это кэш-сет, второе кэш-линия в этом сете. Дальше есть две функции read и write, которые начинаются соответственно на 48 и 95 строке соответственно. И main, в котором симулируется работа алгоритма из условия. Так как нам нужно только посчитать количество кэш попаданий и такты, то пересылкой полезных данных и не используемыми функциями можно пренебречь. Коротко пробежимся по работе функции read и write.

В функцию read поступает какой-то адрес, нам нужно найти данные по этому адресу. Сперва проверяем есть ли нужные нам данные в кэше, если да, то радуемся и засчитываем кэш-попадание и не забываем

пересчитать возрасты. По коду видно что сначала проверяется первая кэш-линия, а затем вторая. Если попадания в кэш не произошло, то не отчаиваемся и идем искать место под кэш линию, так как мы не можем просто переслать нужные данные из оперативной памяти в процессор игнорируя кэш. Место ищется просто: если в сете есть пустое место, то давайте запишем новую кэш-линию, иначе найдем самую старую линию и заместим её, попутно не забывая проверить не лежат в старой линии модифицированные данные, которые нужно отправить в оперативку.

Write работает почти также, только нужно не забыть поставить линии в которую записали данные dirty в 1. Если писать некуда то проделываем точно такую же последовательность с поиском места, записываем на найденное место новую линию (её прислали из оперативки) и счастливо пишем в неё уже то, что уже нужно, опять же, не забывая поставить dirty в 1.

Конечно же в процессе работы не забываем считать время, если попали в кэш, то это занимает 6 перед тем как начинаем отвечать полезные данные, если нет, то через 4 такта идем к памяти и просим у нее данные. Ну а данные от оперативки будем ждать 100 тактов. Безусловно, нужно также учитывать время на пересылку данных по шине, работу циклов, инициализацию переменных и остальные команды, цена которых описана в тз. В большинстве случаев время работы операции суммируется с остальным после операции, для которой задано такое время.НомерРаботы

Чуть не забыл, одним из ключевых фактов, которым мы руководствуемся во время подсчета ответа - это то, что все локальные переменные лежат в регистрах процессора. Остаётся, что все обращения к памяти - это получение элемента из массива.

Ответ на задачу получился следующий: процент кэш-попаданий = 0.9137 такты = 5404940.

Моделирование задачи на Verilog.

Ну логика работы кода, ровно такая же как и в аналитическом решении, только это реализовано конструкциями языка Verilog. Главное отличие - это задержки, задержки, задержки... А еще это то, что здесь мы отправляем данные и реализуем все функции (по крайней мере, пытаемся). Не забываем про то, что данные отправляются по принципу little-endian (это когда данные передаются от младшего бита к старшему). Сам код модели не сильно отличается от кода аналитического решения. Есть пара интересных нюансов реализации. Чтобы данные доходили вовремя куда надо, мы реализуем следующее: синхронизируем запись на шину по спаду, а прием по фронту, но даже так возникает проблема с состоянием гонки, когда на одном конце ставят z, а на другом команду. Решить эту проблему можно подгонкой задержек.

Воспроизведение задачи на верилог.

Тут есть небольшая проблемка. Я не смог до конца отдебагать код. Но в случае доведения этой схемы до ума она будет работать, так как логика обработки команд правильная и проверена в аналитическом решении.

Сравнение результатов решений.

При сравнении результатов стоит сказать, что такты посчитанные в Verilog, могут не сходиться с аналитическим решением так как мы подкручиваем задержки, чтобы все нормально работало. Ну а кэш-попадания должны сойтись.

Листинг.

Аналитическое решение

```
1. #include <iostream>
2. #include <map>
3.
4. using namespace std;
5.
6. #define M 64
7. #define N 60
8. #define K 32
9.
10. const int CACHE_WAY = 2;
11. const int CACHE_SETS_COUNT = 32;
12.
13. const int CACHE_HIT = 6;
14. const int CACHE_MISS = 4;
15. const int MEM_CTR = 100;
16. const int DATA_TRANSPORT = 1;
17. const int D1_BUS_DATA = 16;
18. const int D2_BUS_DATA = 16;
19.
20. int my_time = 0;
21. int cache_hits = 0, cache_queries = 0;
22.
23.
24. //read
25.
26. //write
27.
28. struct cache_line {
29.     int valid, dirty, age;
30.     int tag, data;
31.
32.     cache_line() {
33.         valid = 0;
34.         tag = -1;
35.     }
36.
37.     cache_line(int valid, int dirty, int age, int tag, int data) {
38.         this -> valid = valid;
39.         this -> dirty = dirty;
40.         this -> age = age;
41.         this -> tag = tag;
42.         this -> data = data;
43.     }
44. };
45.
46. cache_line cache[32][2];
47.
48. void read(int addr) {
49.     cache_queries++;
50.     int tag = (addr >> 9);
51.     int set = ((addr >> 4) & ((1 << 5) - 1));
52.     int offset = (addr & ((1 << 4) - 1));
53.
54.     if (cache[set][0].tag == tag) {
55.         cache_hits++;
56.         my_time += CACHE_HIT;
```

```

57.         cache[set][0].age = 0;
58.         cache[set][1].age = 1;
59.         return;
60.     }
61.
62.     if (cache[set][1].tag == tag) {
63.         cache_hits++;
64.         my_time += CACHE_HIT;
65.         cache[set][1].age = 0;
66.         cache[set][0].age = 1;
67.         return;
68.     }
69.
70.     my_time += CACHE_MISS;
71.     int num = -1;
72.
73.     if (cache[set][0].valid == 0) {
74.         num = 0;
75.     } else if (cache[set][1].valid == 0) {
76.         num = 1;
77.     }
78.
79.     if (num == -1) {
80.         if (cache[set][0].age == 1) {
81.             num = 0;
82.         } else {
83.             num = 1;
84.         }
85.     }
86.
87.     if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
88.         my_time += MEM_CTR;
89.     }
90.     my_time += MEM_CTR;
91.     cache[set][num] = cache_line(1, 0, 0, tag, 1010);
92.     cache[set][1 - num].age = 1;
93. }
94.
95. void write(int addr) {
96.     cache_queries++;
97.     int tag = (addr >> 9);
98.     int set = ((addr >> 4) & ((1 << 5) - 1));
99.     int offset = (addr & ((1 << 4) - 1));
100.
101.     if (cache[set][0].tag == tag) {
102.         cache_hits++;
103.         my_time += CACHE_HIT;
104.         cache[set][0].dirty = 1;
105.         cache[set][0].age = 0;
106.         cache[set][1].age = 1;
107.         return;
108.     }
109.
110.     if (cache[set][1].tag == tag) {
111.         cache_hits++;
112.         my_time += CACHE_HIT;
113.         cache[set][1].dirty = 1;
114.         cache[set][1].age = 0;
115.         cache[set][0].age = 1;
116.         return;
117.     }
118.
119.     my_time += CACHE_MISS;

```

```

120.     int num = -1;
121.
122.     if (cache[set][0].valid == 0) {
123.         num = 0;
124.     } else if (cache[set][1].valid == 0) {
125.         num = 1;
126.     }
127.
128.     if (num == -1) {
129.         if (cache[set][0].age == 1) {
130.             num = 0;
131.         } else {
132.             num = 1;
133.         }
134.     }
135.
136.     if (cache[set][num].valid != 0 && cache[set][num].dirty == 1) {
137.         my_time += MEM_CTR;
138.     }
139.     my_time += MEM_CTR;
140.     cache[set][num] = cache_line(1, 1, 0, tag, 1010);
141.     cache[set][1 - num].age = 1;
142.
143. }
144.
145. int main() {
146.     for (int i = 0; i < 32; i++) {
147.         for (int j = 0; j < 2; j++) {
148.             cache[i][j] = cache_line();
149.         }
150.     }
151.
152.     int pa, pb, pc;
153.     pa = 0;
154.     my_time++;
155.     pc = 5888;
156.     my_time++;
157.     int addr = 0;
158.     my_time++;
159.     for (int y = 0; y < M; y++) {
160.         my_time++;
161.         my_time++;
162.         for (int x = 0; x < N; x++) {
163.             my_time++;
164.             my_time++;
165.             pb = 2048;
166.             my_time += 2;
167.             for (int k = 0; k < K; k++) {
168.                 my_time++;
169.                 addr = (pa + k);
170.                 read(addr);
171.                 my_time += 2;
172.                 addr = (pb + 2 * x);
173.                 my_time++;
174.                 read(addr);
175.                 my_time += 2;
176.                 pb += (2 * N);
177.                 my_time++;
178.                 my_time += 6;
179.             }
180.             addr = (pc + 4 * x);
181.             my_time++;
182.             write(addr);

```



```

183.             my_time += 32 / 16;
184.         }
185.         pc += 4 * N;
186.         pa += K;
187.         my_time += 2;
188.     }
189.
190.     cout << "cache_hits: " << cache_hits << ", cache_queries: " <<
cache_queries << '\n';
191.     cout << "tacts: " << my_time + 1 << '\n';
192.     return 0;
193. }

```

Verilog

testbench.sv

```

1. `include "cache.sv"
2.
3. module mem_tb;
4.
5. `define C1_READ8 3'b001
6. `define C1_READ16 3'b010
7. `define C1_READ32 3'b011
8. `define C1_WRITE8 3'b101
9. `define C1_WRITE16 3'b110
10. `define C1_WRITE32 3'b111
11. `define C1_NOP 3'b000
12. `define C1_INVALIDATE_LINE 3'b100
13. `define C1_RESPONSE 3'b111
14.
15. `define C2_NOP 2'b00
16. `define C2_RESPONSE 2'b01
17. `define C2_READ_LINE 2'b10
18. `define C2_WRITE_LINE 2'b11
19.
20. reg [14: 0] addr1_bus;
21. reg [15: 0] data1_bus;
22. reg [2: 0] command1_bus;
23. reg [14: 0] addr2_bus;
24. reg [15: 0] data2_bus;
25. reg [1: 0] command2_bus;
26.
27. reg[1 : 0] CLK = 0;
28. reg [1 : 0] RESET = 0;
29. reg [1 : 0] C_DUMP = 0;
30.
31. wire c1_bus;
32. wire d1_bus;
33. wire a1_bus;
34. wire c2_bus;
35. wire d2_bus;
36. wire a2_bus;
37.
38. wire clk;
39. wire reset;
40. wire c_dump;
41. wire [31 : 0] hit;

```

```

42.wire [31 : 0] miss;
43.
44.assign a1_bus = addr1_bus;
45.assign d1_bus = data1_bus;
46.assign c1_bus = command1_bus;
47.
48.assign a2_bus = addr2_bus;
49.assign d2_bus = data2_bus;
50.assign c2_bus = command2_bus;
51.
52.assign clk = CLK;
53.assign reset = RESET;
54.assign c_dump = C_DUMP;
55.
56.reg [31 : 0] pa;
57.reg [31 : 0] pb;
58.reg [31 : 0] pc;
59.
60.reg [7 : 0] a;
61.reg [15 : 0] b;
62.reg [31 : 0] c;
63.
64.integer i = 0;
65.integer j = 0;
66.integer k = 0;
67.
68.cache _cache(
69.    clk,
70.    c_dump,
71.    reset,
72.
73.    a1_bus,
74.    d1_bus,
75.    c1_bus,
76.
77.    a2_bus,
78.    d2_bus,
79.    c2_bus,
80.
81.    hit,
82.    miss
83.);
84.
85.initial begin
86.    addr1_bus [14 : 0] = 14'bz;
87.    addr2_bus [14 : 0] = 14'bz;
88.    command1_bus [2 : 0] = `C1_NOP;
89.    command2_bus [1 : 0] = `C2_NOP;
90.    data1_bus [15 : 0] = 15'bz;
91.    data2_bus [15 : 0] = 15'bz;
92.    pa = 32'd0;
93.    pb = 32'd2048;
94.    pc = 32'd3969;
95.
96.    for (i = 0; i < 64; i++) begin
97.        for (j = 0; j < 60; j++) begin
98.            for (k = 0; k < 32; k++) begin
99.                #1;
100.                command1_bus = `C1_READ8;
101.                addr1_bus = (pa + k);
102.                #1;
103.                command1_bus = 3'bz;
104.                wait(command1_bus == `C1_RESPONSE);

```

```

105.          a = data1_bus;
106.          #1;
107.
108.          #1;
109.          command1_bus = `C1_READ16;
110.          addr1_bus = (pb + 2 * j);
111.          #1;
112.          command1_bus = 3'bz;
113.          wait(command1_bus == `C1_RESPONSE);
114.          b [7 : 0] = data1_bus;
115.          #2;
116.          b [15 : 8] = data1_bus;
117.          #1;
118.
119.          c = a * b;
120.
121.          end
122.          #1;
123.          command1_bus = `C1_WRITE32;
124.          addr1_bus = (pc + 4 * j);
125.          #1;
126.          command1_bus = 3'bz;
127.          wait(command1_bus == `C1_RESPONSE);
128.          #1;
129.      end
130.  end
131.
132.      $display("cache_hits = %d, cache_mises = %d", hit, miss);
133.      $display("tacts = %d", $time / 2);
134.      $finish;
135.  end
136.
137.  always #1 begin
138.      CLK = ~CLK;
139.  end
140.
141.  endmodule

```

cache.sv

```

1.  `include "mem.sv"
2.
3.  module cache(
4.      input wire CLK,
5.      input wire C_DUMP,
6.      input wire RESET,
7.
8.      input wire [14: 0] a1_bus,
9.      inout wire [15: 0] d1_bus,
10.     inout wire [2: 0] c1_bus,
11.
12.     input wire [14: 0] a2_bus,
13.     inout wire [15: 0] d2_bus,
14.     inout wire [1: 0] c2_bus,
15.
16.     output wire [31 : 0] cache_miss,
17.     output wire [31 : 0] cache_hit
18.);

```

```

19.
20.`define CACHE_WAY 2
21.
22.`define ADDR1_BUS_SIZE 15
23.`define DATA1_BUS_SIZE 16
24.`define CTR1_BUS_SIZE 3
25.
26.`define ADDR2_BUS_SIZE 15
27.`define DATA2_BUS_SIZE 16
28.`define CTR2_BUS_SIZE 2
29.
30.`define CACHE_LINE_SIZE 128
31.`define CACHE_FULL_LINE_SIZE 141
32.`define CACHE_SETS_COUNT 32
33.`define CACHE_LINE_COUNT 64
34.`define CACHE_ADDR_SIZE 19
35.`define CACHE_OFFSET_SIZE 4
36.`define CACHE_VALID 1
37.`define CACHE_DIRTY 1
38.`define CACHE_AGE 1
39.`define CACHE_TAG_SIZE 10
40.`define CACHE_LINE_SIZE 128
41.`define CACHE_SETS_SIZE 5
42.`define CACHE_WAY 2
43.
44.`define C1_READ8 3'b001
45.`define C1_READ16 3'b010
46.`define C1_READ32 3'b011
47.`define C1_WRITE8 3'b101
48.`define C1_WRITE16 3'b110
49.`define C1_WRITE32 3'b111
50.`define C1_NOP 3'b000
51.`define C1_INVALIDATE_LINE 3'b100
52.`define C1_RESPONSE 3'b111
53.
54.`define C2_NOP 2'b00
55.`define C2_RESPONSE 2'b01
56.`define C2_READ_LINE 2'b10
57.`define C2_WRITE_LINE 2'b11
58.
59.`define CACHE_MISS 4
60.`define CACHE_HIT 6
61.
62.
63.reg [`ADDR1_BUS_SIZE - 1: 0] b1_addr;
64.reg [`DATA1_BUS_SIZE - 1: 0] b1_data;
65.reg [`CTR1_BUS_SIZE - 1: 0] b1_command;
66.
67.reg [`ADDR2_BUS_SIZE - 1: 0] b2_addr;
68.reg [`DATA2_BUS_SIZE - 1: 0] b2_data;
69.reg [`CTR2_BUS_SIZE - 1: 0] b2_command;
70.
71.reg [32 : 0] miss;
72.reg [32 : 0] hit;
73.
74.integer i = 0;
75.integer j = 0;
76.integer cnt = 0;
77.integer cache_hit = 0;
78.integer shift = 0;
79.integer vnt = 0;
80.integer num_of_line = 0;
81.

```

```

82.
83.assign a1_bus = b1_addr;
84.assign d1_bus = b1_data;
85.assign c1_bus = b1_command;
86.
87.assign a2_bus = b2_addr;
88.assign d2_bus = b2_data;
89.assign c2_bus = b2_command;
90.
91.assign cache_hit = hit;
92.assign cache_miss = miss;
93.
94.reg [`CACHE_FULL_LINE_SIZE - 1 : 0] cache[0 : `CACHE_SETS_COUNT - 1][0
    : `CACHE_WAY - 1];
95.
96.reg [`DATA1_BUS_SIZE - 1 : 0] tmp_data1;
97.reg [`DATA2_BUS_SIZE - 1 : 0] tmp_data2;
98.reg [`CACHE_ADDR_SIZE - 1 : 0] tmp_addr;
99.reg [`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1 : 0] tmp_addr2;
100. reg [`CACHE_LINE_SIZE - 1 : 0] tmp_buffer;
101. reg [`CACHE_SETS_SIZE : 0] tmp_set;
102.
103. initial begin
104.     b1_addr [`ADDR1_BUS_SIZE - 1 : 0] = 15'bz;
105.     b1_data [`DATA1_BUS_SIZE - 1 : 0] = 16'bz;
106.     b1_command [`CTR1_BUS_SIZE - 1 : 0] = 3'bz;
107.
108.     b2_addr [`ADDR2_BUS_SIZE - 1 : 0] = 15'bz;
109.     b2_data [`DATA2_BUS_SIZE - 1 : 0] = 16'bz;
110.     b2_command [`CTR2_BUS_SIZE - 1 : 0] = `C2_NOP;
111.
112.     for (i = 0; i < `CACHE_LINE_COUNT; i += 1) begin
113.         cache[i][`CACHE_FULL_LINE_SIZE - 1] = 0;
114.     end
115. end
116.
117. mem _mem(
118.     CLK,
119.     M_DUMP,
120.     RESET,
121.     a2_bus,
122.     d2_bus,
123.     c2_bus
124. );
125.
126. always @(C_DUMP) begin
127.     $dumpfile("output.txt");
128. end
129.
130. always @(RESET) begin
131.     b1_addr [`ADDR2_BUS_SIZE - 1 : 0] = 15'bz;
132.     b1_data [`DATA2_BUS_SIZE - 1 : 0] = 16'bz;
133.     b1_command [`CTR2_BUS_SIZE - 1 : 0] = 3'bz;
134.
135.     b2_addr [`ADDR2_BUS_SIZE - 1 : 0] = 15'bz;
136.     b2_data [`DATA2_BUS_SIZE - 1 : 0] = 16'bz;
137.     b2_command [`CTR2_BUS_SIZE - 1 : 0] = `C2_NOP;
138.
139.     for (i = 0; i < `CACHE_LINE_COUNT; i += 1) begin
140.         cache[i][`CACHE_FULL_LINE_SIZE - 1] = 0;
141.     end
142. end
143.

```

```

144. always @(posedge CLK) begin
145.     case(b1_command)
146.         (`C1_READ8) : begin
147.             if (cnt == 0) begin
148.                 tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
149.                 = a1_bus;
150.                 cnt += 1;
151.             end if (cnt == 1) begin
152.                 tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
153.                 bug
154.                 cnt += 1;
155.             end else begin
156.                 // find cacheLine
157.                 if (cnt == 2) begin
158.                     tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
159.                     `CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
160.                     if (
161.                         cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
162.                         : `CACHE_LINE_SIZE] ==
163.                         tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
164.                         - 1: `CACHE_OFFSET_SIZE]
165.                     ) begin
166.                         cache_hit = 1;
167.                     end
168.                     if (
169.                         cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
170.                         : `CACHE_LINE_SIZE] ==
171.                         tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
172.                         - 1: `CACHE_OFFSET_SIZE]
173.                     ) begin
174.                         cache_hit = 2;
175.                     end
176.                     cnt += 1;
177.                 end
178.                 // cache_hit
179.                 if (cache_hit != 0) begin
180.                     hit++;
181.                     // cache_hit += 1;
182.                     #(`CACHE_HIT - 1);
183.                     b1_command = `C1_RESPONSE;
184.                     // send answer
185.                     vnt = 7;
186.                     for (i = 0; i < 8; i++) begin
187.                         tmp_data1[vnt] = cache[tmp_set][cache_hit -
188.                         1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
189.                     end
190.                     b1_data = tmp_data1;
191.                     #1;
192.                     b1_command = 3'bz;
193.                 end else begin
194.                     #(`CACHE_MISS);
195.                     miss++;
196.                     // go to mem
197.                     if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
198.                     == 1'b0) begin
199.                         #1;
200.                         b2_command = `C2_READ_LINE;
201.                         b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
202.                         `CACHE_OFFSET_SIZE];
203.                         #1;
204.                         b2_command = 2'bz;
205.                         b2_addr = 2'bz;

```

```

197.                wait(b2_command == `C2_RESPONSE);
198.                if (cnt < 3 + 8) begin
199.                    tmp_data2 = b2_data;
200.                    j = 15;
201.                    for (i = 0; i < 16; i++) begin
202.                        cache[tmp_set][0][shift + i] =
tmp_data2[j];
203.                            j -= 1;
204.                    end
205.                    shift += 16;
206.                    cnt += 1;
207.                end
208.            end else if
(cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
209.                #1;
210.                b2_command = `C2_READ_LINE;
211.                b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
212.                #1;
213.                b2_command = 2'bz;
214.                b2_addr = 2'bz;
215.                wait(b2_command == `C2_RESPONSE);
216.                if (cnt < 3 + 8) begin
217.                    tmp_data2 = b2_data;
218.                    j = 15;
219.                    for (i = 0; i < 16; i++) begin
220.                        cache[tmp_set][1][shift + i] =
tmp_data2[j];
221.                            j -= 1;
222.                    end
223.                    shift += 16;
224.                    cnt += 1;
225.                end
226.                num_of_line = 1;
227.            end else if
(cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
228.                // write back if needed
229.                if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
- 2] == 1'b1) begin
230.                    #1;
231.                    b2_command = `C2_WRITE_LINE;
232.                    tmp_addr2[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
`CACHE_LINE_SIZE];
233.                    tmp_addr2[`CACHE_OFFSET_SIZE +
`CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
234.                    b2_addr = tmp_addr2;
235.
236.                    if (cnt < 3 + 8) begin
237.                        vnt = 15;
238.                        for (i = 0; i < 16; i += 1) begin
239.                            tmp_data2[vnt] =
cache[tmp_set][0][i + shift];
240.                                vnt -= 1;
241.                                #2;
242.                            end
243.                            shift += 16;
244.                        end
245.                        b2_command = 2'bz;
246.                        #1;
247.                        wait(b2_command == `C2_RESPONSE);
248.                    end

```

```

249.          shift = 0;
250.          #1;
251.          b2_command = `C2_READ_LINE;
252.          b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
253.          #1;
254.          b2_command = 2'bz;
255.          b2_addr = 2'bz;
256.          wait(b2_command == `C2_RESPONSE);
257.          if (cnt < 3 + 8 + 8) begin
258.              tmp_data2 = b2_data;
259.              j = 15;
260.              for (i = 0; i < 16; i++) begin
261.                  cache[tmp_set][0][shift + i] =
tmp_data2[j];
262.                  j -= 1;
263.              end
264.              shift += 16;
265.              cnt += 1;
266.          end
267.          num_of_line = 0;
268.          end else begin
269.              // write back if needed
270.              // write back if needed
271.              if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
- 2] == 1'b1) begin
272.                  #1;
273.                  b2_command = `C2_WRITE_LINE;
274.                  tmp_addr2[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
`CACHE_LINE_SIZE];
275.                  tmp_addr2[`CACHE_OFFSET_SIZE +
`CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
276.                  b2_addr = tmp_addr2;
277.
278.                  if (cnt < 3 + 8) begin
279.                      vnt = 15;
280.                      for (i = 0; i < 16; i += 1) begin
281.                          tmp_data2[vnt] =
cache[tmp_set][1][i + shift];
282.                          vnt -= 1;
283.                          #2;
284.                      end
285.                      shift += 16;
286.                  end
287.                  b2_command = 2'bz;
288.                  #1;
289.                  wait(b2_command == `C2_RESPONSE);
290.              end
291.              shift = 0;
292.              #1;
293.              b2_command = `C2_READ_LINE;
294.              b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
295.              #1;
296.              b2_command = 2'bz;
297.              b2_addr = 2'bz;
298.              wait(b2_command == `C2_RESPONSE);
299.              if (cnt < 3 + 8 + 8) begin
300.                  tmp_data2 = b2_data;
301.                  j = 15;
302.                  for (i = 0; i < 16; i++) begin

```



```

356.             end
357.             cnt += 1;
358.         end
359.         // cache_hit
360.         if (cache_hit != 0) begin
361.             // cache_hit += 1;
362.             #(`CACHE_HIT - 1);
363.             hit++;
364.             b1_command = `C1_RESPONSE;
365.             // send answer
366.             vnt = 15;
367.             for (i = 0; i < 16; i++) begin
368.                 tmp_data1[vnt] = cache[tmp_set][cache_hit -
1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
369.             end
370.             b1_data = tmp_data1;
371.             #1;
372.             b1_command = 3'bz;
373.         end else begin
374.             #(`CACHE_MISS);
375.             miss++;
376.             // go to mem
377.             if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
== 1'b0) begin
378.                 #1;
379.                 b2_command = `C2_READ_LINE;
380.                 b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
381.                 #1;
382.                 b2_command = 2'bz;
383.                 b2_addr = 2'bz;
384.                 wait(b2_command == `C2_RESPONSE);
385.                 if (cnt < 3 + 8) begin
386.                     tmp_data2 = b2_data;
387.                     j = 15;
388.                     for (i = 0; i < 16; i++) begin
389.                         cache[tmp_set][0][shift + i] =
tmp_data2[j];
390.                         j -= 1;
391.                     end
392.                     shift += 16;
393.                     cnt += 1;
394.                 end
395.             end else if
(cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
396.                 #1;
397.                 b2_command = `C2_READ_LINE;
398.                 b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
399.                 #1;
400.                 b2_command = 2'bz;
401.                 b2_addr = 2'bz;
402.                 wait(b2_command == `C2_RESPONSE);
403.                 if (cnt < 3 + 8) begin
404.                     tmp_data2 = b2_data;
405.                     j = 15;
406.                     for (i = 0; i < 16; i++) begin
407.                         cache[tmp_set][1][shift + i] =
tmp_data2[j];
408.                         j -= 1;
409.                     end
410.                     shift += 16;
411.                     cnt += 1;

```

```

412.                                     end
413.                                     num_of_line = 1;
414.                             end else if
415.                             (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
416.                                     // write back if needed
417.                                     if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
418. - 2] == 1'b1) begin
419.                                             #1;
420.                                             b2_command = `C2_WRITE_LINE;
421.                                             tmp_addr2[`CACHE_ADDR_SIZE - 1 :
422. `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
423. cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
424. `CACHE_LINE_SIZE];
425.                                             tmp_addr2[`CACHE_OFFSET_SIZE +
426. `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
427.                                             b2_addr = tmp_addr2;
428.
429.                                             if (cnt < 3 + 8) begin
430.                                                     vnt = 15;
431.                                                     for (i = 0; i < 16; i += 1) begin
432.                                                             tmp_data2[vnt] =
433. cache[tmp_set][0][i + shift];
434.                                                     vnt -= 1;
435.                                                     #2;
436.                                                     end
437.                                                     shift += 16;
438.                                             end
439.                                             b2_command = 2'bz;
440.                                             #1;
441.                                             wait(b2_command == `C2_RESPONSE);
442.                                             end
443.                                             shift = 0;
444.                                             #1;
445.                                             b2_command = `C2_READ_LINE;
446.                                             b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
447. `CACHE_OFFSET_SIZE];
448.                                             #1;
449.                                             b2_command = 2'bz;
450.                                             b2_addr = 2'bz;
451.                                             wait(b2_command == `C2_RESPONSE);
452.                                             if (cnt < 3 + 8 + 8) begin
453.                                                     tmp_data2 = b2_data;
454.                                                     j = 15;
455.                                                     for (i = 0; i < 16; i++) begin
456.                                                             cache[tmp_set][0][shift + i] =
457. tmp_data2[j];
458.                                                     j -= 1;
459.                                                     end
460.                                                     shift += 16;
461.                                                     cnt += 1;
462.                                             end
463.                                             num_of_line = 0;
464.                             end else begin
465.                                     // write back if needed
466.                                     // write back if needed
467.                                     if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
468. - 2] == 1'b1) begin
469.                                             #1;
470.                                             b2_command = `C2_WRITE_LINE;
471.                                             tmp_addr2[`CACHE_ADDR_SIZE - 1 :
472. `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
473. cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
474. `CACHE_LINE_SIZE];

```

```

462.                tmp_addr2[`CACHE_OFFSET_SIZE +
`CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
463.                b2_addr = tmp_addr2;
464.
465.                if (cnt < 3 + 8) begin
466.                    vnt = 15;
467.                    for (i = 0; i < 16; i += 1) begin
468.                        tmp_data2[vnt] =
cache[tmp_set][1][i + shift];
469.                        vnt -= 1;
470.                        #2;
471.                    end
472.                    shift += 16;
473.                end
474.                b2_command = 2'bz;
475.                #1;
476.                wait(b2_command == `C2_RESPONSE);
477.            end
478.            shift = 0;
479.            #1;
480.            b2_command = `C2_READ_LINE;
481.            b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
482.            #1;
483.            b2_command = 2'bz;
484.            b2_addr = 2'bz;
485.            wait(b2_command == `C2_RESPONSE);
486.            if (cnt < 3 + 8 + 8) begin
487.                tmp_data2 = b2_data;
488.                j = 15;
489.                for (i = 0; i < 16; i++) begin
490.                    cache[tmp_set][1][shift + i] =
tmp_data2[j];
491.                    j -= 1;
492.                end
493.                shift += 16;
494.                cnt += 1;
495.            end
496.            num_of_line = 1;
497.        end
498.    end
499.    #1;
500.    b1_command = `C1_RESPONSE;
501.    vnt = 15;
502.    for (i = 0; i < 16; i++) begin
503.        tmp_data1[vnt] =
cache[tmp_set][num_of_line][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 +
i];
504.        end
505.        b1_data = tmp_data1;
506.        #1;
507.        b1_command = 3'bz;
508.        // send cpu
509.    end
510.    cnt = 0;
511. end
512.
513. (`C1_READ32) : begin
514.     if (cnt == 0) begin
515.         tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
= a1_bus;
516.         cnt += 1;
517.     end if (cnt == 1) begin

```

```

518.      tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
      bug
519.      cnt += 1;
520.    end else begin
521.      // find cacheLine
522.      if (cnt == 2) begin
523.        tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
`CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
524.        if (
525.          cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
: `CACHE_LINE_SIZE] ==
526.            tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
- 1: `CACHE_OFFSET_SIZE]
527.        ) begin
528.          cache_hit = 1;
529.        end
530.
531.        if (
532.          cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
: `CACHE_LINE_SIZE] ==
533.            tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
- 1: `CACHE_OFFSET_SIZE]
534.        ) begin
535.          cache_hit = 2;
536.        end
537.        cnt += 1;
538.      end
539.      // cache_hit
540.      if (cache_hit != 0) begin
541.        // cache_hit += 1;
542.        #(`CACHE_HIT - 1);
543.        hit++;
544.        b1_command = `C1_RESPONSE;
545.        // send answer
546.        vnt = 15;
547.        for (i = 0; i < 16; i++) begin
548.          tmp_data1[vnt] = cache[tmp_set][cache_hit -
1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
549.        end
550.        #2
551.        b1_data = tmp_data1;
552.        vnt = 15;
553.        for (i = 0; i < 16; i++) begin
554.          tmp_data1[vnt] = cache[tmp_set][cache_hit -
1][tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] * 8 + i];
555.        end
556.        b1_data = tmp_data1;
557.        #1;
558.        b1_command = 3'bz;
559.      end else begin
560.        #(`CACHE_MISS);
561.        miss++;
562.        // go to mem
563.        if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
== 1'b0) begin
564.          #1;
565.          b2_command = `C2_READ_LINE;
566.          b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
567.          #1;
568.          b2_command = 2'bz;
569.          b2_addr = 2'bz;
570.          wait(b2_command == `C2_RESPONSE);

```

```

571.                if (cnt < 3 + 8) begin
572.                    tmp_data2 = b2_data;
573.                    j = 15;
574.                    for (i = 0; i < 16; i++) begin
575.                        cache[tmp_set][0][shift + i] =
tmp_data2[j];
576.                            j -= 1;
577.                    end
578.                    shift += 16;
579.                    cnt += 1;
580.                end
581.            end else if
(cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
582.                #1;
583.                b2_command = `C2_READ_LINE;
584.                b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
585.                #1;
586.                b2_command = 2'bz;
587.                b2_addr = 2'bz;
588.                wait(b2_command == `C2_RESPONSE);
589.                if (cnt < 3 + 8) begin
590.                    tmp_data2 = b2_data;
591.                    j = 15;
592.                    for (i = 0; i < 16; i++) begin
593.                        cache[tmp_set][1][shift + i] =
tmp_data2[j];
594.                            j -= 1;
595.                    end
596.                    shift += 16;
597.                    cnt += 1;
598.                end
599.                num_of_line = 1;
600.            end else if
(cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
601.                // write back if needed
602.                if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
- 2] == 1'b1) begin
603.                    #1;
604.                    b2_command = `C2_WRITE_LINE;
605.                    tmp_addr2[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
`CACHE_LINE_SIZE];
606.                    tmp_addr2[`CACHE_OFFSET_SIZE +
`CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
607.                    b2_addr = tmp_addr2;
608.
609.                    if (cnt < 3 + 8) begin
610.                        vnt = 15;
611.                        for (i = 0; i < 16; i += 1) begin
612.                            tmp_data2[vnt] =
cache[tmp_set][0][i + shift];
613.                                vnt -= 1;
614.                                #2;
615.                            end
616.                            shift += 16;
617.                        end
618.                        b2_command = 2'bz;
619.                        #1;
620.                        wait(b2_command == `C2_RESPONSE);
621.                    end
622.                    shift = 0;

```

[illegible]

```

677. tmp_data2[j];
678.
679.
680.
681.
682.
683.
684.
685.
686.
687.
688.
689.
690.
691.
692.
693.
694.
695.
696.
697.
698.
699.
700.
701.
702.
703.
704.
705.
706.
707.
708.
709.
710.
711.
712.
713.
714.
715.
716.
717.
718.
719.
720.
721.
722.
723.
724.
725.
726.
727.
728.
729.

```



```

730.             if (
731.                 cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
: `CACHE_LINE_SIZE] ==
732.                 tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
- 1: `CACHE_OFFSET_SIZE]
733.             ) begin
734.                 cache_hit = 2;
735.             end
736.             cnt += 1;
737.         end
738.         // cache_hit
739.         if (cache_hit != 0) begin
740.             // cache_hit += 1;
741.             #(`CACHE_HIT - 1);
742.             hit++;
743.             shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
744.             j = `CACHE_LINE_SIZE - 1;
745.             for (vnt = 0; vnt < 2; vnt += 1) begin
746.                 for (i = 0; i < 16; i += 1) begin
747.                     cache[tmp_set][cache_hit - 1][shift + i]
= tmp_buffer[j];
748.                     j -= 1;
749.                 end
750.                 #2;
751.                 shift -= 16;
752.             end
753.             cnt += 1;
754.             #1;
755.             b1_command = `C1_RESPONSE;
756.             #1;
757.             b1_command = 3'bz;
758.         end else begin
759.             #(`CACHE_MISS);
760.             // go to mem
761.             miss++;
762.             if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
== 1'b0) begin
763.                 #1;
764.                 b2_command = `C2_READ_LINE;
765.                 b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
766.                 #1;
767.                 b2_command = 2'bz;
768.                 b2_addr = 2'bz;
769.                 wait(b2_command == `C2_RESPONSE);
770.                 if (cnt < 3 + 8) begin
771.                     tmp_data2 = b2_data;
772.                     j = 15;
773.                     for (i = 0; i < 16; i++) begin
774.                         cache[tmp_set][0][shift + i] =
tmp_data2[j];
775.                         j -= 1;
776.                     end
777.                     shift += 16;
778.                     cnt += 1;
779.                 end
780.             end else if
(cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
781.                 #1;
782.                 b2_command = `C2_READ_LINE;
783.                 b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
784.                 #1;

```

```

785.                b2_command = 2'bz;
786.                b2_addr = 2'bz;
787.                wait(b2_command == `C2_RESPONSE);
788.                if (cnt < 3 + 8) begin
789.                    tmp_data2 = b2_data;
790.                    j = 15;
791.                    for (i = 0; i < 16; i++) begin
792.                        cache[tmp_set][1][shift + i] =
tmp_data2[j];
793.                            j -= 1;
794.                    end
795.                    shift += 16;
796.                    cnt += 1;
797.                end
798.                num_of_line = 1;
799.            end else if
(cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
800.                // write back if needed
801.                if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
- 2] == 1'b1) begin
802.                    #1;
803.                    b2_command = `C2_WRITE_LINE;
804.                    tmp_addr2[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
`CACHE_LINE_SIZE];
805.                    tmp_addr2[`CACHE_OFFSET_SIZE +
`CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
806.                    b2_addr = tmp_addr2;
807.
808.                    if (cnt < 3 + 8) begin
809.                        vnt = 15;
810.                        for (i = 0; i < 16; i += 1) begin
811.                            tmp_data2[vnt] =
cache[tmp_set][0][i + shift];
812.                                vnt -= 1;
813.                                #2;
814.                            end
815.                            shift += 16;
816.                        end
817.                        b2_command = 2'bz;
818.                        #1;
819.                        wait(b2_command == `C2_RESPONSE);
820.                    end
821.                    shift = 0;
822.                    #1;
823.                    b2_command = `C2_READ_LINE;
824.                    b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
825.                    #1;
826.                    b2_command = 2'bz;
827.                    b2_addr = 2'bz;
828.                    wait(b2_command == `C2_RESPONSE);
829.                    if (cnt < 3 + 8 + 8) begin
830.                        tmp_data2 = b2_data;
831.                        j = 15;
832.                        for (i = 0; i < 16; i++) begin
833.                            cache[tmp_set][0][shift + i] =
tmp_data2[j];
834.                                j -= 1;
835.                            end
836.                            shift += 16;
837.                            cnt += 1;

```

```

838.                                end
839.                                num_of_line = 0;
840.                            end else begin
841.                                // write back if needed
842.                                // write back if needed
843.                                if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
- 2] == 1'b1) begin
844.                                    #1;
845.                                    b2_command = `C2_WRITE_LINE;
846.                                    tmp_addr2[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
`CACHE_LINE_SIZE];
847.                                    tmp_addr2[`CACHE_OFFSET_SIZE +
`CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
848.                                    b2_addr = tmp_addr2;
849.
850.                                    if (cnt < 3 + 8) begin
851.                                        vnt = 15;
852.                                        for (i = 0; i < 16; i += 1) begin
853.                                            tmp_data2[vnt] =
cache[tmp_set][1][i + shift];
854.                                            vnt -= 1;
855.                                            #2;
856.                                        end
857.                                        shift += 16;
858.                                    end
859.                                    b2_command = 2'bz;
860.                                    #1;
861.                                    wait(b2_command == `C2_RESPONSE);
862.                                end
863.                                shift = 0;
864.                                #1;
865.                                b2_command = `C2_READ_LINE;
866.                                b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
867.                                #1;
868.                                b2_command = 2'bz;
869.                                b2_addr = 2'bz;
870.                                wait(b2_command == `C2_RESPONSE);
871.                                if (cnt < 3 + 8 + 8) begin
872.                                    tmp_data2 = b2_data;
873.                                    j = 15;
874.                                    for (i = 0; i < 16; i++) begin
875.                                        cache[tmp_set][1][shift + i] =
tmp_data2[j];
876.                                        j -= 1;
877.                                    end
878.                                    shift += 16;
879.                                    cnt += 1;
880.                                end
881.                                num_of_line = 1;
882.                            end
883.                        end
884.
885.                        shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
886.                        j = `CACHE_LINE_SIZE - 1;
887.                        for (vnt = 0; vnt < 1; vnt += 1) begin
888.                            for (i = 0; i < 16; i += 1) begin
889.                                cache[tmp_set][num_of_line][shift + i] =
tmp_buffer[j];
890.                                j -= 1;
891.                                #2;

```

```

892.                end
893.                shift -= 16;
894.            end
895.            #1;
896.            b1_command = `C1_RESPONSE;
897.            #1;
898.            b1_command = 3'bz;
899.        end
900.        cnt = 0;
901.    end
902.
903.    (`C1_WRITE16) : begin
904.        if (cnt == 0) begin
905.            tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
906.            = a1_bus;
907.            tmp_data1 = b1_data;
908.            j = 0;
909.            shift = 0;
910.            for (i = 15; i >= 0; i -= 1) begin
911.                tmp_buffer[shift + j] = tmp_data1[i];
912.                j += 1;
913.            end
914.            shift += 16;
915.            cnt += 1;
916.        end if (cnt == 1) begin
917.            tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
918.            bug
919.            cnt += 1;
920.        end else begin
921.            // find cacheLine
922.            if (cnt == 2) begin
923.                tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
924.                `CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
925.                if (
926.                    cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
927.                    : `CACHE_LINE_SIZE] ==
928.                    tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
929.                    - 1: `CACHE_OFFSET_SIZE]
930.                ) begin
931.                    cache_hit = 1;
932.                end
933.                if (
934.                    cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
935.                    : `CACHE_LINE_SIZE] ==
936.                    tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
937.                    - 1: `CACHE_OFFSET_SIZE]
938.                ) begin
939.                    cache_hit = 2;
940.                end
941.                cnt += 1;
942.            end
943.            // cache_hit
944.            hit++;
945.            if (cache_hit != 0) begin
946.                // cache_hit += 1;
947.                #(`CACHE_HIT - 1);
948.
949.                shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
950.                j = `CACHE_LINE_SIZE - 1;
951.                for (vnt = 0; vnt < 2; vnt += 1) begin
952.                    for (i = 0; i < 16; i += 1) begin
953.                        cache[tmp_set][cache_hit - 1][shift + i]

```

```

    = tmp_buffer[j];
948.                j -= 1;
949.                end
950.                #2;
951.                shift -= 16;
952.                end
953.                cnt += 1;
954.                #1;
955.                b1_command = `C1_RESPONSE;
956.                #1;
957.                b1_command = 3'bz;
958.            end else begin
959.                #(`CACHE_MISS);
960.                // go to mem
961.                miss++;
962.                if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
== 1'b0) begin
963.                    #1;
964.                    b2_command = `C2_READ_LINE;
965.                    b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
966.                    #1;
967.                    b2_command = 2'bz;
968.                    b2_addr = 2'bz;
969.                    wait(b2_command == `C2_RESPONSE);
970.                    if (cnt < 3 + 8) begin
971.                        tmp_data2 = b2_data;
972.                        j = 15;
973.                        for (i = 0; i < 16; i++) begin
974.                            cache[tmp_set][0][shift + i] =
tmp_data2[j];
975.                            j -= 1;
976.                            end
977.                            shift += 16;
978.                            cnt += 1;
979.                            end
980.                            end else if
(cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
981.                                #1;
982.                                b2_command = `C2_READ_LINE;
983.                                b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
984.                                #1;
985.                                b2_command = 2'bz;
986.                                b2_addr = 2'bz;
987.                                wait(b2_command == `C2_RESPONSE);
988.                                if (cnt < 3 + 8) begin
989.                                    tmp_data2 = b2_data;
990.                                    j = 15;
991.                                    for (i = 0; i < 16; i++) begin
992.                                        cache[tmp_set][1][shift + i] =
tmp_data2[j];
993.                                        j -= 1;
994.                                        end
995.                                        shift += 16;
996.                                        cnt += 1;
997.                                        end
998.                                        num_of_line = 1;
999.                                        end else if
(cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
1000.                                            // write back if needed
1001.                                            if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
- 2] == 1'b1) begin

```

[illegible]

```

1053.                                     tmp_data2[vnt] =
        cache[tmp_set][1][i + shift];
1054.                                     vnt -= 1;
1055.                                     end
1056.                                     #2;
1057.                                     shift += 16;
1058.                                     end
1059.                                     b2_command = 2'bz;
1060.                                     #1;
1061.                                     wait(b2_command == `C2_RESPONSE);
1062.                                     end
1063.                                     shift = 0;
1064.                                     #1;
1065.                                     b2_command = `C2_READ_LINE;
1066.                                     b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
        `CACHE_OFFSET_SIZE];
1067.                                     #1;
1068.                                     b2_command = 2'bz;
1069.                                     b2_addr = 2'bz;
1070.                                     wait(b2_command == `C2_RESPONSE);
1071.                                     if (cnt < 3 + 8 + 8) begin
1072.                                         tmp_data2 = b2_data;
1073.                                         j = 15;
1074.                                         for (i = 0; i < 16; i++) begin
1075.                                             cache[tmp_set][1][shift + i] =
        tmp_data2[j];
1076.                                             j -= 1;
1077.                                         end
1078.                                         shift += 16;
1079.                                         cnt += 1;
1080.                                     end
1081.                                     num_of_line = 1;
1082.                                     end
1083.                                     end
1084.
1085.                                     shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
1086.                                     j = `CACHE_LINE_SIZE - 1;
1087.                                     for (vnt = 0; vnt < 2; vnt += 1) begin
1088.                                         for (i = 0; i < 16; i += 1) begin
1089.                                             cache[tmp_set][num_of_line][shift + i] =
        tmp_buffer[j];
1090.                                             j -= 1;
1091.                                         end
1092.                                         #2;
1093.                                         shift -= 16;
1094.                                     end
1095.                                     #1;
1096.                                     b1_command = `C1_RESPONSE;
1097.                                     #1;
1098.                                     b1_command = 3'bz;
1099.                                     end
1100.                                     cnt = 0;
1101.                                     end
1102.
1103.                                     (`C1_WRITE32) : begin //must-have
1104.                                         if (cnt == 0) begin
1105.                                             tmp_addr[`CACHE_ADDR_SIZE - 1 : `CACHE_OFFSET_SIZE]
        = a1_bus;
1106.                                             tmp_data1 = b1_data;
1107.                                             j = 0;
1108.                                             shift = 0;
1109.                                             for (i = 15; i >= 0; i -= 1) begin
1110.                                                 tmp_buffer[shift + j] = tmp_data1[i];

```

```

1111.                j += 1;
1112.            end
1113.            shift += 16;
1114.            cnt += 1;
1115.        end if (cnt == 1) begin
1116.            tmp_addr[`CACHE_OFFSET_SIZE - 1 : 0] = a1_bus; // mb
1117.            bug
1118.            tmp_data1 = b1_data;
1119.            j = 0;
1120.            for (i = 15; i >= 0; i -= 1) begin
1121.                tmp_buffer[shift + j] = tmp_data1[i];
1122.                j += 1;
1123.            end
1124.            shift += 16;
1125.            cnt += 1;
1126.        end else begin
1127.            // find cacheLine
1128.            if (cnt == 2) begin
1129.                tmp_set = tmp_addr[`CACHE_ADDR_SIZE - 1 -
1130.                `CACHE_TAG_SIZE : `CACHE_OFFSET_SIZE];
1131.                if (
1132.                    cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 4
1133.                    : `CACHE_LINE_SIZE] ==
1134.                    tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
1135.                    - 1 : `CACHE_OFFSET_SIZE]
1136.                ) begin
1137.                    cache_hit = 1;
1138.                end
1139.                if (
1140.                    cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 4
1141.                    : `CACHE_LINE_SIZE] ==
1142.                    tmp_addr[`CACHE_ADDR_SIZE - `CACHE_TAG_SIZE
1143.                    - 1 : `CACHE_OFFSET_SIZE]
1144.                ) begin
1145.                    cache_hit = 2;
1146.                end
1147.                cnt += 1;
1148.            end
1149.            // cache_hit
1150.            if (cache_hit != 0) begin
1151.                // cache_hit += 1;
1152.                hit++;
1153.                #(`CACHE_HIT - 1);
1154.                shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
1155.                j = `CACHE_LINE_SIZE - 1;
1156.                for (vnt = 0; vnt < 4; vnt += 1) begin
1157.                    for (i = 0; i < 16; i += 1) begin
1158.                        cache[tmp_set][cache_hit - 1][shift + i]
1159.                        = tmp_buffer[j];
1160.                        j -= 1;
1161.                    end
1162.                    #2;
1163.                end
1164.                shift -= 16;
1165.            end
1166.            cnt += 1;
1167.            #1;
1168.            b1_command = `C1_RESPONSE;
1169.            #1;
1170.            b1_command = 3'bz;
1171.        end else begin
1172.            #(`CACHE_MISS);

```



```

1167. // go to mem
1168. miss++;
1169. if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 1]
    == 1'b0) begin
1170. #1;
1171. b2_command = `C2_READ_LINE;
1172. b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE];
1173. #1;
1174. b2_command = 2'bz;
1175. b2_addr = 2'bz;
1176. wait(b2_command == `C2_RESPONSE);
1177. if (cnt < 3 + 8) begin
1178. tmp_data2 = b2_data;
1179. j = 15;
1180. for (i = 0; i < 16; i++) begin
1181. cache[tmp_set][0][shift + i] =
    tmp_data2[j];
1182. j -= 1;
1183. end
1184. shift += 16;
1185. cnt += 1;
1186. end
1187. end else if
    (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE - 1] == 1'b0) begin
1188. #1;
1189. b2_command = `C2_READ_LINE;
1190. b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE];
1191. #1;
1192. b2_command = 2'bz;
1193. b2_addr = 2'bz;
1194. wait(b2_command == `C2_RESPONSE);
1195. if (cnt < 3 + 8) begin
1196. tmp_data2 = b2_data;
1197. j = 15;
1198. for (i = 0; i < 16; i++) begin
1199. cache[tmp_set][1][shift + i] =
    tmp_data2[j];
1200. j -= 1;
1201. end
1202. shift += 16;
1203. cnt += 1;
1204. end
1205. num_of_line = 1;
1206. end else if
    (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE - 3] == 1'b1) begin
1207. // write back if needed
1208. if (cache[tmp_set][0][`CACHE_FULL_LINE_SIZE
    - 2] == 1'b1) begin
1209. #1;
1210. b2_command = `C2_WRITE_LINE;
1211. tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
    cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
1212. tmp_addr2[`CACHE_OFFSET_SIZE +
    `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
1213. b2_addr = tmp_addr2;
1214.
1215. if (cnt < 3 + 8) begin
1216. vnt = 15;
1217. for (i = 0; i < 16; i += 1) begin

```

```

1218.                                tmp_data2[vnt] =
    cache[tmp_set][0][i + shift];
1219.                                vnt -= 1;
1220.                                #2;
1221.                                end
1222.                                shift += 16;
1223.                                end
1224.                                b2_command = 2'bz;
1225.                                #1;
1226.                                wait(b2_command == `C2_RESPONSE);
1227.                                end
1228.                                shift = 0;
1229.                                #1;
1230.                                b2_command = `C2_READ_LINE;
1231.                                b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE];
1232.                                #1;
1233.                                b2_command = 2'bz;
1234.                                b2_addr = 2'bz;
1235.                                wait(b2_command == `C2_RESPONSE);
1236.                                if (cnt < 3 + 8 + 8) begin
1237.                                    tmp_data2 = b2_data;
1238.                                    j = 15;
1239.                                    for (i = 0; i < 16; i++) begin
1240.                                        cache[tmp_set][0][shift + i] =
    tmp_data2[j];
1241.                                        j -= 1;
1242.                                    end
1243.                                    shift += 16;
1244.                                    cnt += 1;
1245.                                end
1246.                                num_of_line = 0;
1247.                                end else begin
1248.                                    // write back if needed
1249.                                    // write back if needed
1250.                                    if (cache[tmp_set][1][`CACHE_FULL_LINE_SIZE
    - 2] == 1'b1) begin
1251.                                        #1;
1252.                                        b2_command = `C2_WRITE_LINE;
1253.                                        tmp_addr2[`CACHE_ADDR_SIZE - 1 :
    `CACHE_OFFSET_SIZE + `CACHE_SETS_SIZE] =
    cache[tmp_set][0][`CACHE_LINE_SIZE + `CACHE_TAG_SIZE - 1 :
    `CACHE_LINE_SIZE];
1254.                                        tmp_addr2[`CACHE_OFFSET_SIZE +
    `CACHE_SETS_SIZE - 1 : `CACHE_OFFSET_SIZE] = tmp_set;
1255.                                        b2_addr = tmp_addr2;
1256.
1257.                                        if (cnt < 3 + 8) begin
1258.                                            vnt = 15;
1259.                                            for (i = 0; i < 16; i += 1) begin
1260.                                                tmp_data2[vnt] =
    cache[tmp_set][1][i + shift];
1261.                                                vnt -= 1;
1262.                                                #2;
1263.                                            end
1264.                                            shift += 16;
1265.                                        end
1266.                                        b2_command = 2'bz;
1267.                                        #1;
1268.                                        wait(b2_command == `C2_RESPONSE);
1269.                                    end
1270.                                    shift = 0;
1271.                                    #1;

```

```

1272.                b2_command = `C2_READ_LINE;
1273.                b2_addr = tmp_addr[`CACHE_ADDR_SIZE - 1 :
`CACHE_OFFSET_SIZE];
1274.                #1;
1275.                b2_command = 2'bz;
1276.                b2_addr = 2'bz;
1277.                wait(b2_command == `C2_RESPONSE);
1278.                if (cnt < 3 + 8 + 8) begin
1279.                    tmp_data2 = b2_data;
1280.                    j = 15;
1281.                    for (i = 0; i < 16; i++) begin
1282.                        cache[tmp_set][1][shift + i] =
tmp_data2[j];
1283.                        j -= 1;
1284.                    end
1285.                    shift += 16;
1286.                    cnt += 1;
1287.                end
1288.                num_of_line = 1;
1289.            end
1290.        end
1291.
1292.        shift = tmp_addr[`CACHE_OFFSET_SIZE : 0];
1293.        j = `CACHE_LINE_SIZE - 1;
1294.        for (vnt = 0; vnt < 4; vnt += 1) begin
1295.            for (i = 0; i < 16; i += 1) begin
1296.                cache[tmp_set][num_of_line][shift + i] =
tmp_buffer[j];
1297.                j -= 1;
1298.            end
1299.            #2;
1300.            shift -= 16;
1301.        end
1302.        #1;
1303.        b1_command = `C1_RESPONSE;
1304.        #1;
1305.        b1_command = 3'bz;
1306.    end
1307.    cnt = 0;
1308.    end
1309.    endcase
1310. end
1311.
1312. endmodule

```

mem.sv

```

1. module mem(
2.     input wire CLK,
3.     input wire M_DUMP,
4.     input wire RESET,
5.
6.     input wire [14: 0] a2_bus,
7.     inout wire [15: 0] d2_bus,
8.     inout wire [1: 0] c2_bus
9. );
10.
11. `define ADDR2_BUS_SIZE 15

```

```

12.`define DATA2_BUS_SIZE 16
13.`define CTR2_BUS_SIZE 2
14.`define CACHE_TAG_SIZE 10
15.`define CACHE_SETS_SIZE 5
16.`define CACHE_ADDR_SIZE 19
17.`define CACHE_LINE_SIZE 128
18.`define CACHE_OFFSET_SIZE 4
19.`define MEM_SIZE 524288
20.
21.`define MEM_WORKING_TIME 100
22.
23.`define C2_NOP 2'b00
24.`define C2_READ_LINE 2'b10
25.`define C2_WRITE_LINE 2'b11
26.`define C2_RESPONSE 2'b01
27.
28.reg [`ADDR2_BUS_SIZE - 1: 0] addr;
29.reg [`DATA2_BUS_SIZE - 1: 0] data;
30.reg [`CTR2_BUS_SIZE - 1: 0] command;
31.
32.assign a2_bus = addr;
33.assign d2_bus = data;
34.assign c2_bus = command;
35.
36.integer SEED = 225526;
37.reg[7:0] a[0:99];
38.reg [7 : 0] memory[0 : 524287];
39.integer i = 0;
40.integer k = 0;
41.integer j = 0;
42.integer cnt = 0;
43.reg [(`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1) + 4 : 0] tmp_addr;
44.reg [`DATA2_BUS_SIZE - 1 : 0] tmp_data;
45.reg [`CACHE_OFFSET_SIZE - 1 : 0] offset = 4'b0000;
46.reg [7 : 0] new_a;
47.
48.initial begin
49.    addr[`ADDR2_BUS_SIZE - 1: 0] = 15'bz;
50.    data[`DATA2_BUS_SIZE - 1: 0] = 16'bz;
51.    command[`CTR2_BUS_SIZE - 1: 0] = 2'bz;
52.
53.    for (i = 0; i < `MEM_SIZE; i += 1) begin
54.        memory[i] = $random(SEED)>>16;
55.    end
56.
57.    /*for (i = 0; i < 100; i += 1) begin
58.        $display("[%d] %d", i, a[i]);
59.    end*/
60.end
61.
62.always @(RESET) begin
63.    addr[`ADDR2_BUS_SIZE - 1: 0] = 15'bz;
64.    data[`DATA2_BUS_SIZE - 1: 0] = 16'bz;
65.    command[`CTR2_BUS_SIZE - 1: 0] = 2'bz;
66.
67.    for (i = 0; i < `MEM_SIZE; i += 1) begin
68.        memory[i] = $random(SEED)>>16;
69.    end
70.
71.    /*for (i = 0; i < 100; i += 1) begin
72.        $display("[%d] %d", i, a[i]);
73.    end*/
74.end

```

```

75.
76.always @(M_DUMP) begin
77.    $dumpfile("output.txt");
78.end
79.
80.
81.always @(posedge CLK) begin
82.    case(command)
83.        `C2_READ_LINE : begin //C2_READ_LINE
84.            tmp_addr[(`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1)] =
a2_bus;
85.            offset = 4'b1111;
86.            #(`MEM_WORKING_TIME * 2 - (`CACHE_LINE_SIZE /
`DATA2_BUS_SIZE) * 2 - 1);
87.            command = `C2_RESPONSE;
88.            for (i = 0; i < (`CACHE_LINE_SIZE / `DATA2_BUS_SIZE); i +=
1) begin
89.                new_a = memory[(tmp_addr << 4) + offset];
90.                offset -= 1;
91.                data[15 : 8] = new_a;
92.                new_a = memory[(tmp_addr << 4) + offset];
93.                offset -= 1;
94.                data[7 : 0] = new_a;
95.                #2;
96.            end
97.            #1;
98.            command = 2'bz;
99.        end
100.
101.        `C2_WRITE_LINE : begin //C2_WRITE_LINE
102.            if (cnt == 0) begin
103.                tmp_addr[(`CACHE_TAG_SIZE + `CACHE_SETS_SIZE - 1)] =
a2_bus;
104.                offset = 4'b1111;
105.            end
106.            if (cnt < 8) begin
107.                tmp_data = d2_bus;
108.                memory[(tmp_addr << 4) + offset] = tmp_data[15 : 8];
109.                offset = offset - 4'b0001;
110.                memory[(tmp_addr << 4) + offset] = tmp_data[7 : 0];
111.                offset = offset - 4'b0001;
112.                cnt += 1;
113.            end
114.            if (cnt == 7) begin
115.                cnt = 0;
116.                #(`MEM_WORKING_TIME * 2 - (`CACHE_LINE_SIZE /
`DATA2_BUS_SIZE) * 2 - 1);
117.                command = `C2_RESPONSE;
118.                #1;
119.                command = 2'bz;
120.            end
121.        end
122.
123.    endcase
124. end
125. endmodule

```