

FACULTY OF ENGINEERING
CHULALONGKORN UNIVERSITY
2110263 DIGITAL COMPUTER LOGIC LAB.
FIRST SEMESTER, MIDTERM EXAMINATION
วันที่ 4 ตุลาคม 2564 เวลา 13:20 - 15:20

ชื่อสกุล _____ เลขประจำตัว _____ Section: จันทร/พฤษ/ศุภร์

คำสั่ง


1. ห้ามนำข้อสอบออกนอกห้องสอบ
2. เมื่อทำเสร็จให้ขอให้ผู้ควบคุมการสอบตรวจทันที ผู้ตรวจจะตรวจให้แค่ข้อละ 3 ครั้ง
3. ผู้ที่ปฏิบัติเข้าข่ายทุจริตในการสอบ ตามประกาศคณะวิศวกรรมศาสตร์

มีโทษ คือ ได้รับสัญลักษณ์ F ในรายวิชาที่ทุจริต และพักการศึกษาอย่างน้อย 1 ภาคการศึกษา


รับทราบ

ลงชื่อนิสิต(.....)

1. สร้างวงจรรวมเลข 3 บิต 2 ตัวโดยให้แสดงผลด้วย 7-Seg Disp เป็น 1 เมื่อ อินพุตของทั้งสองอันรวมกันแล้วมากกว่าตัวเลขตัวที่ 8 ของรหัสนิสิตของคุณ (เช่น 6XXXXX521, คือเป็น 1 เมื่อผลบวกมากกว่า 5) และเป็น 0 ในกรณีอื่นๆ ระบุให้รับเลข Input 3 บิต 2 ตัวด้วย Binary Switch 6 ตัว และให้แสดงผลลัพธ์ด้วย 7-Seg Disp มีลักษณะดังนี้



*** อนุญาตให้ใช้อุปกรณ์อะไรก็ได้ (PLA, Expresso, etc.) รวมถึง BinaryTo7Segment ***



ตรวจไปแล้ว □□□ครั้ง

2. จงสร้างวงจรที่รับ Input จาก Binary Switch 3 อัน (S0, S1, S2) และ แสดงผลลัพธ์ O1 O2 ด้วย Binary Probe สองอัน ดังตารางต่อไปนี้ โดยใช้ 3:8 Decoder (Decoder-8 Non Inv)

S0 S1 S2	O1 O2
0 0 0	0 1
0 0 1	0 0
0 1 0	1 1
0 1 1	0 0
1 0 0	1 1
1 0 1	1 0
1 1 0	1 1
1 1 1	0 1

*** อนุญาตให้ใช้ Binary Switch, Binary Probe, Decoder-8 Non Inv และ Or gates เท่านั้นจะใช้ก็ตัวก็ได้****

ตรวจไปแล้ว ☐☐☐ ครั้ง