Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»
Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Лабораторна робота № 3

з дисципліни «Системне програмування»

на тему «Реалізація SunAlign на bare metal: швидкодія, пам’ять і межі super loop»

Виконала:
студентка групи ІО-36
Мойса Анастасія Святославівна

Перевірив:
Гордієнко Нікіта Юрійович

Київ – 2026

Мета роботи

Реалізувати спільну роботу SunAlign без ОС, виміряти час задач і реакції, jitter та пам’ять, перевірити поведінку під навантаженням і за відмов, зафіксувати обмеження для порівняння з ЛР4.

Постановка завдання

Зберегти власний PRD і MCU, доповнити суперцикл історією, командами, спробою постійного збереження ZERO та інструментарієм. Виконати S1/S2/S3 на одній збірці, порівняти таймер і логічний аналізатор, підтримати host-тести й чесно відокремити неперевірені фізичні властивості.

Хід роботи та результати

Об’єкт і конфігурація

SunAlign допомагає вручну орієнтувати панель за різницею освітлення двох фоторезисторів і нахилом MPU6050. Кнопка ZERO задає початковий нахил. Приводів, компаса й визначення азимута немає. Плата Nucleo-C031C6 містить Cortex-M0+, 32 KiB Flash і 12 KiB RAM. Вхід ZERO підключено до PB0, LDR — до PA0 і PA1, MPU6050 — до I2C1, USART2 — до PA2/PA3, LED — до PA5. UART працює у форматі 115200 8N1. Середовище: Ubuntu 24.04, Docker, STM32 HAL, Wokwi. Вимірювання нижче стосуються моделі Wokwi, а не фізичної плати [1, 2].

Для поточних вимірювань використано збірку `src-af2d5aa374d1`; SHA-256 ELF: `9791f5375be0fea0e576c3d3c857ba3c16355593547e42675980834e502f8471`. Раніші результати з іншою прошивкою залишено окремо і не змішано з цими сценаріями.

Ізольована Docker-збірка відтворила ELF, HEX і BIN побайтно; host-тести пройшли. Компонувальник показав 23180 з 28672 байтів Flash для коду і 6104 з 12288 байтів RAM з резервами.

Організація програми

Програма виконується в одному суперциклі без RTOS. Періодичні задачі використовують абсолютні моменти запуску; пропущені випуски не надолужуються серією викликів. Неблокувальна машина MPU окремо виконує ідентифікацію, налаштування, читання і повторну спробу після помилки. Черги UART обмежені; переривання приймає байт, а суперцикл розбирає команди. Експорт `d` працює зі знімком до 32 останніх точок і порціями віддає рядки; нова команда перезапускає експорт. Команда `s` ініціює збереження калібрування. Модель помилки шини задається командою `n`, статистика — `t`.

Задача	Період / подія	Призначення та умова
ADC, MPU	100 мс	Освітлення і нахил; повтор MPU через 1000 мс
panel	1 мс	Опитування ZERO, debounce 30 мс, ціль реакції 50 мс
LED, історія	500 мс	Heartbeat і оновлення журналу
UART	подія	Черги RX/TX, команди та експорт
Flash	команда s	Спроба запису ZERO з контролем CRC

Різниця освітлення фільтрується, а пороги 15% і 8% утворюють гістерезис напрямку. Для кута використано вектор прискорення; за помилки або застарілих даних підказки пригнічуються. Команди діагностики і повторна ініціалізація займають ресурси шини та можуть порушити номінальний інтервал MPU.

Метод вимірювання

Для планування використано SysTick із кроком 1 мс. Тому внутрішні часи квантовані до 1 мс і не визначають субмілісекундний WCET чи повне завантаження процесора. На логічний аналізатор виведено I2C, UART TX, маркер завершення ADC, кнопку, LED та два діагностичні виходи. D4 відповідає PB0, D7 змінюється при прийнятті ZERO, D6 показує об’єднання активного експорту UART і виклику Flash. Ширина D6

не є окремим виміром Flash. VCD має роздільність запису 1 нс, яка не означає такої фізичної точності [3].

Повну реакцію ZERO визначено від спаду D4 до зміни D7. UART і незалежний VCD зберігаються разом із параметрами запуску. Для оцінки ADC порівняно кількості та інтервали одного і того самого сценарію; різниця між методами включає квантування внутрішнього годинника. Host-час застосовано лише для відправлення команд і не використано як час MCU.

Окремий діагностичний профіль задач

Проведено один короткий запуск Wokwi з окремо інструментованою збіркою `src-b16af10ff4b0`. SHA-256 її ELF: `3bc51b829e7e8e3804919fe8866ed440 8f314d19144638cf91c4123de81f19aa`. Це інший ELF, ніж у S1–S3; наведені нижче оцінки не є результатами цих сценаріїв. У запуску тривалістю 15498 мс за годинником MCU виконано по одній команді експорту та повторної ініціалізації MPU.

На D6 позначено виконання інструментованих foreground-ділянок задач, включно з активним опитуванням ADC та I2C, формуванням телеметрії й обробкою команд. Порожні перевірки готовності, очікування між задачами та асинхронне передавання UART поза цими ділянками не входять. Переривання всередині маркера входять до часу, а поза ним — ні; отже, це частка позначених ділянок, а не повне завантаження ядра.

За 11 повних секунд VCD частка активного маркера за секундними інтервалами становила min/avg/max 44,309/44,370/44,878%. Для 12308 інтервалів високого рівня D6 min/avg/max становить 3,5/396,545/753,0 мкс; ці інтервали об’єднують різні ділянки і можуть обрізатися на краях вікна, тому не є WCET окремої задачі. Початок вікна прив’язано до UART-запису PANEL з MCU 2500 мс, його кінець обрізано до цілої секунди VCD перед опорною точкою PANEL 14500 мс. Черга UART додає невизначеність прив’язки.

Сорок порожніх імпульсів маркера мали ширину 0,25 мкс кожний. Вони показують лише видиму ширину перемикання GPIO, а не повні накладні витрати інструментування;

поправку не віднімали. Вставлені маркери змінюють виконання, а результати Wokwi не встановлюють часових характеристик фізичної плати.

Результати S1 і S2

S1 — тихий запуск із двома діагностичними запитами статистики. UART охоплює 30,498 с MCU; додатковий VCD охоплює довшу частину тієї ж конфігурації. Зіставлено 305 інтервалів ADC і понад 30 тисяч інтервалів panel. Налаштування схеми: LDR 400/400 lux і Z=1 g; окремого підтвердження кожного положення повзунка не збережено.

S2 виконано однією безперервною сесією: після контрольної позначки MCU від 273500 до 3873500 мс минуло рівно 3600000 мс. Незалежний декодер UART у VCD знайшов у цьому інтервалі 7201 повідомлення PANEL, найбільший проміжок між сусідніми мітками — 501 мс. Час між відповідними UART-кадрами на VCD становить 3599,92493455 с; черга та серіалізація пояснюють, чому це не тотожна межа інтервалу MCU. У VCD один BOOT і немає помилок framing. Загальне покриття захоплення — 3896,0135 с. Команди `c`, `d` і `t` надсилалися періодично; фактичні моменти збережено в журналі сценарію.

За останньою повною статистикою S2 від старту, включно з підготовчим інтервалом, для 38735 інтервалів ADC отримано min/avg/max 96000/99999/104000 мкс за MCU і 96633,575/99997,896/103318,775 мкс за VCD. Максимальний інтервал MPU — 204000 мкс. Зафіксовано 773 пропущені випуски panel, нуль у лічильниках deadline і нуль втрат RX/TX. Спостережений watermark стека — 584 байти, heap peak — 0; це не доводить верхню межу стека в усіх станах. Для цього S2 корисне навантаження задач не виміряно.

S3: реакція під час тривалої операції

Після здорового старту автоматизована модель кнопки подавала фактичні рівні на PB0 під час активного D6, а UART приблизно десять разів на секунду запитував експорт. Модельне утримання і відпускання кнопки — по 100 мс. Умови за повідомленнями

PANEL: ADC 32/32, нахил близько −31,41°. Корисний інтервал сценарію становив 150498 мс MCU; збережено окремі вхідні команди, журнал UART і трасу.

У VCD знайдено 60 пар спад D4 — прийняття D7, усі почалися за активного D6. Мінімальна, середня і максимальна реакція відповідно 30,216; 31,127; 31,979 мс. У цьому сценарії максимум менший за ціль 50 мс. VCD показав 60 маркерів прийняття на GPIO, а UART містить 59 рядків ZERO. Це різні рівні спостереження; для конкретної події причину невідповідності не встановлено. D6 охоплював експорт; ці події не доводять реакцію під час стирання Flash. Для 1505 інтервалів ADC VCD дав min/avg/max 96456,750/99997,240/103328,925 мкс; статистика MCU — 96000/99999/103000 мкс. В останньому повному звіті: 9102 пропущені випуски panel, 1403 порушення її deadline, 301 втрачений байт TX, втрат RX та RX-помилок немає; показник стека — 640 байтів. Втрати TX можуть пояснювати неповноту журналу, але причину невідповідності конкретного рядка не встановлено. Для S3 корисне навантаження задач та WCET не визначено.




Рисунок 1 – Час D4–D7 для 60 подій у S3 за VCD Wokwi

Відмова та відновлення

У окремому модельному запуску команда n на 6500 мс ініціювала запит до відсутньої адреси 0x69 для отримання NACK. PANEL показав ERROR на 7000 і 7500 мс, а на 8000 мс повернувся до CENTER/UNSET. Відновлення передувало команді c на 15500 мс; приписувати його цій команді не можна. Це тест модельної адреси, а не від’єднання датчика.

У наступному окремому запуску реальна для схеми Wokwi лінія SDA примусово утримувалась у нулі з 5 до 10 с часу симуляції. VCD підтвердив неперервний низький рівень SDA та окремий маркер стимулу; до затиснення PANEL мав CENTER/UNSET, у проміжку — ERROR, після звільнення перший CENTER/UNSET надійшов при MCU 10500 мс. UART продовжував надсилати PANEL, а VCD зафіксував 50 маркерів ADC під час утримання, з максимальним проміжком 100,639 мс. Точну тривалість окремого I2C timeout цим дослідом не встановлено. Фізичне коротке замикання не випробувано.

Для старту з підключеним, але неготовим пристроєм використано окрему мінімальну модель I2C: вона від початку підключена до SDA/SCL за сталою адресою 0x68, до 3 с відповідає NACK, потім ACK і надає лише потрібні регістри та сталий вектор 1 g. Це тестова модель, а не модель MPU6050 чи вимірювання реального датчика. VCD показав три NACK до маркера готовності та ACK після нього; UART повідомив FIRST adc 4000 мкс, FIRST imu 3106000 мкс та перший CENTER/UNSET при 3500 мс. Перший FIRST imu на дроті з’явився через 109,090 мс після маркера готовності VCD; цей інтервал включає формування та передавання рядка. Часи FIRST відлічено програмною шкалою, а не від фізичної подачі живлення.

Поступове UART-навантаження

В окремому сценарії за 120498 мс MCU послідовно задавали приблизно 2, 5, 10, 20 і 40 команд експорту за секунду, по 24 с MCU на етап. Відправлено відповідно 47, 107, 190, 406 і 745 команд; часові мітки host та останні мітки MCU збережено. Середня швидкість надсилання за host-часом становила відповідно 1,92; 4,44; 7,97; 16,23; 32,42 команди/с і не дорівнює кількості завершених експортів. Останній повний RES поблизу PANEL 60000 мс показав нуль втрат RX/TX. Подальші рядки статистики перемішані з POINT, а фінальний повний RES відсутній; VCD не містить UART RX. Тому точну першу частоту втрат і успішність кожного етапу за цими даними не встановлено.

У новому окремому запуску кожну цільову частоту підтримували 8 секунд за host-годинником, після чого робили 4-секундну паузу без команд експорту та запитували повний звіт. Значення RES є накопичувальними; у таблиці наведено приріст втрат TX після кожного етапу.

Ціль, команд/с	Фактично, команд/с	Надіслано	Втрати TX, байтів
2	1,967	16	0
5	4,719	38	0
10	9,493	76	0
20	16,004	129	24003
40	24,054	193	74847

До завершення третього етапу втрат TX за лічильником не було; перші спостережені втрати виявлено після четвертого етапу та наступної паузи. Після п’ятого етапу сумарно втрачено 98850 байтів TX; лічильники втрат і помилок RX залишилися нульовими. У VCD незалежно декодовано всі шість рядків RES без помилок framing; один рядок PANEL виявився змішаним із POINT. Аналізатор записував UART TX, а не RX. Це межа спостереження для конкретних 8-секундних етапів і пауз, не точний поріг між 9,493 і 16,004 команд/с та не доказ, що кожен запит завершив експорт. Повторна команда `d` може перезапустити snapshot.

Спроби збереження

Після трьох модельних натискань ZERO окремий сценарій надіслав три команди `s`. UART зафіксував три відповіді SAVE з ознакою успіху 0; тому успішне збереження не підтверджено. Звітована тривалість 1000 мкс квантована SysTick і не встановлює тривалість фізичного стирання. Успішний readback, стійкість після reset і вимкнення живлення під час запису не підтверджені; вимога стійкого збереження залишається відкритою. Негативний результат моделі не доводить поведінку фізичної Flash.

Обмеження та перехід до ЛР4

Результат моделювання не замінює досліду на платі; окремо потрібні перевірки реального живлення, запису, переривання живлення під час запису та відновлення після нього. Штатна команда reset і новий запуск моделі не є фізичним power cycle. Порівняння з ЛР4 слід виконувати за однаковими входами, firmware-версіями, точками виміру і критеріями; RTOS не усуває сама по собі обмежень шини, UART або Flash. Числові цілі є критеріями перевірки, а не гарантією поза виміряними сценаріями.

Статус функціональних вимог

Вердикт стосується лише зазначеної перевірки поточної збірки; host-тест, модель Wokwi та фізична плата є різними рівнями доказів. «Частково» означає, що не всі умови або граничні випадки вимоги перевірено.

FR	Доказ для поточної версії	Статус і межа
01	BOOT і PANEL у UART, 115200 8N1	Підтверджено в записаній моделі.
02	S3: внутрішнє max запізнення LED 2 мс; D5 VCD має також короткий інтервал	Частково: сталість усіх перемикань не доведена.
03	S3: 1505 ADC-інтервалів, VCD max 103,329 мс за номіналу 100 мс	Частково: періодичність спостережена, точні 100 мс не гарантовані.
04	MPU читається; S2 max інтервалу 204 мс за шкалою 1 мс	Зафіксовано інтервал понад 100 мс.
05	Host-тест переходу освітлення	Частково: згладжування лише на host.
06	Host-тести LEFT, RIGHT, CENTER	Частково: фізичну геометрію не перевірено.
07	S3: 60 пар D4–D7, max 31,979 мс при цілі 50 мс	Підтверджено для модельних 100-мс натискань; UART має 59 рядків.
08	Host: UNSET і напрямки; S3: LEVEL	Частково: фізичну точність не досліджено.
09	Host-тест DARK для темних входів	Частково: фізичні умови не перевірено.
10	Host-перевірки; SDA LOW дав ERROR	Частково: відмову ADC не охоплено.
11	SDA LOW: PANEL і ADC, потім recovery	Частково: кнопку й LED за цієї відмови не перевірено.
12	n: адресний NACK; c присутня в окремих журналах	Частково: відновлення до c не приписується команді.
13	SAVE повертає 0; CRC перевірено на host	Збереження і power-cut не підтверджені.
14	S3: max command 3000 мкс при кроці 1 мс; ZERO max 31,979 мс; TX lost 301 байт	Частково: цілі виконано для цих вибірок, але вихідний журнал втрачав байти.

Архітектурні обмеження і гіпотези для ЛР4

1. Кооперативний panel чекає завершення попереднього foreground-кроку: у S3 зареєстровано 9102 пропущені випуски та 1403 порушення deadline. Конкретний внесок кожного кроку та ISR не встановлено. Без ОС можна скорочувати кроки; гіпотеза для ЛР4 — пріоритет panel зменшить пропуски відносно 9102 за тим самим S3; ціль для ZERO — не більше 50 мс. Порівнюють також максимум затримки і витрати на перемикання.

2. UART має спільний обмежений TX і відкидає нові байти при переповненні: у S3 втрачено 301 байт, у boundary-drain — більше. Без ОС можливі резервування цілих рядків і обмеження потоку; для ЛР4 гіпотеза — за того самого S3 втрати TX зменшаться від 301 до нуля; перевіряють також повноту експорту за незмінних baud rate і буферів. RTOS-черга не змінить пропускну здатність лінії.
3. Одна машина MPU серіалізує повторну ініціалізацію, включно з очікуванням settle; під час цього звичайне читання не виконується. S2 max інтервалу 204 мс зафіксовано, але окремий його причинний зв'язок із конкретною командою не доведено. Можливе явне вікно обслуговування; для ЛР4 гіпотеза — менше інтервалів понад 100 мс за однакових входів; слід порівняти максимум і частоту таких інтервалів щонайменше для 30 подій повторної ініціалізації. Фізичне очікування settle залишиться.
4. Виклик стирання Flash є синхронним для foreground; довгий успішний erase в цій моделі не підтверджено, тож його тривалість і причина SAVE=0 невідомі. Обхід потребує перевіреного крокового драйвера або іншого сховища; для майбутнього порівняння на одному обладнанні потрібні щонайменше 30 успішних записів і виміри тривалості та інтервалів ADC і panel відносно режиму без записів. RTOS не робить периферію автоматично неблокувальною.
5. Код, буфери і резерви використовують спільні Flash/RAM: 23180/28672 байтів коду та 6104/12288 байтів RAM з резервами. Зменшення історії чи буферів змінює можливості; для ЛР4 очікується зростання використання пам'яті: слід порівняти Flash, RAM і watermark стеків за однакового S3; watermark суперциклу становив 640 байтів.

Поточний SysTick із кроком 1 мс є окремим обмеженням інструмента, а не доведеною властивістю будь-якого суперциклу. Без ОС залишаються один стек і прозорий порядок виконання; їх вартість і переваги слід порівнювати з ЛР4 за однакових входів.

Журнал спостережених проблем

1. Попередня TIM3-похідна шкала дала розбіжність із VCD у старій збірці; точну причину не встановлено. Поточна збірка використовує SysTick 1 мс, а годинний інтервал додатково перевірено VCD. Субмілісекундний WCET ця заміна не відновила.

2. У S3 втрачено байти TX і отримано 59 рядків ZERO проти 60 маркерів GPIO. Лічильник підтверджує переповнення TX, але не причину відсутності конкретного рядка; проблема повноти журналу лишається відкритою.
3. У S3 panel пропускав випуски й завершувався після deadline. Точний розподіл причин між foreground-кроками та ISR не виміряно; універсального виправлення або підтвердження усунення немає.
4. У S2 інтервал MPU сягав 204 мс при номіналі 100 мс. Спільна машина станів і повторна ініціалізація є можливими чинниками, але цей максимум окремо не прив'язано до події c.
5. У моделі три SAVE повернули 0. Host-тести CRC та слотів не підтверджують успішного стирання, збереження чи power-cut; причина й фізична поведінка лишаються невідомими.

Пам'ять та методика порівняння

Дві останні сторінки Flash загалом 4096 байтів зарезервовано для збереження; 28672 байти залишено під код. У RAM linker reserve становить 2048 байтів stack і 512 байтів heap. Найбільший спостережений watermark S3 — 640 байтів, тобто в цій вибірці залишилося 1408 байтів із резерву; це не статична гарантія найглибшого шляху. Heap peak у звіті S3 дорівнював нулю. Повна статична межа стека та фізичні вимірювання не підтверджені.

Для UART 115200 8N1 теоретична межа лінії становить 11520 байтів/с без протокольних пауз. Експорт може перезапускатись новою командою, тому кількість надісланих d не дорівнює кількості завершених відповідей. Довжина асинхронної передачі не є часом виконання CPU.

Висновки

SunAlign реалізовано як суперцикл без RTOS для Nucleo-C031C6. У Wokwi один безперервний S2 охопив 3600000 мс MCU і підтверджений незалежною трасою UART. У S3 60 змодельованих натискань, прийнятих під час активної тривалої операції, мали максимальну реакцію 31,979 мс; для цього сценарію вона менша за ціль 50 мс. При цьому UART містить лише 59 рядків ZERO, а TX втратив 301 байт: повноту журналу не доведено.

Модельна помилка адреси MPU спричинила ERROR з наступним відновленням. У повторному короткому досліді перші спостережені втрати TX виявлено після етапу зі швидкістю 16,004 команди/с та наступної паузи; за 9,493 команди/с лічильник втрат залишився нульовим. Точний поріг між цими рівнями не визначено. Три спроби SAVE повернули ознаку успіху 0; стійке збереження та відновлення після відключення живлення не підтверджені.

Крок внутрішнього годинника становить 1 мс; для S1–S3 корисне навантаження та субмілісекундний WCET не визначено. Окремий короткий профіль на іншій інструментованій збірці дав середню частку позначених ділянок 44,370%, але не повне навантаження ядра. Утримання SDA і старт із затриманою готовністю окремо досліджено в моделі; другий дослід використовував мінімальний тестовий I2C-пристрій. Фізична плата і power cut не випробувані. Порівняння з ЛР4 потребує тих самих сценаріїв, точок вимірювання та явного врахування накладних витрат ОС.

Список використаних джерел

[1] Wokwi. *Nucleo-C031C6 model*. URL: https://docs.wokwi.com/parts/board-st-nucleo-c031c6 (дата зверн. 16.10.2026).

[2] STMicroelectronics. *STM32C0 HAL driver v1.0.1*. URL: https : / / github . com / STMicroelectronics/stm32c0xx-hal-driver/tree/v1.0.1 (дата зверн. 16.10.2026).

[3] Wokwi. *Logic analyzer model*. URL: https://docs.wokwi.com/parts/wokwi-logic-analyzer (дата зверн. 16.10.2026).