Университет ИТМО

Факультет Программной инженерии и компьютерной техники

Лабораторная работа №1 Дисциплина «Функциональная схемотехника»

Вариант 6 NAND Позиционный дешифратор «3 в 8»

Выполнили:

Лушникова А.С.

Группа Р33302

Преподаватель:

Кустарев Павел Валерьевич Табунщик Сергей Михайлович

Санкт-Петербург 2024

Текст задания:

Часть 1:

- 1. Постройте в LTspice на транзисторах схему вентиля, составляющего основу логического базиса согласно варианту задания.
- 2. Создайте символ для разработанного вентиля как иерархического элемента.
- 3. С использованием созданного иерархического элемента постройте схему тестирования вентиля.
- 4. Проведите моделирование работы схемы и определите задержку распространения сигнала через тестируемый вентиль.
- 5. Определите максимальную частоту изменения входных сигналов, при которой построенная схема сохраняет работоспособность.
- 6. Постройте БОЭ на базе созданного вентиля согласно варианту задания.
- 7. Создайте символ для построенного БОЭ.
- 8. Проведите моделирование работы схемы и определите задержку распространения сигнала через БОЭ.
- 9. Определите максимальную частоту изменения входных сигналов, при которой построенная схема сохраняет работоспособность.
- 10. Составьте отчет по результатам выполнения заданий первой части лабораторной работы.

8

Часть 2:

- 1. Опишите на Verilog HDL на вентильном уровне модуль, реализующий функцию БОЭ в указанном логическом базисе согласно варианту задания.
- 2. Разработайте тестовое окружение для созданного модуля.
- 3. Проведите моделирование работы схемы.
- 4. Составьте отчет по результатам выполнения заданий второй части лабораторной работы.

Часть 1

Дешифратор - комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Число входов и выходов в так называемом полном дешифраторе связано соотношением m= 2n, где n- число входов, а m— число выходов.

Логический базис состоит из элемента NAND, значение которого является логическим нулем только если оба входных аргумента равны 1, иначе значение - логическая единица.

	Truth Table	
Α	В	Q
0	0	1
0	1	1
1	0	1
1	1	0

В приложении LTspice была разработана схема вентиля на транзисторах:




Рис. 1 схема вентиля на транзисторах

Создание символа вентиля

Была создан символ для разработанного вентиля.




Рис. 2 символ для разработанного вентиля

Построение схемы тестирования

Была построена схема тестирования разработанного вентиля с использованием созданного элемента.




рис. 3 схема тестирования вентиля

Моделирование работы схемы и определение задержки вентиля

Моделирование при одинаковой задержке генераторов импульса. В данном случае генерируются пары аргументов (1, 1) и (0, 0), с ожидаемым значением вентиля 0 и 1 соответственно. (n003 - выходной сигнал).




рис. 4 моделирование работы схемы при входных сигналах 1, 1 и 0, 0

Также необходимо произвести измерения задержки распространения сигнала через вентиль. Для этого необходимо приблизить график и опустить перпендикуляры от крайних точек перехода на ось абсцисс, после чего найти разницу ординат проекций точек.

Время задержки сигнала τ :

t1 = 3.01 HC

t2 = 3.48 HC

 $\tau = t2 - t1 = 0.47 \text{ HC}$




рис. 5 увеличенный график для измерения задержки выходного сигнала

Максимальная частота изменения сигнала вентиля

Аналитический подсчет максимальной частоты работа вентиля зависит от времени задержки сигнала: $vMax = 1/\tau \approx 2.127 \ \Gamma \Gamma \mu$.

Построение БОЭ на базе созданного вентиля

Дешифратор - комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Число входов и выходов в так называемом полном дешифраторе связано соотношением m= 2n, где n- число входов, а m— число выходов. Дешифратор 3 в 8 имеет 3 входа (IN1, IN2, IN3) и 8 выходов.

По данному описанию БОЭ построим ожидаемую таблицу истинности.

Построим для каждого выхода элемента логическую функцию:

$$Y0 = \neg A2 * \neg A1 * \neg A0$$


 $Y1 = \neg A2 * \neg A1 * A0$
 $Y2 = \neg A2 * A1 * \neg A0$
 $Y3 = \neg A2 * A1 * A0$
 $Y4 = A2 * \neg A1 * \neg A0$
 $Y5 = A2 * \neg A1 * A0$
 $Y6 = A2 * A1 * \neg A0$
 $Y7 = A2 * A1 * A0$

¬ обозначают инвертированные входные сигналы.

Выразим логические функции для каждого выхода относительно базиса NAND.

$$\begin{array}{l} Y0 = ((A2 \mid A2) \mid (A1 \mid A1)) \mid (A0 \mid A0) \\ Y1 = ((A2 \mid A2) \mid (A1 \mid A1)) \mid (A0 \mid A0 \mid A0) \\ Y2 = ((A2 \mid A2) \mid (A1 \mid A1 \mid A1)) \mid (A0 \mid A0) \\ Y3 = ((A2 \mid A2) \mid (A1 \mid A1 \mid A1)) \mid (A0 \mid A0 \mid A0) \\ Y4 = ((A2 \mid A2 \mid A2) \mid (A1 \mid A1)) \mid (A0 \mid A0) \\ Y5 = ((A2 \mid A2 \mid A2) \mid (A1 \mid A1)) \mid (A0 \mid A0 \mid A0) \\ Y6 = ((A2 \mid A2 \mid A2) \mid (A1 \mid A1)) \mid (A0 \mid A0) \\ Y7 = ((A2 \mid A2 \mid A2) \mid (A1 \mid A1 \mid A1)) \mid (A0 \mid A0) \\ A0) \end{array}$$

На основе полученных функций составим схему дешифратора 3 в 8:






рис. 6 схема дешифратора 3 в 8




рис. 7 символ для БОЭ

Моделирование работы схемы и определение задержки БОЭ

Для проведения моделирования работы схемы необходимо составить схему, состоящую из генераторов импульса и разработанного БОЭ.




рис. 8 схема, состоящая из генераторов импульса и разработанного БОЭ

После построения схемы необходимо запустить симуляцию и проверить, что значения на выходе схемы, при разных значения на входе схемы соответствуют таблице истинности.




рис. 9 график входных (0, 1, 0) и выходных сигналов

При заданных значениях на входе (0, 1, 0) только на выходе логической функции $Y2 = \neg A2 * A1 * \neg A0$ должна быть логическая единица, что мы и видим на графике. Vn003 как раз соответствует этому выходу. В то же время когда все три сигнала находятся в логическом нуле (из за пульсации), то функция $Y0 = \neg A2 * \neg A1 * \neg A0$ (n012) должна давать на выход логическую единицу.




рис. 10 график входных (1, 1, 1) и выходных сигналов

При заданных значениях на входе (1, 1, 1) на выходе логической функции Y7 = A2 * A1 * A0 должна быть логическая единица, что мы и видим на графике. Vn001 как раз соответствует этому выходу (номер 1 на схеме). В то же время когда все три сигнала находятся в логическом нуле (из за пульсации), то функция $Y0 = \neg A2 * \neg A1 * \neg A0$ (n012) должна давать на выход логическую единицу.




рис. 11 график входных (0, 1, 1) и выходных сигналов

При заданных значениях на входе (0, 1, 1) на выходе логической функции Y7 = A2 * A1 * A0 должна быть логическая единица, что мы и видим на графике. Vn002 как раз соответствует этому выходу. В то же время когда все три сигнала находятся в логическом нуле (из за пульсации), то функция $Y0 = \neg A2 * \neg A1 * \neg A0$ (n012) должна давать на выход логическую единицу.




рис. 12 график входных (0, 0, 0) и выходных сигналов

При заданных значениях на входе (0, 0, 0) только на выходе логической функции $Y0 = \neg A2 * \neg A1 * \neg A0$ должна быть логическая единица, что мы и видим на графике. Vn012 как раз соответствует этому выходу (последний на схеме).




рис. 13 график входных и выходных сигналов Работа при разных входных сигналах с разным периодом. 4 вида: 1,1,0; 0,1,0; 1,0,0;000. Соответственно на разных временных отрезках 4 разные функции дают логическую единицу.

Также необходимо произвести измерения задержки распространения сигнала через БОЭ. Для этого необходимо приблизить график и опустить перпендикуляры от крайних точек перехода на ось абсцисс, после чего найти разницу ординат проекций точек.




рис. 14 график для измерения задержки выходного сигнала

Время задержки сигнала τ : t1 = 0.08 нс t2 = 1.5 нс $\tau = t2 - t1 = 1.4$ нс

Максимальная частота изменения сигнала БОЭ

Аналитический подсчет максимальной частоты работа вентиля зависит от времени задержки сигнала: $vMax = 1/\tau \approx 414 \ \mathrm{MFH}$

Вывод

В процессе выполнения первой части лабораторной работы я познакомилась со средой LTspice.

Часть 2

В рамках данной лабораторной работы было разработано два модуля, элемент and и сама программа реализующая БОЭ.

And

Реализация and через nand

```
timescale 1ns / 1ps

module and_imp1(
    input x0,
    input x1,
    input x2,
    output res);

wire not_x0, not_x1,not_x2, not_and_x0_x1, and_x0_x1, not_x0_x1_x2;
    nand(not_x0,x0,x0);
    nand(not_x1,x1,x1);
    nand(not_x2,x2,x2);

    nand(not_and_x0_x1,x0,x1);
    nand(and_x0_x1,not_and_x0_x1, not_and_x0_x1);
    nand(not_x0_x1_x2, and_x0_x1,x2);
    nand(res, not_x0_x1_x2, not_x0_x1_x2);
endmodule
```


17

Тестирование

Результаты работы:

```
# run 1000ns
Correct!!! x_0=0 x_1=0 x_2=0 res=0
Correct!!! x_0=1 x_1=0 x_2=0 res=0
Correct!!! x_0=0 x_1=1 x_2=0 res=0
Correct!!! x_0=0 x_1=1 x_2=0 res=0
Correct!!! x_0=0 x_1=1 x_2=0 res=0
Correct!!! x_0=0 x_1=0 x_2=1 res=0
Correct!!! x_0=0 x_1=0 x_2=1 res=0
Correct!!! x_0=0 x_1=1 x_2=1 res=0
Correct!!! x_0=0 x_1=1 x_2=1 res=0
Correct!!! x_0=0 x_1=1 x_2=1 res=1
$stop called at time : 90 ns : File "C:/Users/yfcni/lab1/lab1.srcs/sim_1/new/and_impl_test.v" Line 30
```

График:



Основной модуль


Реализация БОЭ

```
`timescale 1ns / 1ps
module prog(
      input x 0,
      input x 1,
      input x 2,
      output[7:0] res
      );
      wire not_x0, not_x1, not_x2;
      nand(not x0, x 0, x 0);
      nand(not x1, x 1,x 1);
      nand(not x2, x 2, x 2);
      and impl q0(.x0(x 0), .x1(x 1), .x2(x 2), .res(res[7]));
      and_impl q1(.x0(x_0), .x1(x_1), .x2(not_x2), .res(res[6]));
      and impl q2(.x0(x 0), .x1(not x1), .x2(x 2), .res(res[5]));
  and_impl q3(.x0(x_0), .x1(not_x1), .x2(not_x2), .res(res[4]));
      and_impl q4(.x0(not_x0), .x1(x_1), .x2(x_2), .res(res[3]));
      and impl q5(.x0(not x0), .x1(x 1), .x2(not x2), .res(res[2]));
      and impl q6(.x0(not x0), .x1(not x1), .x2(x 2), .res(res[1]));
      and_impl q7(.x0(not_x0), .x1(not_x1), .x2(not_x2), .res(res[0]));
endmodule
```

Тестирование:

Результаты работы:

График:



Вывод

В процессе выполнения данной лабораторной работы я познакомилась со средой LTspice и с языком описания аппаратуры Verilog HDL.