# จงเลือกคำตอบที่ถูกที่สุดเพียงข้อเดียว มีคำถามทั้งหมด 40 ข้อ

1. จงหาคำตอบของ 79 + 54 ในฐานสอง a. 0100 0101 b. 0100 1001 c. 1000 0101 d. 1000 1001
<ul> <li>2. จงนำคำตอบของข้อก่อนหน้ามาแปลงเป็นเลขฐาน 8</li> <li>a. 715</li> <li>b. 105</li> <li>c. 205</li> <li>d. 115</li> </ul>
<ol> <li>จงนำคำตอบของข้อก่อนหน้ามาแปลงเป็นเลขฐาน 16</li> <li>a. 45</li> <li>b. 49</li> <li>c. 85</li> <li>d. 89</li> </ol>
<ul> <li>4. หาคำตอบของ A4 + 9C ที่อยู่ในฐาน 16 เป็นเลขฐาน 10</li> <li>a. 316</li> <li>b. 352</li> <li>c. 380</li> <li>d. 320</li> </ul>
<ul> <li>5. จงหาคำตอบของ 1010101100 + 110011100 ในฐาน 10 โดยที่เลขฐานสองที่ให้อยู่ในรูปขอ unsigned bits</li> <li>a. 1080</li> <li>b. 1096</li> <li>c. 1088</li> <li>d. 968</li> </ul>
<ul> <li>6. จงลดรูปสมการต่อไปนี้ A(B+C)+A(B+C)</li> <li>a. AB + AC</li> <li>b. AB + C</li> <li>c. B + C</li> <li>d. B + AC</li> </ul>
<ul> <li>7. จงลดรูปสมการต่อไปนี้ (XY+Z̄)(X̄+YZ)</li> <li>a. XYZ</li> <li>b. XYZ + Z̄X</li> <li>c. XZ + XY</li> <li>d. XYZ</li> </ul>

C.	โดนโปรแกรมด่า
d.	อาจเกิดปัญหา error จากค่า input ที่ไม่พึงประสงค์
e.	ถูกทุกข้อ
%	
	ใดสามารถสรุปได้ว่าเขียนอยู่ในรูป BCD
	1100 0011
	1001 1010
	1001 0100
a.	0111 1110
11. กา	รต่อวงจร Synchronous ของ JK Flip-Flop มีการต่ออย่างไร
a.	Flip-Flop ทุกตัวต่อ J และ K เหมือนกัน
b.	Flip-Flop ทุกตัวใช้ J, K logic 1
C.	Flip-Flop ทุกตัวใช้ clock input สัญญาณเดียวกัน
d.	Flip-Flop ทุกตัวใช้ clock input เป็น output ตัวก่อนหน้า
e.	Flip-Flop ทุกตัวใช้ clock input ร่วมกับ output
12. ຄັງ a. b. c. d.	5 6
13. กา	รรวมกลุ่ม logic 1 ใน K-map ให้มีขนาดใหญ่ที่สุดเท่าที่จะทำได้มีจุดประสงค์เพื่ออะไร
	อาจารย์สั่ง
	ทำให้สมการสมดุล
	ทำให้ได้ตัวแปรน้อยที่สุด
d.	ทำให้ได้ตัวแปรมากที่สุด
a. b.	yer ของ Top-down design ที่ระบุ input และ output ทั้งหมดของวงจรหลักเสมอนั้นคือ Layer ใด Top layer 2nd layer 3rd layer
d.	Last layer ของ Top down นั้น

8. ข้อใดไม่สามารถใช้ในการลดรูปวงจรได้

a. Karnaugh mapb. Quine McCluskyc. Multiplexerd. The 3Rs rule

9. ปัญหาจากการไม่ต่อ input a. โดน TA ด่า b. โดนอาจารย์ด่า

# 15. 1100 1011 นำมา xor กับ 1011 1100 ได้ผลลัพธ์ในฐาน 10 เท่าไหร่

- a. 141
- b. 97
- c. 102
- d. 119


### 16. เลขฐานสองของ -68 มีค่าเท่าใด

- a. 1100 1011
- b. 1011 1100
- c. 1001 0111
- d. 1011 0101


### 17. ข้อใดไม่ใช่องค์ประกอบของ ALU

- a. Logic circuits
- b. Accumulator
- c. Control Unit
- d. B register

# 18. วงจรในข้อใดให้ผลลัพธ์ในการทำงานเหมือน D Flip-Flop



### 19. วงจรนี้ใช้ในการทำอะไร



- a. ลบเลข
- b. บวกเลข
- c. นับเลข
- d. ไม่มีข้อใดถูก


### 20. หากต้องการทำวงจร mod 128 ต้องใช้ Flip Flop กี่ตัว

- a. 8 ตัว
- b. 7 ตัว
- c. 6 ตัว
- d. 9 ตัว

# 21. $f(a,b,c,d) = \sum m(1,3,4,6,8,10,12,13) + \sum d(0,2,5,7)$ จากสมการนี้ ข้อใดคือสมการที่ผ่านการลดรูปแล้ว

- a.  $a + \overline{b} \overline{d} + \overline{b} c$
- b.  $\overline{a}$  + b d + c
- c.  $\overline{a} + \overline{b} \overline{d} + \overline{b} \overline{c}$
- d.  $A + b \overline{d} + b$

# 22. วงจร counter ต่อไปนี้คือวงจร counter แบบใด



- a. Synchronize counter
- b. Asynchronous counter
- c. Synchronous counter
- d. Syncwire counter

#### 23. วงจร multiplexer ทำหน้าที่อะไร


- a. วงจรที่ใช้ในการเลือกข้อมูลจากหลาย ๆ ข้อมูลนำเข้า แล้วส่งออกข้อมูลออกมาทางเดียว
- b. วงจรที่ใช้ในการแยกข้อมูลจากข้อมูลที่เข้ามาแล้วส่งข้อมูลไปยังหนึ่งในหลาย ๆ ช่องของข้อมูลที่ส่งออก ไป
- c. วงจรที่ใช้ในการเลือกข้อมูลจากหลายๆ ข้อมูลนำเข้าแล้วส่งออกมาหลายๆข้อมูล
- d. วงจรที่ใช้ในการส่งออกข้อมูลจากข้อมูลเดียว แล้วเปลี่ยนเป็นข้อมูลหลายๆข้อมูลส่งออกไป

# 24. จากตารางนี้เป็นผลลัพธ์ของ Flip Flop แบบใด

7	1	CLK	Q
0	0	1	Q <sub>0</sub> (no change)
1	0	<b>1</b>	1
0	1	<b>1</b>	0
1	1	<b>†</b>	Q <sub>0</sub> (toggles)

- a. D Flip Flop
- b. S-R Flip Flop
- c. J-K Flip Flop
- d. J-R Hip Hop

#### 25. วงจรนี้คือวงจรอะไร



- a. j k flipflop
- b. adder
- c. subtractor
- d. d flipflop


#### 26. VHDL ย่อมาจากสิ่งใด?

- 1. Very High-Speed Integrated Circuit Hardware Description Language
- 2. Very High Definition Language
- 3. Video Hardware Design Language
- 4. Voltage and Hardware Description Logic

### 27. VHDL เป็นภาษาโปรแกรมที่ใช้ในการออกแบบอะไร?

- 1. อปกรณ์ไฟฟ้า
- 2. ระบบคอมพิวเตอร์
- 3. วงจรดิจิทัลและระบบที่มีการใช้วงจรรวมอยู่
- 4. การเขียนโปรแกรมเว็บ

# 28. รูปนี้คือวงจรอะไร



- 1. Adder
- 2. Multiplexer
- 3. Substractor
- 4. Counter

#### 29. วงจร Synchronousกับ asynchronous แตกต่างกันอย่างไร

- 1. วงจ<sup>ร</sup> Synchronous ต้องใช้นาฬิกาภายนอกในการทำงาน ในขณะที่วงจร Asynchronous ไม่ต้องการ นาฬิกาภายนอก
- 2. วงจร Synchronous มีการทำงานตามรอบนาฟิกาเท่านั้น ในขณะที่วงจร Asynchronous มีความยืดหยุ่น ในการทำงาน
- 3. วงจร Synchronous มีความต้องการในการใช้หน่วยควบคุมสัญญาณนาฟิ้กา ในขณะที่วงจร Asynchronous ไม่ต้องการ
- 4. วงจร Synchronous มีความหรูหราและทันสมัยมากกว่าวงจร Asynchronous

#### 30. วงจร Asynchronous มีข้อดีอย่างไร?

มีความเร็วในการประมวลผลที่สงกว่า

- 1. ไม่ต้องใช้หน่วยควบคุมสัญญาณนาฬิกา
- 2. มีความต้านทานต่อการเกิดข้อผิดพลาดเนื่องจากแตะระหว่างสัญญาณ
- 3. มีความเหมาะสมสำหรับการประมวลผลข้อมูลแบบแยกตัว


31. คนที่ครอบครองฉายาตัวตึงภาคคอมคือใคร? (100 Point)

- a. พี่ต๋อง
- b. พี่เกม
- c. พี่ดี้
- d. พี่สอง

#### 32. FPGA ย่อมาจากสิ่งใด


- 1. Field-Programmable Gate Array
- 2. Field-Programmable Graphics Accelerator
- 3. Field-Programmable General Algorithm
- 4. Field-Performance Gate Array

#### 33. ตาม Logic Diagram สมการใดถูกต้อง




- 1.  $\overline{a(a+b)+b}+b(a+c)$
- $2. \ \overline{a(a+c)} + c(b+a)$
- 3.  $\overline{a(a+b)+b}+c(a+b)$
- 4.  $\overline{a(a+b)+c}+a(b+a)$

# 35. วงจร Shift Register ต่อไปนี้คือวงจร Shift Register แบบใด



- 1. Serial-In, Parallel-Out (SIPO)
- 2. Parallel-In, Parallel-Out (PIPO)
- 3. Serial-In, Serial-Out (SISO)
- 4. Parallel-In, Serial-Out (PISO)

- 35. วงจร Parallel-In, Parallel-Out (PIPO) ของ Shift Register มีลักษณะการทำงานในการเคลื่อนย้ายข้อมูล อย่างไร?"
  - 1. เลื่อนข้อมูลเข้าไปที่ตำแหน่งเริ่มต้นของ Shift Register และเลื่อนข้อมูลไปที่ตำแหน่งถัดไปเมื่อมี สัญญาณควบคุม
  - 2. รับและเลื่อนข้อมูลพร้อมกันหลายบิต และส่งข้อมูลออกมาเป็นกลุ่มของบิตเดียวกัน
  - 3. เหมือนกับ SISO แต่สามารถเข้ารหัสข้อมลที่รับเข้ามาในรปแบบของคำตอบแบบพาราเลล
  - 4. รับข้อมลพร้อมกันหลายบิต และเลื่อนออกมาเป็นบิตเดียว
- 36. กราฟการทำงานของ J-K Flip Flop เมื่อถึงสัญญาณนาฬิกาขอบขาขึ้นที่ g และ k ดังนั้น State ที่หายไปควรเป็น State อะไรในช่องที่กำหนด



- 1. No change, Set ตามลำดับ
- 2. Reset, Toggle ตามลำดับ
- 3. Set, Toggle ตามลำดับ
- 4. Set, Reset ตามลำดับ
- 37. เลขฐานใดไม่นิยมใช้ในพื้นฐาน Digital
  - 1. 2
  - 2. 6
  - 3. 8
  - 4. 10
- 38.ข้อใดกล่าวถึงการใช้งาน Multiplexer ได้ถูกต้องที่สุด
  - 1. ช่องสัญญาณจะมีการเลือกใส่ได้เพียง 8 ช่อง และควรใส่อินพุตทุกช่อง
  - 2. เป็นตัวที่ใช้ในการรวมสายจากหลายอินพุต ออกเป็นเอาท์พูตเดียว
  - 3. เป็นตัวทำหน้าที่เลือกช่องสัญญาณ ที่มีข้อมูลช่องหนึ่งจากหลายๆช่องสัญญาณ ออกเป็นเอาท์พุตเดียว
  - 4. Multiplexer มีชนิดเดียว และมีตัวย่อในโปรแกรมชื่อว่า MUX8
- 39. J-K flip-flop เมื่อจ่าย 1 ทั้งสองขาจะทำงานเหมือนอะไร จงตอบข้อที่ถกต้องที่สด
  - 1. S-R flip-flop ที่จ่าย 1,0 ที่ขา S และ R ตามลำดับ
  - 2. D flip-flop ที่จ่าย 1 เข้าขา D
  - 3. T flip-flop ที่จ่าย 1 ที่ขา T
  - 4. D flip-flop ที่จ่าย 0 ที่ขา D

# 40. อาจารย์ประจำวิชาแลปชื่ออะไร

- 1. รศ. ดร. เจริญ วงศ์ชุ่มเย็น
- 2. รศ. ดร. เจริญ วงษ์ ชุ่มเย็น
- 3. ผศ. ดร. เจริญ วงศ์ชุ่มเย็น
- 4. ผศ. ดร. เจริญ วงษ์ชุ่มเย็น

# จงเลือกคำตอบที่ถูกที่สุดเพียงข้อเดียว มีคำถามทั้งหมด 40 ข้อ

1.	จงห	าคำตอบของ 79 + 54 ในฐานสอง
	e.	0100 0101
	f.	0100 1001
	g.	1000 0101
	h.	1000 1001
2.	จงนำ	าคำตอบของข้อก่อนหน้ามาแปลงเป็นเลขฐาน 8
		715
	f.	105
	g.	205
	_	115
3.	จงน่	าคำตอบของข้อก่อนหน้ามาแปลงเป็นเลขฐาน 16
	e.	45
	f.	49
	g.	85
	h.	89
4.		ำตอบของ A4 + 9C ที่อยู่ในฐาน 16 เป็นเลขฐาน 10
		316
	f.	
	-	380
	h.	320
		าคำตอบของ 1010101100 + 110011100 ในฐาน 10 โดยที่เลขฐานสองที่ให้อยู่ในรูปของ
ur	_	ned bits
		1080
	f.	1096
	•	1088
	h.	968
6.		ดรูปสมการต่อไปนี้ A(B+C)+Ā(B+C)
		AB + AC
	f.	ĀB + C
	_	B+C
	n.	B + ĀC
7.		ดรูปสมการต่อไปนี้ (XY+Z̄)(X̄+YZ)
		XYZ
	f.	XYZ + ZX
	•	XZ + XY ∇v7
	n.	ΧΥΖ

	ดปัญหา error จากค่า input ที่ไม่พึงประสงค์
j. ถูกทุกร	น้อ
10. ข้อใดสามา	รถสรุปได้ว่าเขียนอยู่ในรูป BCD
e. 1100 (	0011
f. 1001 <sup>2</sup>	1010
g. 1001 (	0100
h. 0111 1	110
11. การต่อวงจร	ร Synchronous ของ JK Flip-Flop มีการต่ออย่างไร
	op ทุกตัวต่อ J และ K เหมือนกัน
g. Flip-Fl	op ทุกตัวใช้ J, K logic 1
	op ทุกตัวใช้ clock input สัญญาณเดียวกัน
	op ทุกตัวใช้ clock input เป็น output ตัวก่อนหน้า
j. Flip-Fl	op ทุกตัวใช้ clock input ร่วมกับ output
12. ถ้าต้องการ	ทำ counter ที่นับได้ถึง 0-60 ต้องมี Flip-Flop อย่างน้อยกี่ตัว
e. 4	·
f. 5	
g. 6	
h. 7	
13. การรวมกลุ่ e. อาจารเ	ม logic 1 ใน K-map ให้มีขนาดใหญ่ที่สุดเท่าที่จะทำได้มีจุดประสงค์เพื่ออะไร ช์สั่ง
	นลง รมการสมดุล
	เมก เวณมตุล .ดัตัวแปรน้อยที่สุด
II. VIILUL	พดานาวทายเพติด
•	ı Top-down design ที่ระบุ input และ output ทั้งหมดของวงจรหลักเสมอนั้นคือ Layer ใด
e. Top la	
f. 2nd la	•
g. 3rd lay	**
h. Last la	ayer ของ Top down นั้น

8. ข้อใดไม่สามารถใช้ในการลดรูปวงจรได้

e. Karnaugh mapf. Quine McClusky

9. ปัญหาจากการไม่ต่อ input f. โดน TA ด่า g. โดนอาจารย์ด่า h. โดนโปรแกรมด่า

g. Multiplexerh. The 3Rs rule

# 15. 1100 1011 นำมา xor กับ 1011 1100 ได้ผลลัพธ์ในฐาน 10 เท่าไหร่

- e. 141
- f. 97
- g. 102
- h. 119


### 16. เลขฐานสองของ -68 มีค่าเท่าใด

- e. 1100 1011
- f. 1011 1100
- g. 1001 0111
- h. 1011 0101


### 17. ข้อใดไม่ใช่องค์ประกอบของ ALU

- e. Logic circuits
- f. Accumulator
- g. Control Unit
- h. B register

# 18. วงจรในข้อใดให้ผลลัพธ์ในการทำงานเหมือน D Flip-Flop



### 19. วงจรนี้ใช้ในการทำอะไร



- e. ลบเลข
- f. บวกเลข
- g. นับเลข
- h. ไม่มีข้อใดถูก


20. หากต้องการทำวงจร mod 128 ต้องใช้ Flip Flop กี่ตัว

- e. 8 ตัว
- f. 7 ตัว
- g. 6 ตัว
- h. 9 ตัว

21.  $f(a,b,c,d) = \sum m(1,3,4,6,8,10,12,13) + \sum d(0,2,5,7)$  จากสมการนี้ ข้อใดคือสมการที่ผ่านการลดรูปแล้ว

- e.  $a + \overline{b} \overline{d} + \overline{b} c$
- f.  $\frac{\overline{a}}{a} + b d + c$
- g.  $\overline{a} + \overline{b} \overline{d} + \overline{b} \overline{c}$
- h.  $A + b \overline{d} + b$

22. วงจร counter ต่อไปนี้คือวงจร counter แบบใด



- e. Synchronize counter
- f. Asynchronous counter
- g. Synchronous counter
- h. Syncwire counter

#### 23. วงจร multiplexer ทำหน้าที่อะไร


- e. วงจรที่ใช้ในการเลือกข้อมูลจากหลาย ๆ ข้อมูลนำเข้า แล้วส่งออกข้อมูลออกมาทางเดียว
- f. วงจรที่ใช้ในการแยกข้อมูลจากข้อมูลที่เข้ามาแล้วส่งข้อมูลไปยังหนึ่งในหลาย ๆ ช่องของข้อมูลที่ส่งออก ไป
- g. วงจรที่ใช้ในการเลือกข้อมูลจากหลายๆ ข้อมูลนำเข้าแล้วส่งออกมาหลายๆข้อมูล
- h. วงจรที่ใช้ในการส่งออกข้อมูลจากข้อมูลเดียว แล้วเปลี่ยนเป็นข้อมูลหลายๆข้อมูลส่งออกไป

### 24. จากตารางนี้เป็นผลลัพธ์ของ Flip Flop แบบใด

7	*	CLK	Q
0	0	1	Q <sub>0</sub> (no change)
1	0	<b>1</b>	1
0	1	1	0
1	1	<b>†</b>	Q <sub>0</sub> (toggles)

- e. D Flip Flop
- f. S-R Flip Flop
- g. J-K Flip Flop
- h. J-R Hip Hop

#### 25. วงจรนี้คือวงจรอะไร




- e. j k flipflop
- f. adder
- g. subtractor
- h. d flipflop

#### 26. VHDL ย่อมาจากสิ่งใด?

- 5. Very High-Speed Integrated Circuit Hardware Description Language
- 6. Very High Definition Language
- 7. Video Hardware Design Language
- 8. Voltage and Hardware Description Logic

- 27. VHDL เป็นภาษาโปรแกรมที่ใช้ในการออกแบบอะไร?
  - 5. อปกรณ์ไฟฟ้า
  - 6. ระบบคอมพิวเตอร์
  - 7. วงจรดิจิทัลและระบบที่มีการใช้วงจรรวมอยู่
  - 8. การเขียนโปรแกรมเว็บ

# 28. รูปนี้คือวงจรอะไร



- 5. Adder
- 6. Multiplexer
- 7. Substractor
- 8. Counter
- 29. วงจร Synchronousกับ asynchronous แตกต่างกันอย่างไร
  - 5. วงจร Synchronous ต้องใช้นาฬิกาภายนอกในการทำงาน ในขณะที่วงจร Asynchronous ไม่ต้องการ นาฬิกาภายนอก
  - 6. วงจร Synchronous มีการทำงานตามรอบนาฟิกาเท่านั้น ในขณะที่วงจร Asynchronous มีความยืดหยุ่น ในการทำงาน
  - 7. วงจร Synchronous มีความต้องการในการใช้หน่วยควบคุมสัญญาณนาฟิ้กา ในขณะที่วงจร Asynchronous ไม่ต้องการ
  - 8. วงจร Synchronous มีความหรูหราและทันสมัยมากกว่าวงจร Asynchronous
- 30. วงจร Asynchronous มีข้อดีอย่างไร?
  - มีความเร็วในการประมวลผลที่สงกว่า
  - 4. ไม่ต้องใช้หน่วยควบคุมสัญญาณนาพิ๊กา
  - 5. มีความต้านทานต่อการเกิดข้อผิดพลาดเนื่องจากแตะระหว่างสัญญาณ
  - 6. มีความเหมาะสมสำหรับการประมวลผลข้อมูลแบบแยกตัว


### 31. คนที่ครอบครองฉายาตัวตึงภาคคอมคือใคร? (100 Point)

- e. พี่ต๋อง
- f. พี่เกม
- g. พี่ดี้
- h. พี่สอง

#### 32. FPGA ย่อมาจากสิ่งใด


- 5. Field-Programmable Gate Array
- 6. Field-Programmable Graphics Accelerator
- 7. Field-Programmable General Algorithm
- 8. Field-Performance Gate Array

#### 33. ตาม Logic Diagram สมการใดถูกต้อง




- $5. \ \overline{a(a+b)+b}+b(a+c)$
- 6.  $\overline{a(a+c)} + c(b+a)$
- 7.  $\overline{a(a+b)+b}+c(a+b)$
- 8.  $\overline{a(a+b)+c}+a(b+a)$

# 35. วงจร Shift Register ต่อไปนี้คือวงจร Shift Register แบบใด



- 5. Serial-In, Parallel-Out (SIPO)
- 6. Parallel-In, Parallel-Out (PIPO)
- 7. Serial-In, Serial-Out (SISO)
- 8. Parallel-In, Serial-Out (PISO)

- 35. วงจร Parallel-In, Parallel-Out (PIPO) ของ Shift Register มีลักษณะการทำงานในการเคลื่อนย้ายข้อมูล อย่างไร?"
  - 5. เลื่อนข้อมูลเข้าไปที่ตำแหน่งเริ่มต้นของ Shift Register และเลื่อนข้อมูลไปที่ตำแหน่งถัดไปเมื่อมี สัญญาณควบคุม
  - 6. รับและเลื่อนข้อมูลพร้อมกันหลายบิต และส่งข้อมูลออกมาเป็นกลุ่มของบิตเดียวกัน
  - 7. เหมือนกับ SISO แต่สามารถเข้ารหัสข้อมูลที่รับเข้ามาในรูปแบบของคำตอบแบบพาราเลล
  - 8. รับข้อมลพร้อมกันหลายบิต และเลื่อนออกมาเป็นบิตเดียว
- 36. กราฟการทำงานของ J-K Flip Flop เมื่อถึงสัญญาณนาฬิกาขอบขาขึ้นที่ g และ k ดังนั้น State ที่หายไปควรเป็น State อะไรในช่องที่กำหนด



- 5. No change, Set ตามลำดับ
- 6. Reset, Toggle ตามลำดับ
- 7. Set, Toggle ตามลำดับ
- 8. Set, Reset ตามลำดับ
- 37. เลขฐานใดไม่นิยมใช้ในพื้นฐาน Digital
  - 5. 2
  - 6. 6
  - 7. 8
  - 8. 10
- 38.ข้อใดกล่าวถึงการใช้งาน Multiplexer ได้ถูกต้องที่สุด
  - 5. ช่องสัญญาณจะมีการเลือกใส่ได้เพียง 8 ช่อง และควรใส่อินพุตทุกช่อง
  - 6. เป็นตัวที่ใช้ในการรวมสายจากหลายอินพุต ออกเป็นเอาท์พูตเดียว
  - 7. เป็นตัวทำหน้าที่เลือกช่องสัญญาณ ที่มีข้อมูลช่องหนึ่งจากหลายๆช่องสัญญาณ ออกเป็นเอาท์พูตเดียว
  - 8. Multiplexer มีชนิดเดียว และมีตัวย่อในโปรแกรมชื่อว่า MUX8
- 39. J-K flip-flop เมื่อจ่าย 1 ทั้งสองขาจะทำงานเหมือนอะไร จงตอบข้อที่ถูกต้องที่สุด
  - 5. S-R flip-flop ที่จ่าย 1,0 ที่ขา S และ R ตามลำดับ
  - 6. D flip-flop ที่จ่าย 1 เข้าขา D
  - 7. T flip-flop ที่จ่าย 1 ที่ขา T
  - 8. D flip-flop ที่จ่าย 0 ที่ขา D

# 40. อาจารย์ประจำวิชาแลปชื่ออะไร

- 5. รศ. ดร. เจริญ วงศ์ชุ่มเย็น
- 6. รศ. ดร. เจริญ วงษ์ชุ่มเย็น 7. ผศ. ดร. เจริญ วงศ์ชุ่มเย็น
- 8. ผศ. ดร. เจริญ วงษ์ชุ่มเย็น