

Universidade Federal de Roraima Departamento de Ciência da Computação Arquitetura e Organização de Computadores




Atividade - Aulas 21/11 e 23/11

PRAZO DE ENTREGA: 30/11 (quinta-feira)

OBSERVAÇÃO: A entrega da atividade deve ser feita de forma individual.

[Questão – 01] Utilizando como base o conjunto de instruções para uma CPU de 8bits (similar ao MIPS) projetada para o projeto final, descreva:

- (a) Quantos registradores a CPU possui? 16 registradores.
- (b) Descreva os formatos de instruções que a CPU suporta? R, I e J.
- (c) Quais as instruções que a CPU suporta? 32 instruções, usadas 27.
- (d) Apresente o *datapath* (barramento do sistema, similar ao do MIPS 32 bits) para a CPU utilizando as instruções de 8 bits projetadas



[Questão – 02] Apresente um relatório do status do andamento do seu projeto final, contendo as atividades:

- (a) Feitas
- (b) Em andamento
- (c) Concluídas

O processador LP (LogPose) na semana de apresentação apresentou algumas dificuldades quanto teste, tanto por ser feito individualmente quanto sobrecarregamento. Nos códigos, algumas questões ficaram dificeis, principalmente no banco de registradores e na ULA, tendo uns dias gastos e noites viradas para resolver os problemas que apareciam durante a compilação. Depois de um certo tempo estudando e pesquisando, foi encontrado algumas soluções para aqueles desafios. Quando chegou ao



dia da tal apresentação (30/11) estava faltando testes com as instruções load e store. Por compreensão do professor, a turma teve mais um prazo e foi possivel realizar o outro teste que foi o Bubble Sort. A intenção era adicionar mais um, mas acredito que o objetivo de implementar as principais instruções foram alcançadas (escrito pós entrega de trabalho).