

Pràctica 3: ALU (Unitat Aritmètica-Lògica)

Curs 2024/25



Índex

Plantejament de la solució	
Codi VHDL	
Declaració de llibreries i entitat	3
2. Declaració de l'arquitectura i senyals	4
3. Inici del procés principal	4
4. Estructura case per seleccionar l'operació	5
5. Operacions	6
5. Assignació final del resultat	6
Demostració del funcionament de la testbench	
Simulació amb GTKWAVE	7

Plantejament de la solució

Plantejament per a la Solució de les Operacions

L'arquitectura implementada utilitza VHDL per descriure el comportament de l'ALU. Les operacions que es poden realitzar inclouen:

1. Comparació (sel = "0001")

Es comparen els valors d'entrada A i B. En funció del resultat:

- Si A < B, s'envien valors predefinits als displays per indicar que A és menor.
- Si A = B, s'envien valors per indicar que són iguals.
- Si A > B, s'envien valors per indicar que A és més gran.
- El resultat de l'ALU (resultat) es fixa en zero, ja que la comparació no genera un valor numèric.

2. Suma (sel = "0010")

Es calcula la suma de A i B utilitzant representació no signada (unsigned). El resultat es retorna en resultat.

3. Resta (sel = "0100")

Es realitza la resta entre A i B. Si el resultat és negatiu, un senyal especial (codificat) es mostra al tercer display per indicar-ho.



4. Desplaçament (sel = "1000")

Es desplaça a l'esquerra el valor d'inp_a segons el valor numèric d'inp_b. Aquesta operació és útil en càlculs que impliquen multiplicacions per potències de 2.

5. Operació per defecte (sel = others)

Si no es reconeix l'operació indicada, l'ALU fixa el resultat en zero i mostra un missatge predefinit als displays.

Codi VHDL

A continuació, es presenta el codi de l'ALU per fragments, amb una explicació detallada del que fa cada part.

1. Declaració de llibreries i entitat

```
vhd1
         library IEEE;
         use IEEE.STD_LOGIC_1164.ALL;
         use IEEE.NUMERIC_STD.ALL;
         entity alu is
             Port (
                 inp_a : in STD_LOGIC_VECTOR(4 downto 0);
                 inp_b : in STD_LOGIC_VECTOR(4 downto 0);
                 sel : in STD_LOGIC_VECTOR(3 downto 0);
                 display1 : out STD_LOGIC_VECTOR(7 downto 0);
                 display2 : out STD_LOGIC_VECTOR(7 downto 0);
                 display3 : out STD_LOGIC_VECTOR(7 downto 0);
                 out_alu : out STD_LOGIC_VECTOR(4 downto 0)
             );
         end alu;
                                                             Practica 3
```

La entitat alu defineix els ports:

Entrades:

- *inp_a i inp_b:* Operands de 5 bits.
- sel: Selector de l'operació de 4 bits.

Sortides:

- display1, display2, display3: Mostren informació en displays de 7 segments.
- *out_alu:* Resultat de l'operació en 5 bits.



2. Declaració de l'arquitectura i senyals

Es declaren els senyals:

- *A i B:* Representen les còpies dels valors *d'inp_a i inp_b*.
- resultat: Emmagatzema el resultat de l'operació seleccionada.
- *temp:* Variable temporal, utilitzada per fer càlculs amb números unsigned.

3. Inici del procés principal

```
process(inp_a, inp_b, sel)
begin
    A <= inp_a;
    B <= inp_b;

Practica 3</pre>
```

Explicació:

- Es declara un procés que s'executa quan es produeixen canvis a *inp_a*, *inp_b o sel*.
- Les senyals A i B s'assignen directament des de les entrades *inp_a i inp_b*.



4. Estructura case per seleccionar l'operació

```
vhd1
   case sel is
       when "0001" => -- Comparació
          resultat <= "00000";
            if (A < B) then
                display1 <= "00000000";
                display2 <= STD_LOGIC_VECTOR(to_unsigned(80, 8));</pre>
                display3 <= STD_LOGIC_VECTOR(to_unsigned(111, 8));</pre>
            elsif(A = B) then
                display1 <= "00000000";
                display2 <= STD_LOGIC_VECTOR(to_unsigned(121, 8));</pre>
                display3 <= STD_LOGIC_VECTOR(to_unsigned(103, 8));</pre>
                display1 <= "00000000";
                display2 <= STD_LOGIC_VECTOR(to_unsigned(56, 8));</pre>
                display3 <= STD_LOGIC_VECTOR(to_unsigned(111, 8));
            end if;
                                                                  Practica 3
```

Explicació:

- Quan sel = "0001", es compara A amb B.
- En funció del resultat (A < B, A = B, A > B), s'envien valors codificats als display2 i display3 per indicar l'estat de la comparació.
- El resultat final *(resultat)* es fixa en zero perquè aquesta operació no genera un valor numèric.



5. Operacions

```
vhd1
when "0010" => -- Suma
                resultat <= STD_LOGIC_VECTOR(unsigned(A) + unsigned(B));
            when "0100" => -- Resta
                temp <= unsigned(A) - unsigned(B);
                 display1 <= "00000000";
                 display2 <= "00000000";
                 display3 <= "00000000";
                if (temp < 0) then
                   display3 <= STD_LOGIC_VECTOR(to_unsigned(64,8));</pre>
                 end if;
            when "1000" => -- Shift
                resultat <= STD_LOGIC_VECTOR(shift_left(unsigned(inp_a),
to_integer(unsigned(inp_b))));
            when others =>
                 display1 <= STD_LOGIC_VECTOR(to_unsigned(121, 8));</pre>
                 display2 <= STD_LOGIC_VECTOR(to_unsigned(80, 8));</pre>
                 display3 <= STD_LOGIC_VECTOR(to_unsigned(80, 8));</pre>
                resultat <= "00000";
        end case;
                                                                    Practica 3
```

5. Assignació final del resultat

```
process(inp_a, inp_b, sel)
begin
    A <= inp_a;
    B <= inp_b;

Practica 3</pre>
```

Explicació:

- El valor final calculat en *resultat* es transmet a la sortida *out_alu*.
- Es tanca el procés i l'arquitectura.



Demostració del funcionament de la testbench

Mitjançant *assert,* es comprova si el resultat obtingut en cada operació és correcte, i si no ho és, s'activa un missatge d'error amb *report* que especifica quina part de la prova ha fallat. En cas que totes les comprovacions siguin correctes, la simulació es completa sense errors, confirmant que l'ALU funciona segons l'especificació.

Simulació amb GTKWAVE

