



Plan

- Ch1 - La Fonction Mémoire




- Ch2 - Les Bascules

- Ch3 - Machines Asynchrones

- Ch4 - Machines Synchrones

- Ch5 – Machines à état



Les Bascules





- Introduction
- Bascules sur niveaux
- Bascules sur fronts
- Utilisations des bascules
- Synthèse



De la mémoire à la bascule

Problématique


- **Mémoire**
 - Permet de stocker une information
- **On voudrait aussi**
 - Compter (des impulsions)
 - Décaler d'un ou plusieurs pas
 - Recopier au rythme d'une horloge
 - Transmettre en série sur un fil des informations parallèles
- **Nécessité d'une horloge**




De la mémoire à la bascule

Quelles solutions ?

- Principe: Ouvrir l'entrée juste les temps nécessaires



- Donner au circuit une structure dite « maître-esclave »



- Réduire la durée pendant laquelle on a $T=1$ à la valeur minimale, voire à la durée d'un front



- Faire un circuit sensible aux fronts montants ou descendants


- Dans ces 3 cas, on parle de **Bascules**





Cas 1: La structure maître-esclave (2/2)

■ Fonctionnement biphasé (suite)





Cas 2: Réduire la durée de $T=1$

■ Déjà étudié au chapitre 1

2

- La durée de $T=1$ doit être égale au temps de propagation des portes logiques
- Cas de la mémoire RST et DT
 - Ouvertes aux parasites lorsque $T=1$
 - Variation de la sorties en fonctions des entrées lorsque $T=1$
- Cas de la structure Maître-Esclave
 - Plus la durée de $T=1$ est grande, plus le risque de recevoir des parasites est grand







Cas 3: Déclenchement sur front d'horloge (1/2)

3

- acquisition sur fronts d'horloge montants ou descendant




Les Bascules



- Introduction
- Bascules sur niveaux (Latch)
- Bascules sur fronts (Flip Flop)
- Utilisations des bascules
- Synthèse




Les bascules Maître/Esclave – RST & DT (1/4)




Les bascules Maître/Esclave – RST & DT (2/4)

Résumé



mode	Entrées					Sorties		état
	RA1	RAZ	T	S	R	$Q(t+\Delta)$	$\overline{Q}(t+\Delta)$	
Asynchrone	0	1	X	X	X	1	0	Forçage à 1
	1	0	X	X	X	0	1	Forçage à 0
	0	0	X	X	X	1	1	Interdit
Synchrone	1	1		0	0	$Q(t)$	$\overline{Q}(t)$	Mémoire
	1	1		1	0	1	0	Mise à 1
	1	1		0	1	0	1	Mise à 0
	1	1		1	1	1	1	Interdit
	1	1	0	X	X	$Q(t)$	$\overline{Q}(t)$	mémoire



Les Bascules

- Introduction
- Bascules sur niveaux
- **Bascules sur fronts**
- Utilisations des bascules
- Synthèse

Copyright © F. Muller
2013

Ch2 - 11 -

La Bascule D Principe

Symboles




Table de vérité


Le changement d'état des sorties Q et /Q sont faites à chaque front montant ou descendant d'horloge H,
MAIS pas les deux !

H	D	Q_t	$/Q_t$	Remarques
↑ ou ↓	0	0	1	Mise à 0 de la sortie Q
↑ ou ↓	1	1	0	Mise à 1 de la sortie Q
0 ou 1	X	Q_{t-1}	$/Q_{t-1}$	Aucun changement

Copyright © F. Muller
2013

Ch2 - 12 -

La Bascule D Exemple




Copyright © F. Muller
2013

Logique Séquentielle

Ch2 - 13 -

La Bascule D Exemple du Circuit 7474



FUNCTION TABLE

INPUTS				OUTPUTS	
PRE	CLR	CLK	D	Q	Q̄
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H↑	H↑
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	Q̄ ₀

Asynchrone

Synchrone

Pas stable (non garantie)

Copyright © F. Muller
2013

Logique Séquentielle


Ch2 - 14 -



La structure JK

La fonction de commutation

- Structure JK
 - J pour « Jack » signifiant Valet
 - K pour « King » signifiant Roi
- La fonction de commutation autorise les fronts ou niveaux de l'horloge
 - B désigne une bascule sensible à des niveaux ou fronts
 - $z = H.\phi$ est la fonction de commande de la bascule
 - ϕ est la fonction de commutation



La Bascule JK

Principe

Symboles




Table de vérité


Le changement d'état des sorties Q et /Q sont faites à chaque front d'horloge H

H	J	K	Q_t	$/Q_t$	Remarques
↑ ou ↓	0	0	Q_{t-1}	$/Q_{t-1}$	Aucun changement
↑ ou ↓	0	1	0	1	Mise à 0 de la sortie Q
↑ ou ↓	1	0	1	0	Mise à 1 de la sortie Q
↑ ou ↓	1	1	$/Q_{t-1}$	Q_{t-1}	Complément de la sortie
0 ou 1	X	X	Q_{t-1}	$/Q_{t-1}$	Aucun changement






La Bascule JK Exemple



J	K	Q _t
0	0	Q _{t-1}
0	1	0
1	0	1
1	1	/Q _{t-1}



La Bascule JK Exemple du Circuits 7473




Table de vérité






Et le temps ?

Temps de setup / Temps de maintien



- Temps de SETUP (T_{setup})
 - Le signal d'entrée doit être stable pendant un temps T_{setup} avant le front de l'horloge
- Temps de MAINTIEN (T_{hold})
 - Le signal d'entrée doit être stable pendant un temps T_{hold} après le front de l'horloge






Copyright © F. Muller
2013



Logique Séquentielle

Ch2 - 19 -



Les Bascules




- Introduction
- Bascules sur niveaux
- Bascules sur fronts
- Utilisations des bascules
- Synthèse

Copyright © F. Muller
2013


Ch2 - 20 -



Registre à entrée série et sorties parallèles Circuit 74164




Logic Diagram



Function Table

Inputs			Outputs			
Clear	Clock	A B	QA	QB	...	QH
L	X	X X	L	L	...	L
H	L	X X	QA0	QB0	...	QH0
H	↑	H H	QA1	QB1	...	QH1
H	↑	L X	QA2	QB2	...	QH2
H	↑	X L	QA3	QB3	...	QH3



Copyright © F. Muller
2013




Logique Séquentielle

Ch2 - 21 -




Registre à entrées et sorties parallèles Circuit 74174



FUNCTION TABLE
(EACH FLIP-FLOP)

INPUTS			OUTPUTS	
CLEAR	CLOCK	D	Q	Q̄
L	X	X	L	H
H	↑	H	H	L
H	↑	L	L	H
H	L	X	Q0	Q̄0



Copyright © F. Muller
2013




Logique Séquentielle


Ch2 - 22 -



Registre à entrées parallèles et sortie série Circuit 74165




Logic Diagram



Function Table

Shift/ Load	Clock/ Inhibit	Inputs		Internal Outputs	Output
		Clock	Serial	Parallel A...H	QA QB Qh
L	X	X	X	a...h	a b h
H	L	L	X	X	QA0 QB0 QH0
H	L	↑	H	X	H QA n QAn QGn
H	L	↑	L	X	L QA n QAn QGn
H	H	X	X	X	QA0 QB0 QH0



Copyright © F. Muller
2013





Logique Séquentielle


Ch2 - 23 -



Circuit universel 74299



logic diagram (positive logic)



FUNCTION TABLE

MODE	CLR	INPUTS				INPUTS/OUTPUTS								OUTPUTS	
		FUNCTION SELECT S1 S0	OUTPUT CONTROL G1† G2†	CLK	SERIAL SL SR	A/QA	B/QB	C/QC	D/QD	E/QE	F/QF	G/QG	H/QH	QA'	QH'
Clear	L	X	L	L	X	X	X	X	X	X	X	X	X	L	L
	L	L	X	L	X	X	X	X	X	X	X	X	X	L	L
Hold	L	H	X	X	X	X	X	X	X	X	X	X	X	L	L
	H	L	L	L	X	X	X	X	X	X	X	X	X	L	L
Shift Right	H	L	H	L	L	X	X	X	X	X	X	X	X	QA0	QH0
	H	L	H	L	L	X	X	X	X	X	X	X	X	QA0	QH0
Shift Left	H	H	L	L	L	X	X	X	X	X	X	X	X	QA0	QH0
	H	H	L	L	L	X	X	X	X	X	X	X	X	QA0	QH0
Load	H	H	H	X	X	†	X	X	†	X	X	†	†	a	h


†When one or both output controls are high the eight input/output terminals are disabled to the high-impedance state; however, sequential operation or clearing of the register is not affected.

Copyright © F. Muller
2013



Logique Séquentielle

Ch2 - 24 -



Les Bascules

- Introduction
- Bascules sur niveaux
- Bascules sur fronts
- Utilisations des bascules
- Synthèse



Copyright © F. Muller
2013

Ch2 - 25 -

Synthèse

- Compréhension des structures Maître/Esclave
- Bascules sur niveaux
- Bascules sur fronts
- Quelques utilisations ...
 - Parallèle / Série
 - Série / Parallèle
 - Parallèle / Parallèle
- Autres utilisations ??
 - Compteur / Décompteur
 - Synthèse des descriptions de comportement
 - Monostables, astables

Copyright © F. Muller
2013

Ch2 - 26 -