平成 26 年度大学院博士前期課程入学試験

大阪大学大学院工学研究科
電気電子情報工学専攻

専門科目試験問題
（システム・制御・電力工学コース）

（実施時間　１４：００ ～ １６：００）

【注　意　事　項】

１．問題用紙は，この表紙や白紙を除いて１５ページある．解答開始の指示があるまで開いてはいけない．解答開始後，落丁や不鮮明な箇所等があった場合は，手を挙げて監督者にその旨を伝えること．

２．試験問題は，「制御工学１」，「制御工学２」，「パワーエレクトロニクスと電気機器」，「データ構造とアルゴリズム」，「論理回路と計算機システム」，及び，「信号処理」，の全部で６題あり，この順番に綴じられている．このうち，「制御工学１」または「制御工学２」のいずれか１題以上を含め，３題を選択し解答すること．

３．解答開始前に，別紙の「専門科目試験問題選択票」に記載の注意事項も読んでおくこと．

４．問題用紙は持ち帰ってもよい．

【制御工学１】解答は，白色（１番）の解答用紙に記入すること．

1. 図1のフィードバックシステムについて，以下の問いに答えよ．ただし，K は定数であり，$R(s)$ と $C(s)$ はそれぞれ時間関数 $r(t)$, $c(t)$ のラプラス変換を表すとする．



図1

(i) K の値を $0 \to \infty$ と変化させたときの根軌跡において，2本の軌跡は実軸から分岐する．分岐する実軸上の点の座標を求めよ．

(ii) 問 (i) の根軌跡において，実軸から分岐した軌跡はある直線に漸近する．その漸近線と実軸の交点の座標を求めよ．

(iii) $r(t) = t \ (t \geq 0)$ なる単位ランプ入力に対する定常偏差 $\lim_{t\to\infty}(r(t) - c(t))$ を求めよ．

(iv) $K = 1$ としたときの，フィードバックシステムのゲイン余裕のデシベル値を求めよ．

2. 図2のブロック線図において，$R(s)$ から $C(s)$ までの伝達関数を $G_1(s)$, $G_2(s)$, $G_3(s)$, $G_4(s)$ を用いて表せ．



図2

3. 次の伝達関数で表されるシステムについて，以下の問いに答えよ．

$$G(s) = \frac{s+4}{(s+2)^2(s+3)(s+5)}$$

(i) インパルス応答を時間 t の関数として求めよ．

(ii) $G(s)$ のボード線図におけるゲイン曲線の概形を折れ線近似により示せ．ただし，横軸には折点角周波数の値を明記し，折れ線の各部分にはその傾きを明記すること．

専門用語の英訳

制御工学１

フィードバックシステム	feedback system
ラプラス変換	Laplace transform
根軌跡	root locus
実軸	real axis
分岐する	break away
座標	coordinate
漸近線	asymptote
交点	point of intersection
単位ランプ入力	unit ramp input
定常偏差	steady-state error
ゲイン余裕	gain margin
デシベル値	decibel value
ブロック線図	block diagram
伝達関数	transfer function
インパルス応答	impulse response
ボード線図	Bode diagram
ゲイン曲線	log-magnitude curve
折れ線近似	piecewise linear approximation
折点角周波数	corner angular frequency

【制御工学２】解答は，赤色（２番）の解答用紙に記入すること．

実数値関数 $f(t)$ に関する３階常微分方程式

$$\frac{d^3f(t)}{dt^3}+a\frac{d^2f(t)}{dt^2}+b\frac{df(t)}{dt}+cf(t)=u(t)$$

について以下の問いに答えよ．ただし，a,b,c は実定数で $u(t)$ は実数値関数である．

(i) $x_1(t)=f(t)$，$x_2(t)=\dfrac{df(t)}{dt}$，$x_3(t)=\dfrac{d^2f(t)}{dt^2}$ を状態変数，$u(t)$ を入力変数，$y(t)=\dfrac{df(t)}{dt}$ を出力変数として，上の常微分方程式を表す線形時不変システムの状態方程式と出力方程式を求めよ．

(ii) $U(s)$ から $Y(s)$ への伝達関数を求めよ．ただし，$U(s)$ は入力 $u(t)$ のラプラス変換，$Y(s)$ は出力 $y(t)$ のラプラス変換を表すとする．

(iii) 初期状態を $x_1(0)=1$，$x_2(0)=0$，$x_3(0)=0$ としたときのステップ入力 $u(t)=c$ $(t\geq 0)$ に対する出力 $y(t)$ $(t\geq 0)$ を求めよ．

(iv) このシステムが漸近安定となるための a,b,c に関する必要十分条件を求めよ．

(v) このシステムの可制御性と可観測性を判定せよ．

(vi) このシステムに入力を $u(t)=-15y(t)$ とする出力フィードバック制御を施したところ，閉ループシステムの極が $-2,-1\pm j4$ となった．定数 a,b,c の値を求めよ．

(vii) 問 (vi) で得られた a,b,c の値を持つシステムに入力 $u(t)=-15y(t)+1$ $(t\geq 0)$ を加えたときの定常状態 $x_1(\infty)$, $x_2(\infty)$, $x_3(\infty)$ を求めよ．

専門用語の英訳

制御工学２

常微分方程式	ordinary differential equation
状態変数	state variable
入力変数	input variable
出力変数	output variable
線形時不変システム	linear time-invariant system
状態方程式	state equation
出力方程式	output equation
伝達関数	transfer function
ラプラス変換	Laplace transform
漸近安定	asymptotically stable
可制御	controllable
可観測	observable
フィードバック制御	feedback control
閉ループシステム	closed loop system
極	pole
定常状態	steady state

【パワーエレクトロニクスと電気機器】解答は，桃色（3 番）の解答用紙に記入すること.

1. 図 1 に示された絶縁形 DC–DC コンバータ回路とその動作について以下の問いに答えよ．ここで，図 1 (a)と図 1 (c)は降圧チョッパ回路に変圧器を挿入したフォワードコンバータ回路であり，図 1 (b)は回路中の MOSFET Q を制御するための信号を表す．Q およびダイオード D_1, D_2, D_3 は理想的に動作するものとし，キャパシタ C は出力電圧 E_2 の変動が無視できるほど十分に大きいとする．回路動作はすべて周期定常状態にあるものとし，インダクタ L を流れる電流 i_L は常に正（$i_L > 0$）とする．

(i) 図 1 (a)の Q に図 1 (b)に示す周期 T（オン時間 T_{ON}: $0 < T_{ON} < T$, オフ時間 T_{OFF}: $T_{OFF} = T - T_{ON}$）の信号を与えた．変圧器 X の一次電圧 v_{X1}, D_2 の両端電圧 v_{D2}, Q を流れる電流 i_Q, D_2 を流れる電流 i_{D2} および L を流れる電流 i_L について，図 1 (b)の信号波形を解答用紙に描くとともにそれぞれの波形をオン時間 T_{ON} とオフ時間 T_{OFF} に対応させて描け．また，v_{X1}, v_{D2} については振幅を，i_L については平均値を示せ．ここで，X は理想変圧器とし，n_1, n_2 はそれぞれ X の一次巻線と二次巻線の巻数とする．

(ii) E_1 と E_2 の関係を通流率 α（$\alpha = T_{ON} / T$）と n_1, n_2 を用いて表せ．

(iii) X の実際の特性を考慮した場合，図 1 (a)を周期定常状態で動作させるためには，一例として図 1 (c)のように変圧器 X に三次巻線（巻数 n_3）を加えた変圧器 X’を用い，X’の三次巻線とダイオード D_3 から構成される回路を付加する必要がある．この付加回路の役割を述べよ．また，付加回路がない場合に生じる問題を一つ挙げよ．

(iv) 図 1 (c)が周期定常状態にあるとき，Q がオン状態における変圧器一次電圧とその電圧が印加された時間 T_{ON} の積と Q がオフ状態における変圧器一次電圧とその印加時間 T'_{OFF}（$T'_{OFF} < T_{OFF}$）の積は等しい．このことを考慮し，α と n_1, n_2 が満たすべき関係を求めよ．



図 1

2. 突極形三相同期機を考える．公称誘導起電力 $\dot{E}_0$，電機子電流 $\dot{I}$，端子電圧（相電圧）$\dot{V}$，負荷角 δ，力率角 θ とし，電機子電流 $\dot{I}$ は図 2 に示すように $\dot{E}_0$ と同相な成分を横軸電流 $\dot{I}_q$，直交する成分を直軸電流 $\dot{I}_d$ とする．また，横軸同期リアクタンス x_q，直軸同期リアクタンス x_d とし，電機子巻線抵抗を無視する．以下の問いに答えよ．

(i) 同期発電機として動作させた場合，負荷に力率 $\cos\theta$ の遅れ負荷を接続したときのベクトル図を描け．ただし，図 2 と同様な図を解答用紙に描き，特に $\dot{E}_0, \dot{V}, \dot{I}_q, \dot{I}_d$ の関係が明確になるように描くこと．また，δ, θ も図示せよ．

(ii) 問(i)で求めたベクトル図を用いて同期発電機の出力（三相分）を，x_q, x_d, E_0, V, δ を用いて表せ．

(iii) 同期電動機として動作させた場合，特に界磁電流が流れなくても同期角速度 ω [rad/s]で回転させることができる．そのときのトルク（三相分）を，$\omega, x_q, x_d, V, \delta$ を用いて表せ．また，突極形同期電動機において，このトルクの生じる理由を簡単に説明せよ．

(iv) 同期電動機において，負荷が急変したり電源電圧や周波数が周期的に変動すると負荷角が振動し，振動周期が同期機の固有振動周期に近づくと共振作用により振動が増大する．この現象を乱調と呼び，対策として一般に制動巻線が用いられるが，乱調を抑制できる理由を簡単に説明せよ．また，制動巻線を利用すると同期電動機の始動時にトルクを得ることもできる．その理由を簡単に説明せよ．



図 2

専門用語の英訳

パワーエレクトロニクスと電気機器

1.

絶縁形 DC–DC コンバータ	isolated DC–DC converter
降圧チョッパ回路	buck chopper circuit
変圧器	transformer
フォワードコンバータ	forward converter
ダイオード	diode
キャパシタ	capacitor
周期定常状態	periodic steady state
インダクタ	inductor
周期	period
一次電圧	primary voltage
振幅	amplitude
平均値	average value
一次巻線	primary winding
二次巻線	secondary winding
通流率	duty ratio
三次巻線	tertiary winding

2.

突極形三相同期機	salient–pole three–phase synchronous machine
公称誘導起電力	nominal induced electromotive force
電機子電流	armature current
端子電圧	terminal voltage
負荷角	power angle
力率（角）	power factor (angle)
横軸電流	quadrature axis current
直軸電流	direct axis current
横軸同期リアクタンス	quadrature axis synchronous reactance
直軸同期リアクタンス	direct axis synchronous reactance
電機子巻線抵抗	armature resistance
（突極形）同期発電機	(salient–pole) synchronous generator
（突極形）同期電動機	(salient–pole) synchronous motor
界磁電流	field current
同期角速度	synchronous angle velocity
共振作用	resonance
乱調	hunting
制動巻線	damper winding

【データ構造とアルゴリズム】解答は，青色（４番）の解答用紙に記入すること．

1. 図１は，データ構造の一つであるヒープの例であり「各節点に格納された値はその子節点に格納された値以上である」という性質を満たしている．ただし，２分木の各節点内の数字は格納された値を，節点右下の数字は節点番号を表すものとする．配列を用いてヒープを実現するためのプログラムＡについて以下の問いに答えよ．



ヒープの例　　　　　　ヒープの配列による表現

図１

プログラムＡ

```
#define N 6
/* ヒープへデータ d を挿入 */
/* n:ヒープのデータ数　a:ヒープのデータが格納された配列 */
void insert_heap(int *a, int d, int n) {
  int i;
  a[n-1] = d;                 /* 配列の最後尾にデータを暫定的に挿入 */
  i = n-1;                    /* 配列の最後尾の節点からヒープ条件回復処理を行う */
  while ( i != 0 ) {          /* 最大で根に到達するまで実行 */
    if ( a[i] > a[ [ 1 ] ] ){ /* 親節点に格納された値との比較 */
      a[i] = a[ [ 1 ] ];  a[ [ 1 ] ] = d;
      i = [ 1 ];   /* 親節点に格納された値が子節点の値より小さいため節点を交換 */
    }else break;   /* 親節点に格納された値が子節点の値以上のため終了 */
  }
}
int main(){
  int n = 0;           /* ヒープに格納されたデータ数 */
  int i, a[N];         /* ヒープを実現する配列 */
  int data[N] = {4, 1, 3, 9, 5, 2}; /* ヒープに逐次格納していくデータの配列 */
  for( i = 0; i < N; i++ ){
    n++;                              /* 格納データ数を１つ増加 */
    insert_heap(a, data[i], n);       /* 逐次 data[i] をヒープに格納する */
    ＜α＞
  }
  return(0);
}
```

(i) プログラム中のコメント文を参考にして，プログラムが正常に動くように空欄 $\boxed{\quad 1 \quad}$ を埋めよ．

(ii) 各 i $= 0, \ldots, 5$ の値のもとで，$< \alpha >$ における配列 a が表す 2 分木を図 1 を参考に図示せよ．ただし，節点番号は省略してよい．

(iii) このプログラムで作成されるヒープは完全 2 分木である．完全 2 分木とは何か説明せよ．

2. プログラム B は，ソート対象の配列のデータをヒープとして格納し，その後，逐次，最大値を格納した節点をヒープから削除し，残りのデータをヒープとして再び格納する処理を繰り返すことでソートを行っている．このプログラムについて以下の問いに答えよ．

(i) ヒープに格納されたデータ数が N のとき，子節点を持つ節点の数を示せ．

(ii) プログラム中のコメント文を参考にして，プログラムが正常に動くように空欄 $\boxed{\quad 2 \quad}$ 〜 $\boxed{\quad 5 \quad}$ を埋めよ．

(iii) プログラム実行時の出力結果を示せ．

(iv) m = 8, 6, 4 のとき，$< \beta >$ における配列 a に格納された値と，その配列のデータの中で，ヒープとして格納されている部分に対応する 2 分木を図 1 を参考に図示せよ．ただし，節点番号は省略してよい．

(v) プログラムの最悪時間計算量のオーダを，データ数 N を用いて示し，また，その導出根拠を述べよ．

プログラムB

```
#include <stdio.h>
#define N 9

/* 注目する節点を頂点とする２分部分木のヒープ条件を回復する関数 */
/* a: データを格納した配列, x: 注目する節点番号, n: ヒープのデータ数 */
void down_heap(int *a, int x, int n) {
  int node, tmp;
  while ( [ 2 ] <= n-1 ){ /* 注目する節点に子が存在する間, 実行 */
    if ( [ 2 ] == n-1 ) { /* 左の子節点のみ存在する場合 */
      node = [ 2 ];
    }else{                           /* ２つの子節点が存在する場合 */
      if ( a[2*x+1] >= a[2*x+2] ){  /* 格納された値を比較 */
        node = [ 2 ];  /* 左の子節点に格納された値が右の子節点の値以上 */
      }else{
        node = [ 3 ];  /* 左の子節点に格納された値が右の子節点の値より小さい */
      }
    }
    if ( a[x] < a[node] ){       /* 子節点と親節点に格納された値を比較 */
      tmp = a[node]; a[node] = a[x];  a[x] = tmp;
      x = node;         /* 親節点に格納された値が子節点の値より小さいため節点を交換 */
    }else break;        /* 親節点に格納された値が子節点の値以上のため終了 */
  }
}

int main(){
  int k, m, t, a[N] = { 7, 2, 6, 1, 4, 3, 9, 8, 5 };

  for( m = [ 4 ]; m >= 0; m-- ){ /* 配列aをもとにヒープを構築 */
    down_heap(a, m, N);            /* 子節点をもつ節点に対して実行 */
    printf("[%d]" , m);
    for(k = 0; k < N; k++){ printf(" %d", a[k]); } printf("\n");
  }
  for( m = N-1; m > 0; m-- ) {
    t = a[0]; a[0] = a[ [ 5 ] ]; a[ [ 5 ] ] = t;
    down_heap(a, 0, [ 5 ]);
     <β>
  }
  for(k = 0; k < N; k++) printf(" %d", a[k]);
  return(0);
}
```

専門用語の英訳

データ構造とアルゴリズム

ヒープ	heap
節点	node
2分木	binary tree
配列	array
挿入	insert
完全2分木	complete binary tree
ソート	sort
最悪時間計算量	worst-case time-complexity
オーダ	order

【論理回路と計算機システム】 解答は，水色(5番)の解答用紙に記入すること.

n ビットの 2 つの 2 進数整数 $\boldsymbol{X} = (x_{n-1}x_{n-2} \dots x_0)$ と $\boldsymbol{Y} = (y_{n-1}y_{n-2} \dots y_0)$ の加算を行う回路を構成することを考える．以下の問いに答えよ．
ただし，いずれの問いにおいても下記の原則を守ることとする．

・2 進数表現において添え字が小さい方を下位桁とする．
・i ビット目の加算 $(0 \leqq i < n)$ において，加算すべき入力を x_i , y_i , 出力するそれらの和を s_i，下位桁からの桁上げ入力を c_i ，上位桁への桁上げ出力を c_{i+1} とする．
・指定された回路以外に利用可能な論理ゲートは，論理否定 (NOT)，論理和 (OR) および論理積 (AND) とし，いずれの論理ゲートも遅延時間が T であるとする．
・解となる回路構成が複数存在する場合には，その 1 つを示せばよいとする．

(i) 下位桁からの桁上げ c_i を入力に含めない 2 進数 1 ビットの加算回路を半加算器という．この半加算器の真理値表と回路図を示せ．ただし，各ゲートの入力数は 2 以下とする．

(ii) 下位桁からの桁上げ c_i を入力に含める 2 進数 1 ビットの加算回路を全加算器という．このとき，半加算器を 2 つ用いて構成される全加算器 $H\text{-}FA_i$ の回路図を示せ．ただし，半加算器は図 1 に示した記号を用いて表すこと．ただし，各ゲートの入力数は 2 以下とする．

(iii) 半加算器を用いずに構成される全加算器 FA_i における和 s_i と上位桁への桁上げ出力 c_{i+1} の論理式を最小積和形で示せ．

(iv) n ビットの 2 つの 2 進数整数 $\boldsymbol{X}$ と $\boldsymbol{Y}$ の加算回路を用いて，$\boldsymbol{X}$ から $\boldsymbol{Y}$ の減算を行う回路を構成することを考える．この減算回路の回路図を示せ．ただし，$\boldsymbol{X}$ と $\boldsymbol{Y}$ の加算を行う回路は図 2 に示した記号を用いて表すこと．

(v) 問い(iii)で設計した全加算器 FA_i において，x_i, y_i, c_i の入力が確定した後，s_i および c_{i+1} を得るのにかかる時間を，それぞれ T を用いて表せ．

(vi) 全加算器 FA_i の桁上げ出力 c_{i+1} を，次の上位桁 $i+1$ の全加算器 FA_{i+1} の桁上げ入力 c_{i+1} に接続した n ビットリプル桁上げ加算器を考える．このリプル桁上げ加算器において，c_0 に 0 を入力し，$FA_{n-1}, FA_{n-2}, \dots, FA_0$ にそれぞれ $x_{n-1}, x_{n-2}, \dots, x_0, y_{n-1}, y_{n-2}, \dots, y_0$ の入力を確定した後，最上位桁の全加算器 FA_{n-1} から出力 s_{n-1} を得るまでに要する時間を T を用いて表せ．

(vii) 全加算器 FA_i を用いた n ビットの加算回路の桁上げ信号の計算時間を短縮するために，桁上げ先見加算器を構成することを考える．桁上げ先見加算器とは，桁上げ信号を直接論理回路で構成した回路をいう．全加算器 FA_i の桁上げ出力 c_{i+1} を $g_i + p_i c_i$ の形で表すとすると，g_i, p_i はどのように表されるかを答えよ．また，このとき，c_0 に 0 を入力し，入力 $x_{n-1}, x_{n-2}, \dots, x_0, y_{n-1}, y_{n-2}, \dots, y_0$ の値が確定した後，出力 c_{i+1} を得るまでに要する時間，および，n ビットの加算に要する時間を T を用いて表せ．



図 1



図 2

専門用語の英訳

2 進数整数	binary integer number
加算	addition
桁上げ	carry
論理ゲート	logic gate
遅延時間	delay time
半加算器	half adder
真理値表	truth table
回路図	circuit diagram
全加算器	full adder
論理式	logical formula
最小積和形	minimum sum-of-products form
減算	subtraction
リプル桁上げ加算器	ripple-carry adder
桁上げ先見加算器	carry-lookahead adder

【信号処理】解答は，黄色(6番)の解答用紙に記入すること．

離散時間信号処理システム L_1 の入力信号，出力信号を各々$x[n]$, $y[n]$, (n は時刻を表す整数) とし，下図のように入出力信号について $y[n] = x[n] - x[n-1]$ の関係式を持つものとする．以下の問いに答えよ．



(i) システム L_1 が線形性，時不変性を有することを数式を用いて示せ．また，L_1 が因果性を有することも説明せよ．

(ii) 線形時不変性および因果性を有する信号処理システムは下に示す遅延器，加算器，係数乗算器で実現できる．これらを用いて L_1 のブロック図を構成せよ．

遅延器	$y[n] = x[n-1]$	
加算器	$y[n] = x_1[n] + x_2[n]$	
係数乗算器	$y[n] = a \cdot x[n]$ (a は定数)	

(iii) L_1 の伝達関数を求め，伝達関数をもとに L_1 の安定性を調べよ．

(iv) L_1 の周波数応答を求め，その振幅特性と位相特性を図示せよ．ただし，この場合の周波数は角周波数を指すものとする．

(v) システム L_1 に対し，下図のように縦続接続すると元の入力を出力するシステム L_2 を L_1 の逆システムと呼ぶ．線形時不変性および因果性を有する逆システム L_2 の時間領域での入出力信号の関係式を求めよ．



(vi) 問い (ii) の遅延器，加算器，係数乗算器で L_2 のブロック図を構成せよ．

専門用語の英訳

離散時間信号処理システム: discrete-time signal processing system
入力信号: input signal
出力信号: output signal
線形性: linearity
時不変性: time-invariance
因果性: causality
遅延器: delay
加算器: adder
係数乗算器: scalar-multiplier
ブロック図: block diagram
伝達関数: transfer function
安定性: stability
周波数応答: frequency response
振幅特性: magnitude response
位相特性: phase response
角周波数: angular frequency
縦続接続: cascade connection
逆システム: inverse system
時間領域: time domain