## 電気回路·電子回路

注意: 答案用紙は一人当たり2枚である.問題 (A) と (B) はそれぞれ対応する答案用紙に解答せよ.

- 問題 (A) 以下の設問 (1) と (2) において E, V, I, Zの上の点「・」は、それらが交流のフェーザ表示(すなわち大きさと位相を表現する複素数)であることを意味する. ただし、解答の際にはそれらの記号を使わず、計算結果を数値で答えよ. なお、虚数単位 j や根号√はそのままで良い.
- (1) 図 A-1 の変圧器結合回路において、 $L_1 = 30$  [mH]、 $L_2 = 60$  [mH]、角周波数 $\omega = 500$  [rad/s]とする.
  - ① 1次側と2次側の巻数比を1:nとするとき,nはいくらか.
  - ② 2次側を開放した状態で、1次側から見たインピーダンス 2を求めよ.
  - ③ 1 次側に E=i3 [V]の交流電源を接続したとき、 L および P. を求めよ.
- (2) 図 A-2 の回路において、 $\dot{E}$  = 20 [V]、 $R_1 = R_2 = 2$  [ $\Omega$ ]、C = 0.01 [F]、L = 10 [mH]、電源の角周波数  $\omega = 100$  [rad/s]とする.
  - ① 端子 a-b を開放したときの電圧  $V_{ab}$  を求めよ.
  - ② 端子 a-b から見た内部インピーダンス Zo を求めよ.
  - ③ 端子 a-b を短絡したときに a から b へ向かって流れる電流 In を求めよ.
  - ④ ノートンの定理を用いて図 A-2 と等価な回路を描け.
  - ⑤ 端子 a-b に負荷抵抗 R を接続したとき、この負荷における消費電力が最大となる抵抗値 R を定めよ、また、その消費電力  $P_{\max}$  を求めよ、




図 A-1





図 A-2

## 電気回路·電子回路

## 問題(B)

以下の各設問 (1)~(3) から 2 問を選んで解答せよ. 解答順は任意とする. 選択した 設問の番号を答案用紙に明記のこと. 2 問を超えて解答すると減点となるので, 答案 用紙に記入済みの解答を無効とする場合は, ×印で該当する解答を取り消すこと.

- (1) 電子回路の解析手法に関する、次の各間について答えよ.
  - a) 一般に「電気回路」には含まれず、「電子回路」には含まれる素子の代表例を二つ挙げよ.
  - b) a) で挙げた素子を含む電子回路について、電気回路と同様の手法で解析することが困難な 理由を述べよ、電子回路を近似的に解析するために利用される変換手法について説明せよ.
  - c) b) の変換手法を用いて,電圧増幅回路に関する解析を行う例を具体的に示せ. 各素子の定数が記号で表すとともに、具体的数値についても示すこと.
- (2) 負帰還増幅回路および演算増幅器に関する、次の各問について答えよ.
  - a) 図 B に示すように、増幅率(開ループ利得) $\mu$  (> 0) の増幅器を帰還率  $\beta$  の負帰還回路と 組み合わせる場合、閉ループ利得 G について  $\mu$  と $\beta$  を用いて表現せよ.
  - b) 一般に演算増幅器の入力段に多用される増幅回路を図示するとともに、その名称と特徴2点について述べよ.
  - c) 図 B において、増幅器には演算増幅器を用いるとともに 帰還率 β は 0.1 とする場合、演算増幅器と抵抗それぞれ の回路記号を用いて、対応する回路図を示せ.' さらに、 その演算増幅器の開ループ利得 μ が i) 20 dB, ii) 40 dB,



- それぞれの場合について、閉ループ利得Gを求めよ(dB単位への変換は不要).
- d) 演算増幅器を用いた負帰還増幅回路における仮想短絡(virtual short)について説明するとともに、仮想短絡が成り立つために必要な二つの条件について述べよ.
- (3) ディジタル回路構成方式に関する、次の各間について答えよ.
  - a) 現在最も広く使われているディジタル回路構成方式の名称と、その意味を示せ.
  - b) a) で示した方式によるディジタル回路の消費電力のうち, 負荷容量の充放電に起因する電力  $P_{\rm dyn}$  について, クロック周波数 f, 電源電圧  $V_{\rm DD}$ , 総負荷容量 C, スイッチング確率  $\alpha$  による式で表せ.
  - c) a) で示した方式の特徴について,他の方式と比較して3点示せ.
  - d) a) で示した方式に基づき, 2 入力 NAND 回路と 2 入力 NOR 回路のそれぞれに対する内部 構成例を示せ.