九州大学大学院システム情報科学府 電気電子システム工学専攻 電子デバイス工学専攻

平成15年度入学試験問題 【平成14年9月3日(火),9月4日(水)】

試験科目

英語,数学,電気回路,※A:電磁気学,※B:計算機工学, (※のうちA,Bのいずれか1科目を選択)

電気電子システム工学

(電子回路,制御工学,電力工学,エネルギー変換工学 のいずれか1科目を選択)

電子工学

(電子回路,制御工学,電子デバイス工学のいずれか 1科目を選択)

英語試験問題のweb公開について

英語の入試問題をWebで公開することは、著作権法上、問題になりますので、 平成19年度より過去の問題の傾向・範 囲を示す例題を公開しています。

九州大学大学院システム情報科学府修士課程入学試験問題 4 枚中の 1

英 語

[1] 次の文章を読んで下記の問いに答えよ。(Read the following article, and then answer the questions.)

Databases are no longer special tools for computer experts. They are now common tools for various people including users who are not computer experts, and many database software products of various prices are on sale at computer shops. One of the criteria by which such non-expert users may choose a database software is the effort required each time they extract information from their database. To obtain necessary information from a very large database, one must specify to the system exactly what is needed. Languages used for specifying such retrieval requests are called *query languages*.

Requests may be highly complex, but must be given in a way that computers can understand. For this reason, formal languages have been used most. Formal query languages are similar to programming languages and easy to process for computers. (A), such artificial languages are not necessarily easy to understand for users. Most people must study very hard to master an artificial language. This leads to a demand for good database user interfaces.

To offer non-expert users an alternative to formal query languages, many attempts have been made to develop natural language interfaces which accept queries written in everyday language and translate them into a formal query language. If such an interface is available, users do not have to study a special language. Natural language interfaces, however, also have their own problems.

First of all, natural language processing is not an easy task for computers due to ambiguities involved in natural languages. Second, our everyday language has too many rules and exceptions, compared with formal languages. If we were to develop an interface which can accept every naturally-expressed input_(B) and can respond in a natural way, we would be forced to equip the system with a huge storage of human knowledge knowledge we ourselves cannot describe. This approach is hardly feasible for the time being.

database: データベース criteria: [複]基準 specify: 指定する retrieval: 検索 query language: 問い合わせ言語 formal language: 形式言語(厳密な文法規則と語の集合を持つ人工的な言語のこと) user interface: 利用者インタフェース alternative: 代替手段 natural language: 自然言語(日本語,英語など,日常の言語) ambiguity: あいまいさ storage: 倉庫 feasible: 実現可能な

(1) 以下のうち,この文章のタイトルとして最も適切なものはどれか. [

- 1. Databases and Computers
- 2. How to Choose a Database Software
- 3. The Difficulty in Building a Good Database User Interface
- 4. The Merit of Natural Language Interfaces
- 5. The Ambiguity in Natural Language
- (2) 以下のうち,この文章の内容に合致しないものはどれか.
- 1. Databases are now used by experts and non-experts.
- 2. People may choose a database software for reasons other than its price.
- 3. Retrieval requests are written in a query language.
- 4. Formal languages are easy to understand for computers.
- 5. Natural language interfaces are easy to build.
- (3) 以下のうち,上の空欄(A)に入れるのに最も適切な語句は以下のうちのどれか. []
- 6. Moreover
- 7. Similarly
- 8. However
- 9. Fortunately
- (4) 以下のうち,上の下線部(B)を置き換えるのに最も適切な語句は以下のうちのどれか. [
- 10. any query written in a natural language
- 11. every natural task
- 12. every natural knowledge
- 13. any rule written in a natural language

小宝	志望 専攻名	受験 番号	1 # 2	
----	-----------	----------	-------	--

九州大学大学院システム情報科学府修士課程入学試験問題 4枚中の2

英 語

[2] 次の文章を読んで下記の問いに答えよ。(Read carefully the following article, and then answer the questions.)

[1]と同様な英文の理解力を問う応用問題ですが著作権法上の問題がありますので 出典がある問題は公開できません。

志望 専攻名	~	を験 5号	氏名	

九州大学大学院システム情報科学府修士課程入学試験問題 4枚中の3

英 語

[3]次の英文を日本語に訳しなさい。(Translate the following English into Japanese.)

英文和訳の問題ですが著作権法上の問題がありますので出典がある問題は公開できません。

志望 専攻名	受験 番号	氏名	

九州大学大学院システム情報科学府修士課程試験問題

4枚中の4

英 語

[4]次の日本文を英文に直しなさい。(Translate the following Japanese into English.)

日本で携帯電話が発売されたのは1987年である。当時の携帯電話は、電池の問題や通信 品質の問題から寸法が大きかった。最近では通信速度が向上し、インターネット接続やテ レビ電話が可能となっている。現在、全世界で20億人以上が携帯電話を持っているという 報告がある。

携帯電話: cellular phone

志望 専攻名	受験 番号	氏名	

平成15年度システム情報科学府 知能システム学専攻・情報工学専攻 電気電子システム工学専攻・電子デバイス工学専攻 修士課程入学試験

数学

解答上の注意:

- 1. 問題用紙は、『始め』の合図があるまで開いてはならない.
- 2. 問題用紙は表紙を含めて3枚、解答用紙は4枚である。
- 3. 問題用紙の表紙と解答用紙の全部に、受験番号、専攻名および氏名を記入すること.
- 4. [1]~[5] の設問から4問を選択し解答すること.
- 5. 解答用紙は1問につき1枚を使用すること.
- 6. 計算用紙は配らないので、問題用紙の裏などを適宜利用すること.
- 7. 試験終了後, 問題用紙も回収する.

[1] 3次元空間に対する一次変換について以下の間に答えよ.

$$\left[\begin{array}{c} x'\\y'\\z'\end{array}\right]=A\left[\begin{array}{c} x\\y\\z\end{array}\right]$$

- (a) 平行六面体は、空間に一次変換を適用しても平行六面体であることを示せ.
- (b) 体積Vの平行六面体は、一次変換Aが適用されるとどのような体積となるか、
- (c) 一次変換行列を

$$A = \left[\begin{array}{rrr} 1 & 2 & 3 \\ -1 & 1 & 2 \\ 2 & 1 & -2 \end{array} \right]$$

とする. ベクトル $[2,0,0]^t$, $[0,3,0]^t$, $[0,0,4]^t$ を三辺とする平行六面体は、この一次変換 A が適用されるとどのような体積となるか.

[2] 物体に力が働いているとする. カ \mathbf{F} が点Aから点B に至るときにする仕事W は 次の積分で与えられる.

$$W = \int_{A}^{B} \mathbf{F} \cdot d\mathbf{r}.$$

- (a) 力が $\mathbf{F} = \mathbf{r}/r^3$ ($\mathbf{r} = \mathbf{i}x + \mathbf{j}y + \mathbf{k}z$, $r = |\mathbf{r}|$) と与えられ,積分路が $\mathbf{r} = \mathbf{i}a\cos t + \mathbf{j}a\sin t + \mathbf{k}t$, ($0 \le t \le 2\pi$, a > 0) と指定されたとき,点 A(a,0,0) から点 $B(a,0,2\pi)$ に至るときの仕事 W を求めよ.
- (b) 問題 (a) で与えられた力 ${\bf F}$ のスカラーポテンシャル $\phi(r)$ を求めよ. ただし ${\bf F}=-\nabla\phi$ である.
- (c) 問題 (b) で求めたポテンシャル ϕ を用いて問題 (a) の仕事Wを再度求めよ.

[3] 次の微分方程式の一般解を示せ.

(a)
$$2yy' + x = 0$$

(b)
$$y''' - 6y'' + 12y' - 8y = 0$$

(c)
$$y'' - 3y' - 10y = e^x$$

[4] 次の複素積分の値を求めよ.

$$\oint_{|z|=r} \frac{1}{z^n - a^n} dz$$

ただし、 $a \ge r$ は正の定数であり、n は非負の整数とする。

[5] $(B,+,\cdot,^-)$ をブール代数とする. $+,\cdot,^-$ はそれぞれ、加法、乗法、補元の 演算である. また、 $0(\in B)$ は最小元、 $1(\in B)$ は最大元である. x, y, z に関する ブール式 f(x,y,z) が、

$$f(0,0,z) = 1$$

$$f(1,1,z) = 1$$

$$f(0,1,z) = z + \alpha(z)$$

$$f(1,0,z) = \overline{z} + \overline{\alpha(z)}$$

 $f(1,0,z) = \overline{z} + \overline{\alpha(z)}$; $\alpha(z)$ は z に関するブール式

を満たし、かつ、任意の $z(\in B)$ で f(x,y,z)=0 を満たす (x,y) が存在するもの とする. f(x,y,z) を求めよ.

平成15年度システム情報科学府

知能システム学専攻・情報工学専攻

電気電子システム工学専攻・電子デバイス工学専攻

修士課程入学試験

Mathematics

Instructions:

- 1. Do not open this cover sheet before the command of starting.
- 2. There are three question sheets including this cover sheet, and four answer sheets.
- 3. Write your examinee's number, department's name and your name on this sheet and on each answer sheet.
- 4. Select four questions from the questions [1] to [5], then answer them.
- 5. Use one answer sheet for one question.
- 6. Use the reverse side of the question sheets for calculating.
- 7. Do not keep the question sheets after the examination.

Examinee's No.

Department

Name

[1] Answer the following questions about a linear transform of a 3D space:

$$\left[\begin{array}{c} x'\\ y'\\ z' \end{array}\right] = A \left[\begin{array}{c} x\\ y\\ z \end{array}\right].$$

- (a) Prove that a parallelepiped in the old space is transformed into a parallelepiped in the new space.
- (b) Calculate the volume of the new parallelepiped, where the parallelepiped in the old space has the volume V.
- (c) Suppose that a linear transform is represented in

$$A = \left[\begin{array}{rrr} 1 & 2 & 3 \\ -1 & 1 & 2 \\ 2 & 1 & -2 \end{array} \right].$$

Calculate the volume of the new parallelepiped, where the parallelepiped in the old space is constructed from three vectors, $[2,0,0]^t$, $[0,3,0]^t$, and $[0,0,4]^t$.

[2] A force is exerted on a body. The work W done by a force F in going from point A to point B is given by the integral

$$W = \int_A^B \mathbf{F} \cdot d\mathbf{r}.$$

- (a) If the force is given by $\mathbf{F} = \mathbf{r}/r^3$ ($\mathbf{r} = \mathbf{i}x + \mathbf{j}y + \mathbf{k}z$, $r = |\mathbf{r}|$), and the integration path is specified as $\mathbf{r} = \mathbf{i}a\cos t + \mathbf{j}a\sin t + \mathbf{k}t$, $(0 \le t \le 2\pi, a > 0)$, evaluate the work W done from point A(a,0,0) to point $B(a,0,2\pi)$.
- (b) Find the scalar potential $\phi(r)$ for the force **F** given in (a) so that $\mathbf{F} = -\nabla \phi$.
- (c) Evaluate the work W in (a) again by using the potential ϕ obtained in (b).

[3] Find the general solutions of the following differential equations.

(a)
$$2yy' + x = 0$$

(b)
$$y''' - 6y'' + 12y' - 8y = 0$$

(c)
$$y'' - 3y' - 10y = e^x$$

[4] Evaluate the following complex integral:

$$\oint_{|z|=r} \frac{1}{z^n - a^n} dz,$$

where a and r are positive constants, and n is a non-negative integer.

[5] Let $(B, +, \cdot, -)$ be Boolean algebra, where $+, \cdot, -$ and - denote the join operation, the meet operation, and the complement operation respectively. 0 is the minimum element and 1 is the maximum element. Find a Boolean expression f(x, y, z) of variables x, y, z, when the following relations hold:

$$f(0,0,z) = 1$$

$$f(1,1,z) = 1$$

$$f(0,1,z) = z + \alpha(z)$$

$$f(1,0,z) = \overline{z} + \overline{\alpha(z)}$$
; $\alpha(z)$ is a Boolean expression of z.

	志望専攻名	受験番号	氏名		
--	-------	------	----	--	--


【4 問中の 1】

図の回路において、電圧源 e(t) と電流源 i(t) はそれぞれ

$$e(t) = 125\sin(4t) \text{ V}$$

 $i(t) = 10\sin(4t + \frac{\pi}{6}) \text{ A}$

で与えられる. このとき, 定常電流 $i_c(t)$ を求めよ.




志望専攻名	受験番号	氏名	
70.32.0 7 5	. ~ 3.14	24 1	

[4 問中の 2]


図の電源に、インピーダンス Z=1+j2 Ω の負荷を接続したときのフェーザ電流が I=5 A, Z=1-j8 Ω の負荷を接続したときのフェーザ電流が $I=5e^{j\frac{\pi}{2}}$ A であった.

- (1) 電源部分をテブナンの等価電圧源で表すとき、等価電圧源における内部インピーダンス Z_0 と開放電圧 V_0 (= $|V_0|e^{j\theta_0}$) を求めよ.
- (2) 負荷 Z を抵抗 R とするとき、負荷での消費電力が最大となる R の値を求めよ、



,	· · · · · · · · · · · · · · · · · · ·		,		
志望専攻名		受験番号		氏名	


【4 問中の 3】 図の回路に対称 3 相 200 V を加えたときの電流 $|I_a|$ を求めよ、



志望専攻名	受験番号	氏名	
ļ			

[4 問中の 4]

t=0 でスイッチを閉じるとする. t>0 におけるキャパシタの電荷 q(t) を求めよ、ただし、スイッチを入れる直前にコイルには電流は流れていなかったとし、キャパシタには電荷 $q_0=5$ C が蓄えられていたとする.




Department Number Number	Desired Department	TAGITID OF	Name	
--------------------------	-----------------------	------------	------	--

[1] Find the steady current $i_c(t)$ in the figure where the voltage

Find the steady current $i_c(t)$ in the figure where the voltage source e(t) and the current source i(t) are given respectively by

$$e(t) = 125\sin(4t) \text{ V}$$

 $i(t) = 10\sin(4t + \frac{\pi}{6}) \text{ A}$




Desired Department	Examinee's Number	Name	
Department	 11.4111001		

[2]


Consider the voltage source circuit shown in the figure. If the load Z=1+j2 Ω is connected to the circuit, the phasor current I=5 A flows through the load. If the load Z=1-j8 Ω is connected to the circuit, the phasor current I=5 $e^{j\frac{\pi}{2}}$ A flows through the load.

- (1) Find the internal impedance Z_0 and the open-circuit voltage V_0 (= $|V_0|e^{j\theta_0}$) of the Thevenin's equivalent circuit for the voltage source circuit.
- (2) Suppose the load Z is a resistor R. Find the value of R for which the average power P absorbed by the resistor is maximized.



Desired Department	Examinee's Number	Name	
Doparament	11471301		


[3] Suppose a three-phase generator of 200 V is connected to the circuit shown in the figure. Find $|I_a|$.



Desired Department	Examinee's Number	·	Name	
	 			L


[4]

Consider the circuit shown in the figure. The switch is closed at t=0. Just before the switch is closed, no current flows through the inductor, and the charge stored in the capacitor is given by $q_0=5$ C. Find the charge q(t) for t>0.



平成15年度大学院入学試験問題 電磁気学

- 1. 図1に示すように、十分長い同軸状電極間が2種類の誘電体で充填されているとき、次の間に答えよ。ただし、端部効果は無視できるものとする。
- (1) 内外導体間の単位長さ当りの静電容量を θ の関数として表せ。
- (2) 内外導体に、それぞれ、単位長さ当り $+\lambda$, $+\lambda$ の電荷を与えたとき、誘電体境界に働く単位長さ当りのトルクを求めよ。




受験番号:

平成15年度大学院入学試験問題 電磁気学


(平成14年9月3日)

2. 図 2 に示すように、真空中(誘電率 ϵ_0)にある同心球状導体において、 $b \le r \le c$ の領域が誘電率 ϵ の誘電体で満たされている。内外導体番号を1, 2 として、電位係数 $p_{i,j}(i,j=1,2)$ を求めよ。



受験番号:


- 3. 図に示すように半径 a の直線導体が、導体 $1:(x,z)=(-d_1/2-a,0)$ 、 導体 $2:(x,z)=(d_1/2+a,0)$ 、 導体 $3:(x,z)=(-d_2/2-a,h)$ 、 導体 $4:(x,z)=(d_2/2+a,h)$ の位置に配置されており、往復線路 1-2 と往復線路 3-4 を形成している。また、往復線路 1-2 には電流 1 が流れている。この時以下の問いに答えよ。ただし、 $d_1>>a,d_2>>a,h>>a$ とし、透磁率は全ての領域で μ とする。また電流は導体内を一様に流れるとする。
- (1) 往復線路 1-2 の単位長さ当たりの内部インダクタンス L_i を求めよ。
- (2) 往復線路 1-2 の単位長さ当たりの自己インダクタンス L を求めよ。
- (3) 往復線路 3-4 に鎖交する単位長さ当たりの磁束Φを求めよ。



平成15年度大学院入学試験問題 電磁気学

(平成14年9月3日)


- 4. 図 4(a)に示すように幅 w、厚さ t の無限長平板導体が絶縁体(領域: $-d/2\langle z < d/2 \rangle$ をはさんで配置され、伝送線路を形成している。伝送線路には図 4(b)に示すような時間的に変化する電流 I(t)が流れている。この時以下の問いに答えよ。ただし、w >> d, w >> t であり、端の影響は無視できるとする。また、透磁率は全ての領域で μ であり、電流は導体内を一様に流れるとする。
- (1) z軸上の磁界Hをzの関数として表し、図示せよ。
- (2) 時刻 t>T で絶縁体の領域 (-d/2<z<d/2) に蓄えられている単位 長さ当たりの磁気エネルギーU、を求めよ。
- (3) 時刻 0 < t < T の間では磁界が時間的に変化するため、y 軸方向の誘導電界 E_y が発生する。z=d/2の場所における誘導電界 E_y を求めよ。
- (4) 0<t<T の間に絶縁体の領域 (-d/2<z<d/2) に流入したエネルギーをポインティングベクトルを用いて求め、(2) の結果と一致することを示せ。




2003 Entrance Examination for ISEE (Electromagnetism)

(September 3, 2002)

- 1. As shown in Fig. 1, two kinds of dielectric with dielectric constants of ϵ_1 and ϵ_2 are filled in a space from radius a to b between the coaxial conductors, where terminal effects can be neglected. Answer the following questions.
- (1) Give the capacitance per unit length between the conductors as a function of the angle θ .
- (2) In the case where charges $+\lambda$ and $-\lambda$ are applied per unit length to the inner and outer conductors, respectively, give a torque per unit length on the boundary surface between the two kinds of dielectric.




2. As shown in Fig. 2, dielectric with dielectric constants of ϵ is filled in a space from radius b to c between the concentric conductors. Give the coefficients of potential p_{ij} (i, j = 1, 2) in the system of the two conductors, if the inner and outer conductors are numbered as 1 and 2, respectively.



2003 Entrance Examination for ISEE (Electromagnetism)


- (September 3, 2002)
- 3. As shown in Fig. 3, four cylindrical conductors with radius a are placed. Positions of each conductor are $(x, z)=(-d_1/2-a, 0)$, $(x, z)=(d_1/2+a, 0)$, $(x, z)=(-d_2/2-a, h)$, and $(x, z)=(d_2/2+a, h)$ for the conductor 1, 2, 3 and 4, respectively. These conductors form transmissions line 1-2, and 3-4. Answer the following questions. Here, permeability is μ in all space, $d_1>>a$, $d_2>>a$, h>>a, and the current flows uniformly in the conductor.
- (1) Obtain the internal inductance L_i per unit length of the transmission line 1-2.
- (2) Obtain the self-inductance L per unit length of the transmission line 1-2.
- (3) Obtain the flux Φ per unit length which iterlinks the line 3-4.



2003 Entrance Examination for ISEE (Electromagnetism)

(September 3, 2002)

- 4. As shown in Fig. 4(a), there is a transmission line made of two plate conductors, where the width and thickness of the plate conductor are w and t, respectively. The insulator (region: -d/2<z<d/2) is inserted between the conductors. The current I(t) shown in Fig. 4(b) is supplied to the line. Answer the following questions. Here, permeability is μ in all space, w>>d, w>>t, and the current I flows uniformly in the conductor.
- (1) Obtain the field H along the z-axis as a function of z, and show the graph of H(z).
- (2) Obtain the magnetic energy U_m per unit length which is stored in the region of -d/2 < z < d/2 at t > T.
- (3) During the time 0 < t < T, electric field E_y is induced in the y-direction due to the change of H. Obtain the value of E_y at z=d/2.
- (4) Obtain the energy transmitted to the region of -d/2<z<d/2 during 0<t<T by using the Poynting vector, and show that the value becomes equal to U_m obtained in (2).



計算機工学

2002年9月3日(火) 10:50 - 12:20

【注意】

問題は 6 題ある. 6 題中から 4 題を選んで解答せよ. (各問 25 点) 解答用紙は全部で 4 枚ある. 1 枚に 1 題の解答を記入すること. 裏を使用してもよい.

[1]

以下の状態遷移表に示す不完全定義順序回路について、下記の問いに答えよ。

次状態 Q' , 田刀 z					
現状態	入力 <i>x</i>				
Q	0		1		
Q_0	Q_1 ,	0	Q_2 ,	0	
Q_1	– ,	0	Q_4 ,	0	
Q_2	Q_3 ,	0	-, ·	0	
Q_3	Q_0 ,	0	$Q_2,$	0	
Q_4	Q_3 ,	0	Q_5 ,	_	
Q_5	Q_0 ,	_	Q_5 ,	1	

次状態 Q', 出力 z

- (1) 併合表 (merger/compatibility table) により、極大両立集合 (maximal compatible) をすべて求めよ。
- (2) 最小の閉じたカバー (状態を被覆し、閉包性を有する、両立集合の最小集合)を求めよ。
- (3) 簡単化した遷移表を作成せよ。((2)で求めた両立集合に新たな状態 $\hat{Q}_i(i=0,1,2)$ を対応させよ.但し, Q_3,Q_5 を含む両立集合を,それぞれ \hat{Q}_0,\hat{Q}_2 とせよ.)
- (4) 最小化した順序回路の状態変数関数と出力変数関数の最簡 SOP(積和形論理式) を求めよ. $(\hat{Q}_0 \sim \hat{Q}_2$ に、状態変数 $q_1q_2=00,01,11$ を割り当て、次状態 q_1',q_2' および出力 z の最簡 SOP を求めよ.)

加算回路の構成について設問に答えよ.

- (1) 1 ビットの全加算器を構成せよ、入力はa, b, cの 3 入力とし、和をs, 桁上げをc'とする、sとc'をa, b, cの関数として論理式表現を示せ、また、AND, OR, NOT (AND, ORの入力数は任意)の素子を用いて構成した全加算器の論理回路図を示せ、
- (2) 上記の1ビット加算器を1つ用いて直列加算器を構成せよ、フリップフロップ(記憶素子)には何を用いても良い。
- (3) 1ビット加算器を4個用いて、4ビット並列順次桁上げ加算器を構成せよ.

[3]

以下の文法 G を考える. ここで,大文字(S,B,C)は非終端記号,小文字(a,b,c)は終端記号, ϵ は空記号列,S は開始記号である.

S→aBc

 $B \rightarrow bC$

C→c | ε

次の問に答えよ.

- 1) 上記の文法 G について、First 集合、Follow 集合、Director 集合を求めよ.
- 2) LL(1)文法の定義と特徴を述べよ.
- 3) 上記の文法 G が LL(1)文法であるか否かを判定せよ.

下記の7つのプロセスが同時に READY 状態から始まったとき、以下の質問に答えよ。ただし、プロセスの優先度は、値が大きいほど高いとする。初期状態において、優先度3の READY 状態キューはプロセスA、プロセスBの順序で繋がれている。また、優先度2の READY 状態キューはプロセスC、プロセスDの順序で繋がれている。また、優先度1の READY 状態キューはプロセスE、プロセスF、プロセスGの順序で繋がれている。また、READY 状態キューは、FIFO によるキュー操作を仮定する。さらに、プロセッサ処理のいかなる時点においてもプリエンプションが不可能で、かつタイムスライス間隔が0.35秒の場合、を仮定する。

- ・プロセスA(優先度3)は、プロセッサ処理(0.1秒)と入出力待ち(0.9秒)を繰り返す。
- ・プロセスB(優先度3)は、プロセッサ処理(0.2秒)と入出力待ち(0.9秒)を繰り返す。
- ・プロセスC(優先度2)は、プロセッサ処理(0.3秒)と入出力待ち(0.9秒)を繰り返す。
- ・プロセスD(優先度2)は、プロセッサ処理(0.4秒)と入出力待ち(0.9秒)を繰り返す。
- ・プロセスE(優先度1)は、プロセッサ処理(0.5秒)と入出力待ち(0.9秒)を繰り返す。
- ·プロセスF(優先度1)は、プロセッサ処理(0.6秒)と入出力待ち(0.9秒)を繰り返す。
- ・プロセスG(優先度1)は、プロセッサ処理(0.7秒)と入出力待ち(0.9秒)を繰り返す。
- (間4-1) どのプロセスが、1.25秒後に RUN 状態か。
- (問4-2) 1.55秒後に READY 状態のプロセスを全て記せ。
- (問4-3) どのプロセスが、2.05秒後に RUN 状態か。
- (問4-4) 何秒後に初めてタイムスライス機能が働くか。また、その時、どのプロセスからどのプロセスへの切り替えが行われるか。

問題1 データベースに於けるトランザクションに関して、次の質問に答えよ.

- (1) 「トランザクション」とは何か、また、何故必要か、
- (2) 「トランザクション」の4つの性質 原子性(Atomicity), 整合性(Consistency), 隔離性(Isolation), および 耐久性(Durability)を説明せよ.

問題2 下の3つの関係(relation)に対する関係代数を計算せよ(結果を書け).

R

	A	В	С	
	a	b	с	
	d	a	e	
	a	d	С	
Į	لـــــــــــــــــــــــــــــــــــــ			

S .

A	В	С
b	f	a
d	a	e

T

D	E	F
b	f	a
d	a	e

(1) $R \cup S =$

(2) R-S =

= (3) $R \times T =$

(4) π_A , $\alpha(R) =$

(5) $\sigma_{B=a}(R) =$

(6) R ⋈ P T = (結合条件 P は A = F とする) 以下のPascal 記述は二分木(binary tree)のノードの定義および挿入処理(insert)をあらわしている.

```
type tree = @node;
      node = record
              item : integer;
              left, right : tree;
             end;
 procedure insert(x : integer, var p : tree);
 begin
  if p = nil then
    begin
      new(p);
      with p@ do
      begin
       item := x;
       left := nil; right := nil;
      end
    end
  else if x = p@.item then
    error
  else if x < p@.item then
    insert(x, p@.left);
  else
    insert(x, p@.right);
end
```

(1) 次のプログラムを実行したときの(1,3,2 の順でデータを挿入したときの)二分 木を図示せよ.

```
tree root;
root := nil;
insert(1, root);
insert(3, root);
insert(2, root);
```

- (2) 1, 2, 3, 4, 5, 6, 7 の 7 つのデータを挿入するときに, 挿入後の木の高さが最小となるような挿入順序をひとつ答えよ. また, そのときの二分木を図示せよ.
- (3) 上の挿入手続きによって作られた木のノードをその値の小さい順に表示する プログラムを作りたい. 次のプログラムの (A), (B), (C) のいずれの場所でノ ードの内容(tree@.item)を表示させればよいか.

[Note]

There are six questions. Choose four questions out of the six ones and answer them (25 points for each problem). You have four sheets for your answering the questions. Write your answer for each question on a single sheet. You may also use its reverse side, if necessary.

[1]

For the incompletely specified sequential circuit given in the below table, answer the following questions.

 $next\ Q', output\ z$

present	$input \ x$				
Q	0		1		
Q_0	$Q_1,$	0	Q_2 ,	0	
Q_1	– ,	0	Q_4 ,	0	
Q_2	Q_3 ,	0	 -,	0	
Q_3	Q_0 ,	0	Q_2 ,	0	
Q_4	Q_3 ,	0	Q_5 ,		
Q_5	Q_0 ,	_	Q_5 ,	1	

- (1) Compute the maximal compatibles using the merger (compatibility) table.
- (2) Compute a minimal closed cover (a minimum set of compatibles to cover all the states, having the closure property).
- (3) Construct the reduced state transition table.

 (Associate each compatible obtained in (2) with a new state $\hat{Q}_i(i=0,1,2)$, such that Q_3, Q_5 are contained in \hat{Q}_0, \hat{Q}_2 , respectively.)
 - (4) Obtain a state-variable function and an output-variable function in SOP form for the minimized circuit. (Let x be the input variable, q_1, q_2 the state variables, and z the output variable. Write a minimal sum-of-product formula for the next states q'_1, q'_2 and the output z, by encoding $\hat{Q}_0, \hat{Q}_1, \hat{Q}_2$ with $q_1q_2 = 00, 01, 11.$)

Answer the following questions on adders.

- (1) Construct a 1-bit full adder. The inputs of the full adder are a, b and c. The outputs are the sum s and the carry c'. Show logic expressions of s and c'as functions of a, b and c. Design a logic circuit of the full adder using AND, OR and NOT gates. The number of inputs of AND and OR gates are not restricted.
- (2) Design a sequential adder using one full adder. You can use any kind of flip-flops as a memory module.
- (3) Design a 4-bit parallel ripple-carry adder using 4 full adders.

[3]

For the following grammar G, where capital letters(S,B,C), lower-case letters(a,b,c), and the symbols ε and S are the nonterminal symbols, the terminal symbols, the empty string, and the start symbol, respectively, answer the following questions.

S→aBc

 $B \rightarrow bC$

C→c | ε

- 1) Calculate FIRST sets, FOLLOW sets, and DIRECTOR sets for the grammar G.
- 2) Write the definition of an LL(1) grammar. In addition, explain the features of LL(1).
- 3) Is the grammar G an LL(1) grammar? Give evidence.

When the following seven processes began with READY status simultaneously, answer the following questions. However, it is assumed that priority of process is high as a value is big. In initial condition, READY status queue of priority 3 is connected with process A, order of process B. READY status queue of priority 2 is connected with process C, order of process D. READY status queue of priority 1 is connected with process E, process F, order of process G. And READY status queue supposes queue operation by FIFO to be it. A pre-emption cannot be possible in any kind of point in time of a processor processing and time-slice space supposes a case of 0.35 sec furthermore.

Process A (priority 3) repeats a processor processing (0.1 sec) and input-output being waiting for (0.9 sec).

Process B (priority 3) repeats a processor processing (0.2 sec) and input-output being waiting for (0.9 sec).

Process C (priority 2) repeats a processor processing (0.3 sec) and input-output being waiting for (0.9 sec).

Process D (priority 2) repeats a processor processing (0.4 sec) and input-output being waiting for (0.9 sec).

Process E (priority 1) repeats a processor processing (0.5 sec) and input-output being waiting for (0.9 sec).

Process F (priority 1) repeats a processor processing (0.6 sec) and input-output being waiting for (0.9 sec).

Process G (priority 1) repeats a processor processing (0.7 sec) and input-output being waiting for (0.9 sec).

- (問 4-1) which process is RUN status after 1.25 sec?
- (間 4-2) Write all process name which is READY status after 1.55 sec?
- (問 4-3) which process is RUN status after 2.05 sec?
- (問 4-4) how many seconds does time-slice facility act for the first time after? And are changes from which process to which process done then?

- 1. Answer the following questions concerning DB 'transaction'
 - (1) What are 'transactions'? Why are they needed?
 - (2) Explain the four properties Atomicity, Consistency, Isolation, and Durability of the 'transaction'.
- 2. There are three relations as follows.

 Write the results of the following relational operations.

R

A	В	C
а	b	с
d	a	e
a	a d	С

S

A	В	C
b	f	a
d	a	e

Т

D	E	F
b	f	a
d	a	e

(1) $R \cup S =$

$$(2) R-S =$$

(3) $R \times T =$

(4)
$$\pi_{A_1 C}(R) =$$

(5) $\sigma_{B=a}(R) =$

(6) $R \bowtie P T =$ (Join predicate P is 'A = F')

Answer questions below about the following Pascal code fragment representing a record type definition of binary tree and a procedure definition of insertion operation.

```
type tree = @node;
      node = record
              item : integer;
              left, right : tree;
             end;
procedure insert(x : integer, var p : tree);
begin
  if p = nil then
    begin
      new(p);
     with p@ do
     begin
       item := x;
       left := nil; right := nil;
      end
    end
  else if x = p@.item them
  else if x < p@.item then
    insert(x, p@.left);
  else
    insert(x, p@.right);
end
```

(1) Depict a diagram of a binary tree just after executing the following program (inserting data 1, 3, and 2 into a binary tree in that order).

```
tree root;
root := nil;
insert(1, root);
insert(3, root);
insert(2, root);
```

- (2) When inserting seven data, 1, 2, 3, 4, 5, 6, and 7 into an empty tree, which order will reduce the height of the binary tree most? Show the order that minimizes the tree height. Also, show the diagram of the binary tree with that order.
- (3) The code fragment below is for a procedure called 'print_tree' that will print the contents of all the elements of the binary tree in ascending order. Indicate the proper position among (A), (B), and (C), where the contents of a node (tree@.item) should be printed.

平成15年度九州大学大学院システム情報科学府修士課程 電気電子システム工学専攻

電気電子システム工学試験問題

次の問題から<u>1科目</u>を選択し、その科目名を解答用紙の 表紙に明示して解答しなさい。

- 1. 電子回路
- 2. 制御工学
- 3. 電力工学
 - 4. エネルギー変換工学

平成15年度 九州大学大学院システム情報科学府 修士課程入学試験

電子回路

試験問題

平成14年9月4日(水) 10:50~12:20

- 1. 図1に示す差動増幅器について,次の問に答えよ。但し,トランジスタ Tr_1 と Tr_2 の特性は揃っており,エミッタ接地電流増幅率を h_{fe} ,入力抵抗を h_{ie} とする。
- (1) 各トランジスタのエミッタ電流を変数 にとり、差動増幅器の交流小信号等価回 路を導出せよ。
- (2) 出力電圧 % に対する同相利得及び差動 利得を求めよ。
- (3) 同相成分除去比 (CMRR) を求めよ。




図 1

- 2. 図2に示すRC発振器について、次の間に答えよ。 但し、増幅器の電圧利得をA、入力インピーダンスを 無限大、出力インピーダンスを零とする。
- (1) R C 発振器を帰還増幅器として見た場合のループ 利得を求め、更に特性方程式を求めよ。
- (2)上で求めた特性方程式にラウス・フルビッツの安定 判別法を用いて,発振開始条件及び定常状態におけ る発振周波数と振幅条件を求めよ。





図 2

3. 図3に示す4ビットのディジタル入力(d0, d1, d2, d3)を持つDA変換器において,アナログ出力 電圧Vo はどのようにあらわせるか。但し, d0, d1, d2, d3 は O 又は 1 の値をとるものとし,スイッ チS0, S1, S2, S3 は各桁の入力に応じ,図に示すように切り替わるものとする。但し,演算増幅器は 理想的であるとする。



2003 ENTRANCE EXAMINATION FOR STUDENTS AT GRADUATE SCHOOL, DEPT. OF ELECTRICAL AND ELECTRONIC SYSTEMS ENGINEERING OR DEPT. OF ELECTRONICS, KYUSHU UNIVERSITY (ELECTRONIC CIRCUITS)

Sep. 4, 2002

- Solve the following problems on the difference amplifier shown in Fig. 1. Here, Tr₁ and Tr₂ are identical, h_{fe} is the common-emitter current gain and h_{ie} is the input impedance.
- Show a small-signal equivalent circuit of the difference amplifier by taking the emitter currents as parameters.
- (2) Derive the common-mode voltage gain and the difference-mode voltage gain for the output voltage V_{o1} .
- (3) Derive the common-mode rejection ratio (CMRR).




Fig. 1

- Solve the following problems on the RC oscillator shown in Fig. 2. It is assumed that the voltage gain of the amplifier is A, the input impedance is infinite, and the output impedance is zero.
- (1) Derive the loop gain of the RC oscillator when it is seen as a feedback amplifier, and then derive the characteristic equation.





Fig. 2

- (2) By applying the Routh-Hurwitz criterion to the characteristic equation derived above, obtain the condition for starting the oscillation, the frequency of oscillation and the condition of amplitude for the steady state oscillation.
- 3. Derive the analog output voltage V_0 of the DA converter with 4bit digital inputs (d0, d1, d2, d3) as shown in Fig. 3. The individual bits d0, d1, d2, d3 have a value of "0" or "1", and are used to control switches S0, S1, S2, S3, respectively as shown in the figure. The operational amplifier is assumed to be ideal.



平成15年度大学院入試問題


「制御工学」

平成14年9月4日(水)

[1]. 次の伝達関数を持つ系のインパルス応答を求めよ。

$$G(s) = \frac{s+1}{s^2 + 2s + 5}$$

|2|. 次のブロック線図を簡単化せよ。



[3]. ラウスの方法によって次の特性方程式を持つ系の安定性を調べよ。

$$s^5 + 5s^4 + 10s^3 + 10s^2 + 5s + 1$$

[4]. 次の状態方程式で表されるシステムに状態フィードバック $u=-f^Tx$ をほどこして 特性根を -4,-5,-6 に配置するには f^T をどのように選べば良いか。

$$\frac{dx}{dt} = \begin{bmatrix} -6 & 1 & 0 \\ -11 & 0 & 1 \\ -6 & 0 & 0 \end{bmatrix} x + \begin{bmatrix} 0 \\ 0 \\ 1 \end{bmatrix} u(t)$$

平成15年度大学院入試問題


Control Engineering

Sept/04/2002(Wed)

[1]. Find the impulse response of the following system with transfer function:

$$G(s) = \frac{s+1}{s^2 + 2s + 5}.$$

[2]. Reduce the following block diagram to a block diagram with a single block.



- [3]. Determine the stability of the system specified by the characteristic equation : $s^5 + 5s^4 + 10s^3 + 10s^2 + 5s + 1.$
- [4]. Find the feedback gain f^T so that the characteristic roots are located at -4, -5 and -6. (cf. State feedback $u = -f^T x$).

$$\frac{d\boldsymbol{x}}{dt} = \begin{bmatrix} -6 & 1 & 0 \\ -11 & 0 & 1 \\ -6 & 0 & 0 \end{bmatrix} \boldsymbol{x} + \begin{bmatrix} 0 \\ 0 \\ 1 \end{bmatrix} u(t)$$

平成 1 5 年度大学院入試問題 電力工学(Electric Power Engineerings)

問題 1 Show a diagram of Hydrogen-Oxygen fuel cell and explain its principle.

(水素-酸素燃料電池の構成原理図を描き、原理を説明せよ。)

問題 2 Describe the voltage stability of a long transmission line with a generator at one end and a complex power load at the far end. Illustrate your answer with aid of a diagram of the receiving end voltage versus the active power.

(長距離送電線の電圧安定度について説明しなさい。この場合、送電端には発電機、 受電端には複素電力を消費する負荷が接続されているとする。回答には受電端電圧と送 電電力の関係を図示しておくこと。)

問題 3 Consider the case of a two-generator system where we have found that the fuel cost curves $F_i(p_i)$ may be approximated by second-order polynomials of the following form.

$$F_i(p_i) = a_i + b_i p_i + c_i p_i^2$$
 (i=1,2)

where F_i is the fuel cost of generator unit i, p_i is generator output of unit i and a_i , b_i and c_i are constants.

Find the optimum generator output if power line loss is neglected.

(並列2機運転火力発電機の燃料費特性が次の2次多項式で近似されている。

$$F_i(p_i) = a_i + b_i p_i + c_i p_i^2$$
 (i=1,2)

ただし、 F_i はi 発電機の燃料費、 p_i はi 発電機の出力、 a_i 、 b_i 、 c_i は定数である。 送電線損失が無視できるときの経済負荷配分を求めよ。)

問題 4 Sequence impedances "looking in" at a fault location are \overline{Z}_0 , \overline{Z}_1 , and \overline{Z}_2 . A line-to-line fault occurs between phases B and C thorough a fault impedance \overline{Z}_i in a power system.

Draw sequence networks and compute the fault currents and voltages.

(故障位置から見た対称回路のインピーダンスが、 \overline{Z}_0 、 \overline{Z}_1 、 \overline{Z}_2 である。B、C相間でインピーダンス \overline{Z}_1 を通して線間短絡が起こったときの対称分回路を描き、故障電圧と電流を求めよ。)

平成15年度 九州大学大学院システム情報科学研究科電気電子システム工学専攻修士課程入学試験問題 エネルギー変換工学

問 題 1

図1は三相誘導機の一相分簡易等価回路を示す。

- (1)図1を用いて、まず、電圧 V_1 表示で一次負荷電流 I_1 ′と二次入力 P_{2i} を求めなさい。次にこれから、トルク Tの式を求めなさい。なお、電源角周波数は ω_i とする。
- (2)トルクTが最大となるすべり s_{Tmax} 及び最大トルク T_{max} を求めなさい。また、 x_1+x_2 >> r_1 の条件下で s_{Tmax} と T_{max} の近似式を求めよ。
- (3) 電圧 V_1 =100V、電源周波数 f_1 =60Hzの場合に対して、トルクTのすべりsに対する速度特性を $2 \ge s \ge -1$ の 範囲で図示しなさい。このとき、図1の図説に示す誘導機定数を用いよ。




図 1 誘導機の簡易等価回路 $(r_1=0.5\Omega, r_2'=1.0\Omega, x_1=2.0\Omega, x_2'=3.0\Omega)$

問題2

図2は交流(AC)電車のインバータドライブシステムの基本駆動回路を示したものである。主サイリスタはGTOサイリスタを使用し、インバータ出力電圧は方形波である。
これについてつぎに答えよ。

- (1) このインバータは電圧形か電流形か。
- (2) この駆動システムのメリットを述べよ。
- (3) 定常運転状態における三相出力電圧の 波形を図示せよ。




図2 AC 電車駆動主回路図

平成15年度 九州大学大学院システム情報科学研究科 電気電子システム工学専攻修士課程入学試験問題

Energy Conversion

Problem 1

Figure 1 shows the simplified equivalent circuit of three-phase induction motor.

- (1) Express the equations for the primary load current I_1' and the secondary input power P_{2i} in the term of voltage V_1 . Then, express the equation for the torque T. Where the source angular frequency is ω_1 .
- (2) Derive the expressions for the maximum torque T_{max} and the corresponding slip s_{Tmax} . Furthermore, assuming $x_1 + x_2' >> r_1$, find the approximate expressions for s_{Tmax} and T_{max} .
- (3) For voltage $V_1=100V$, frequency $f_1=60Hz$ and circuit parameters given in Fig.1, draw curve of torque T as a function of slip s over the range $-1 \le s \le 2$.




Fig.1. Simplified equivalent circuit of induction motor $(r_1=0.5\Omega, r_2'=1.0\Omega, x_1=2.0\Omega, x_2'=3.0\Omega)$

Problem 2

Figure 2 shows the main circuit of drive system for AC motor street-cars. The inverter drive circuit consists of GTO thyristors, and the output voltage is square waveform.

- (1) Answer with reasons whether the inverter is of voltage source type or current source type.
- (2) Explain the merits of this drive system.
- (3) Sketch the output voltage of the inverter.




Fig.2. Circuit of drive system for AC street-cars

平成15年度九州大学大学院システム情報科学府修士課程 電子デバイス工学専攻

電子工学試験問題

次の問題から<u>1科目</u>を選択し、その科目名を解答用紙の 表紙に明示して解答しなさい。

- 1. 電子回路
- 2. 制御工学
- 3. 電子デバイス工学

平成15年度 九州大学大学院システム情報科学府 修士課程入学試験

電子回路

試験問題

平成14年9月4日(水) 10:50~12:20

- 1. 図1に示す差動増幅器について,次の問に答えよ。但し,トランジスタ Tr_1 と Tr_2 の特性は揃っており,エミッタ接地電流増幅率を h_{fe} ,入力抵抗を h_{ie} とする。
- (1) 各トランジスタのエミッタ電流を変数 にとり、差動増幅器の交流小信号等価回 路を導出せよ。
- (2) 出力電圧 V_{ol}に対する同相利得及び差動 利得を求めよ。
- (3) 同相成分除去比(CMRR)を求めよ。






図 1

- 2. 図2に示すRC発振器について,次の問に答えよ。 但し,増幅器の電圧利得をA,入力インピーダンスを 無限大,出力インピーダンスを零とする。
- (1) R C 発振器を帰還増幅器として見た場合のループ 利得を求め、更に特性方程式を求めよ。
- (2)上で求めた特性方程式にラウス・フルビッツの安定 判別法を用いて、発振開始条件及び定常状態におけ る発振周波数と振幅条件を求めよ。



义 2

3. 図3に示す4ビットのディジタル入力(d0, d1, d2, d3)を持つDA変換器において,アナログ出力 電圧Vo はどのようにあらわせるか。但し, d0, d1, d2, d3 は0又は1の値をとるものとし,スイッ チS0, S1, S2, S3 は各桁の入力に応じ,図に示すように切り替わるものとする。但し,演算増幅器は 理想的であるとする。



2003 ENTRANCE EXAMINATION FOR STUDENTS AT GRADUATE SCHOOL, DEPT. OF ELECTRICAL AND ELECTRONIC SYSTEMS ENGINEERING OR DEPT. OF ELECTRONICS, KYUSHU UNIVERSITY

Sep. 4, 2002

 Solve the following problems on the difference amplifier shown in Fig. 1. Here, Tr₁ and Tr₂ are identical, h_{fe} is the common-emitter current gain and h_{ie} is the input impedance.

(ELECTRONIC CIRCUITS)

- Show a small-signal equivalent circuit of the difference amplifier by taking the emitter currents as parameters.
- (2) Derive the common-mode voltage gain and the difference-mode voltage gain for the output voltage V_{01} .
- (3) Derive the common-mode rejection ratio (CMRR).




Fig. 1

- 2. Solve the following problems on the RC oscillator shown in Fig. 2. It is assumed that the voltage gain of the amplifier is A, the input impedance is infinite, and the output impedance is zero.
 - (1) Derive the loop gain of the RC oscillator when it is seen as a feedback amplifier, and then derive the characteristic equation.





Fig. 2

- (2) By applying the Routh-Hurwitz criterion to the characteristic equation derived above, obtain the condition for starting the oscillation, the frequency of oscillation and the condition of amplitude for the steady state oscillation.
- 3. Derive the analog output voltage V_0 of the DA converter with 4bit digital inputs (d0, d1, d2, d3) as shown in Fig. 3. The individual bits d0, d1, d2, d3 have a value of "0" or "1", and are used to control switches S0, S1, S2, S3, respectively as shown in the figure. The operational amplifier is assumed to be ideal.



平成15年度大学院入試問題


「制御工学」

平成14年9月4日(水)

[1]. 次の伝達関数を持つ系のインパルス応答を求めよ。

$$G(s) = \frac{s+1}{s^2 + 2s + 5}$$

[2]. 次のブロック線図を簡単化せよ。



[3]. ラウスの方法によって次の特性方程式を持つ系の安定性を調べよ。

$$s^5 + 5s^4 + 10s^3 + 10s^2 + 5s + 1$$

[4]. 次の状態方程式で表されるシステムに状態フィードバック $u=-f^Tx$ をほどこして 特性根を -4,-5,-6 に配置するには f^T をどのように選べば良いか。

$$rac{dm{x}}{dt} = \left[egin{array}{ccc} -6 & 1 & 0 \ -11 & 0 & 1 \ -6 & 0 & 0 \end{array}
ight] m{x} + \left[egin{array}{ccc} 0 \ 0 \ 1 \end{array}
ight] u(t)$$

平成15年度大学院入試問題


Control Engineering

Sept/04/2002(Wed)

[1]. Find the impulse response of the following system with transfer function:

$$G(s) = \frac{s+1}{s^2 + 2s + 5}.$$

[2]. Reduce the following block diagram to a block diagram with a single block.



- [3]. Determine the stability of the system specified by the characteristic equation : $s^5 + 5s^4 + 10s^3 + 10s^2 + 5s + 1.$
- [4]. Find the feedback gain f^T so that the characteristic roots are located at -4, -5 and -6. (cf. State feedback $u = -f^T x$).

$$\frac{dx}{dt} = \begin{bmatrix} -6 & 1 & 0 \\ -11 & 0 & 1 \\ -6 & 0 & 0 \end{bmatrix} x + \begin{bmatrix} 0 \\ 0 \\ 1 \end{bmatrix} u(t)$$

電子デバイス工学試験問題

- 注意1) 本問題を選択できるのは、電子デバイス工学専攻受験者に限られる。
- 注意2) 答えは電子工学・解答用紙に記入のこと、
- (1) 長さ 0.1cm 断面積 $100\,\mu$ m² の砒素 As を 10^{17} atoms/cm³ ドープしたシリコン Si の棒がある。室温での Si の真性キャリア濃度 n_i は約 1.5×10^{10} cm³。電子の飽和速度は 10^7 cm/sである。電子の移動度は μ e=1000 cm²/V-s、ホールの移動度は μ h=300 cm²/V-s、 $1\,\mu$ m= 10^4 cm である。(20 点)
 - (a) 室温での熱平衡電子密度 noとホール密度 poは如何ほどか。
 - (b) 10V 印加したときの棒の長さ方向の平均電界を求めよ。
 - (c) 10V 印加したときの棒の抵抗を求めよ。
 - (d) 電界 100 V/cm の下で電子が Si 中を $1 \mu \text{ m}$ ドリフトする時間は如何ほどか。また、電界が 10^5 V/cm のときはどうか。
- (2) N_d = 10^{16} cm⁻³ の n 形 Si に硼素(B)がドープされ、直径 0.2mm の面積を持つ階段接合が形成されている。アクセプタ密度は N_a = 1×10^{20} cm⁻³、Si の誘電率は 1×10^{-12} F/cm であると仮定せよ。(28点)
 - (a) 熱平衡状態におけるこの接合の空乏中の電界分布 $\mathscr{E}(\mathbf{x})$ を定式化せよ、また最大電界 \mathscr{E}_{max} を求めよ。
 - (b) p 形半導体側に広がる空間電荷層の厚さはn 形に広がるそれに比べて無視できるほど小さいことを示せ。
 - (c) n 形半導体に形成された空乏層内での電位分布を与える式を示せ。
 - (d) 接合での拡散電位を $0.92~\rm V$ 、逆バイアス電圧が $3~\rm V$ と仮定して、接合にある空乏層 の厚さを求めよ。
- (3) バイポーラトランジスタ (BJT) についての下記の文章中の () の中に適切な語 句を入れよ。(12点)
 - (a) 良好な npn トランジスタとするために、エミッタから注入された電子全てにベースを通り抜けさせたい。それには、p 形ベース領域を(①)し、電子の寿命 τ_n は(②)しなければいけない。この条件は $W_b << L_n$ になるようにすることで満たされる。ここで W_b はベースの中性 p 形領域の長さ、 L_n はベース中での電子の拡散長である。この条件が満たされる場合、エミッタから注入されたほとんどの電子はベース層で(③)することなく、コレクタ接合の空乏層端に拡散していく。

- (b) 2つ目の条件はエミッタ側接合を通過する電流 I_E のほぼ全部がベースに注入される電子で構成されていることである。この条件はエミッタ領域に比べてベース領域の不純物濃度が(④)なるようにすることで満足される。従ってエミッタ・ベース間の接合は n^{+-p} の形となる。
- (c) 良い特性のトランジスタでは I_E がほとんど電子電流でありベース電流 I_B は大変 (⑤) い。それで、コレクタに届く電子電流 I_C は I_E にほとんどに等しい。
- (d) 通常の動作状態でのエミッタ電流は下記の式で表される。ここで、 I_{E0} はエミッタ・ベース間の pn 接合が深い逆方向バイアスのときに流れるエミッタ飽和電流の大きさであり、 V_{BE} はベース基準のエミッタ電圧である。

- (c)の結果によれば交流の伝達コンダクタンス $g_m = \frac{dI_C}{dV_{EB}}$ はコレクタ電流に
 - (⑥) して大きくなる。
- (4) 基本的に MOS 構造は一つの電極が半導体であるキャパシタである。それが p 形半導体上に作られた理想的な MOS キャパシタとして、下記の問いに答えよ。
 - (a) もし金属と半導体間に金属側が負になる 10V の電圧を印加したときは金属に有効的に負の電荷が集まる。このとき半導体表面に集まる電荷量を計算せよ。ここで酸化物の誘電率を 3.5×10.7 F/m、酸化膜厚を 35nm とせよ。
 - (b) 正の電圧を印加すると金属に正の電荷が集まり、半導体表面に同じだけの負電荷を誘起する。p 形半導体の場合、そのような負電荷はまず表面近傍のホールを追い出し、イオン化したアクセプタを残す。そのイオン化したアクセプタは半導体表面のバンドを押し下げる。伝導体の表面近傍の電位 ϕ 。がバルクのフェルミ準位と同じレベルまで曲げられると、伝導体の表面に非常に多くの電子が集まるようになる。この強反転が始まる点での空乏層の厚さWを均一な基板不純物濃度 N_a 、半導体の誘電率 ε 。を用いて表せ。
 - (c) 強反転した状態での、空乏層内の単位面積あたりの空間電荷 Q_d を W と N_a で表せ。
 - (d) ゲート電圧 V_G と表面電位 ϕ_s で絶縁膜に印加される電位差 V_i を表せ。
 - (e) 絶縁膜にかかる電圧 V_i は両側に集まる電荷 Q_s に関係している。ここで、半導体中の全表面電荷 Q_s は空乏層中の電荷 Q_d に反転層内電荷 Q_n を足したものである。

$$Q_c = Q_d + Q_n$$

反転層内の動くことのできる電荷 Q_n をゲート容量 C_i 、ゲート電圧 V_G 、表面電位 $\phi_{\mathfrak{s}_0}$ で表せ。

- (5) MOSFET に対する以下の問題に答えよ。(20点)
 - (a) しきい電圧 V_T はソースとドレイン間に強反転状態(またはチャネル)を作るために必要なゲート電圧である。稼働電荷 Q_n をゲート容量 C_i 、ゲート電圧 V_G 、しきい電圧 V_T を用いて表せ。
 - (b) ドレイン電圧 V_D はソースを基準にチャネルに沿うある場所 x の電位を変えてしまう。x 点での空乏層内空間電荷 Q_d が電圧 V(x) の影響を受けないとして、 Q_n を再び求めよ。
 - (c) チャネルを流れるドレイン電流 I_D はキャリアの速度 $v(\epsilon)$ とキャリアの電気量 Q_n それにチャネル幅 W の積で求められる。キャリア速度 $v(\epsilon)$ と電界 $\mathcal{E}=-\left(\frac{dV}{dx}\right)$ の 関係を移動度 μ とチャネルに沿う電圧 $V(\mathbf{x})$ で表わせ。
 - (d) そして、ゲート電圧 V_G 、ドレイン電圧 V_D のときのドレイン電流 I_D を式で表せ。
 - (e) 問題(d)で求めたドレイン電流式は、あるドレイン電圧で最大値を持つ。しかし、実際のデバイスでは最大値で飽和する。その理由を示して、その飽和電流を与える式を導け。

Electron Devices

- (1) A Si bar 0.1 cm long and $100\,\mu\,\text{m}^2$ in cross-sectional area is doped with 10^{17} As atoms/cm³. The intrinsic carrier concentration of Si at room temperature is approximately n_i=1.5×10¹⁰ cm³. The saturation electron velocity is 10^7 cm/s. The electron mobility $\mu_{\rm e}$ =1000 cm²/V·s and the hole mobility . $1\,\mu\,\text{m}$ =10⁻⁴ cm (20 points)
 - (a) What is the equilibrium electron concentration no and the hole concentration po at room temperature?
 - (b) Find average electric field along the bar with 10 V applied.
 - (c) Find the resistance of the bar with 10 V applied.
 - (d) How long does it take an average electron to drift 1 μ m in the Si at an electron field of 100 V/cm? Repeat for 10⁵ V/cm.
- (2) Boron is doped into an n-type Si sample (N_d=10¹⁶ cm⁻³), forming abrupt junction of a diameter of 0.2 mm. Assume that the accepter concentration is N_a=1×10²⁰ cm⁻³, Permittivity of Si is 1×10⁻¹² F/cm. (28 points)
 - (a) Formulate electric field profile $\mathscr{E}(x)$ for this junction at the thermal equilibrium, and sketch it with the space charge density distribution, and find the maximum electric field \mathscr{E}_{max} .
 - (b) Show the space charge thickness expanded into the p-type semiconductor area is negligibly small as compared with one expanded into n-type area.
 - (c) Introduce the depth profile of electric potential V(x) in the depletion region expanded into n-type area.
 - (d) Assuming the built-in potential 0.92 V and reverse bias 3 V, find the depletion layer width W at the junction.
- (3) Insert the adequate word into each () in the following sentences for Bipolar Junction Transistor (BJT). (12 points)
 - (a) To have a good n-p-n transistor, we would prefer that all the electrons injected by the emitter through the base be past. Thus, the p-type base region should be (①), and electron lifetime τ_n should be (②). This requirement is summed up by specifying $W_b << L_m$, where W_b is the length of the neutral p material of the base, and L_n is the diffusion length for electrons in the base. With this requirement satisfied, an average electron injected at the

emitter junction will diffuse to the depletion region of the collector junction without (3)) in the base.

- (b) A second requirement is that the current IE crossing the emitter junction should be composed almost entirely of electrons injected into the base, rather than holes crossing from base to emitter. This requirement is satisfied by doping the base region (4)) compared with the emitter, so that the n+p emitter junction results.
- (c) In the good transistor the base current I_B will be very (5)) since I_E is essentially electron current, and the collected electron current I_C is almost equal to I_E .
- (d) The emitter current in the normal mode can be written

$$I_E = I_{E0} \left(e^{qV_{EB}/kT} - 1 \right),$$

where I_{E0} is the magnitude of the emitter saturation current in the reverse biased, and V_{BE} is the emitter voltage to base. According to the result of (c), ac transconductance $a = \frac{dI_c}{dt}$ depends on the collector current (6)

transconductance $g_m = \frac{dI_C}{dV_{EB}}$ depends on the collector current (6)).

- (4) The MOS structure is essentially a capacitor in which one plate is a semiconductor.

 Answer the following questions for the ideal MOS capacitor on p-type semiconductor.

 (20 points)
 - (a) If we apply negative voltage of 10 V between the metal and the semiconductor, we effectively deposit a negative charge on the metal. Calculate the quantity of surface charge on semiconductor. The permittivity of oxide is 3.5×10^{-11} F/cm, thickness of oxide is 35 nm, electronic charge is 1.6×10^{-19} C.

The positive voltage deposits positive charge on the metal and calls for a corresponding net negative charge at the surface on the semiconductor. Such a negative charge in p-type material arises from depletion of holes from the region near the surface, leaving behind uncompensated ionized acceptor. The ionized acceptor bends the bands down near semiconductor surface. The surface potential $\phi_{\mathfrak{s}}$ of conduction band reaches to the same level with the Fermi potential $E_{\mathfrak{tp}}$ in the bulk, a large electron concentration is implied at the surface of conduction band. Formulate the thickness W of the depletion layer at the onset of the heavy inversion by using the uniform impurity concentration $N_{\mathfrak{s}}$, permittivity $\varepsilon_{\mathfrak{s}}$ of the semiconductor and electronic charge

q.

- (b) Formulate the space charge per unit area in the depletion layer Q_d by using W and N_a .
- (c) Formulate the potential difference V_i by using the gate voltage V_G and the surface potential ϕ_s .
- (d) The voltage V_i across the insulator is related to the charge Q_s on either side, divided by the capacitance. The charge Q_s in the semiconductor is the depletion layer charge Q_d plus the charge due to the inversion region Q_n :

$$Q_s = -qN_aW + Q_n$$

Formulate the mobile charge Q_n using the gate capacitance C_i , the gate voltage V_G and surface potential ϕ_S .

- (5) Answer the following questions for MOSFET. (20 points)
 - (a) The threshold voltage V_T is the gate voltage V_G in order to achieve strong inversion (channel) between source and drain. Formulate the mobile charge Q_n using gate capacitance per unit area C_i, gate voltage and threshold voltage V_T.
 - (b) The drain voltage V_D induces potential variation V(x) at each point x in channel to the source. For the case of neglecting the variation of depletion charge Q_d with voltage drop V(x), formulate the mobile charge Q_n , again.
 - (c) The current flowing through the channel In is shown as the product of carrier velocity $v(\mathscr{E})$, quantity of carrier Q_n and channel width W. Show the relation between carrier velocity $v(\mathscr{E})$ and electric field $\varepsilon = -\left(\frac{dV}{dx}\right)$ by using carrier mobility μ , voltage drop along the channel V(x).
 - (d) Then, introduce the drain current I_D at gate voltage V_G , drain voltage V_D .
 - (e) The equation gotten in Prob.(d) has a maximum peak at a drain voltage, but, the real devices saturate at the maximum value. Show the reason, and introduce the maximum drain current.