

PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE

ESCUELA DE INGENIERIA

Informe de Práctica II

Alumno	: Ignacio Alberto Wang Cabrera
Email	: ignacio.wang@uc.cl
Empresa	: Universidad Tecnica Federico Santa Maria
Diploma	: Ingeniería Civil Electricista
Fecha	: 31 de mayo de 2026

Abstract

This report details the activities carried out during the professional internship at the Advanced Center for Electrical and Electronic Engineering (AC3E), within a project framed in collaboration with the multinational corporation Synopsys.

The main objective was to adapt the Open-Source Process Design Kit (PDK) GF180MCU, developed by GlobalFoundries and Google, to make it compatible with Synopsys' proprietary digital design flow.

The work methodology encompassed intensive technical training through a digital design boot-camp taught by Synopsys engineers, the configuration of Linux server environments, and an exhaustive investigation of open and commercial technology documentation. The work culminated in the successful compilation and packaging of 229 standard digital cells from the "gf180mcu_fd_sc_mcu7t5v0" library into Synopsys' unified NDM (New Data Model) format, resolving all critical consistency errors from a prior legacy codebase.

It is concluded that bridging Open-Source PDKs with commercial EDA ecosystems is technically viable, and the resulting library promises logic synthesis and physical design using Synopsys Fusion Compiler on an open manufacturing node; although minor routing-grid warnings remain to be addressed in future iterations.

Tabla de Contenido

1 Identificación y Contextualización 5

1.1 Contextualización del Lugar de Práctica 5

1.2 Descripción del Proyecto y Actividades Realizadas 6

1.3 Antecedentes y Causas del Problema 7

2 Generación y Justificación 9

2.1 Metodología y Herramientas Propuestas 9

2.1.1 Archivos y Formatos en el Flujo de Diseño Digital 9

2.1.2 Uso de sistema operativo Linux a nivel administrador 12

2.1.3 Preparación del entorno personal de trabajo 12

2.2 Participación en el *Bootcamp* Synopsys-UTFSM 13

3 Evaluación y Conclusiones 13

3.1 Resultados y Análisis 13

3.2 Conclusiones sobre los Resultados 14

3.3 Evaluación de Cumplimientos de Objetivos de la Empresa 15

3.4 Impacto y Relevancia de los Resultados 15

4 Referencias bibliográficas 17

5 Anexos 18

5.1 Evaluación Personal 18

Índice de Ilustraciones

1-1 Planificación del trabajo realizado a lo largo de la práctica. Generación propia. 7
1-2 Estructura de archivos necesaria para fabricar un PDK funcional. Tomado de Synopsys (2025). 8
2-1 Vista filtrada por capas del archivo GDS de una celda estándar. Vista obtenida del software IC Compiler 2 compartido por Synopsys. 9
2-2 Estructura de archivos de un PDK. Tomado de Shaji et al. (2023) 11
3-1 Revisión de registros dejados por Library Manager al crear una traducción de archivo NDM. Documentación interna de la herramienta Library Manager. 14

Índice de Tablas

2-1 Comparación de formatos de archivos del PDK entre el flujo *Open-Source* y el flujo de Synopsys para el PDK GF180MCU. Generación propia. 11

1. Identificación y Contextualización

El presente informe describe el periodo de práctica profesional realizado durante los meses de enero y febrero del año 2026 en una modalidad híbrida, con oficina presencial para trabajar en las instalaciones del Centro Avanzado de Ingeniería Eléctrica y Electrónica (AC3E). La experiencia constó de la integración a un grupo de trabajo compuesto por ocho estudiantes formado para la práctica, con enfoque de proyectos en el área de la microelectrónica, y que vinculó las capacidades de investigación del centro con la empresa multinacional Synopsys.

Para la obtención del puesto en esta práctica, se postuló en noviembre de 2025 a través del sitio oficial del AC3E en una convocatoria abierta, confirmándose la selección en diciembre. La labor individual explicada en el informe se enfocó en el área diseño de circuitos integrados, asumiendo el desafío de adaptar tecnologías de código abierto (*Open-Source*) al flujo de diseño digital comercial de alto estándar propio de Synopsys. Entre los aprendizajes obtenidos destaca la inmersión técnica en el flujo de diseño, el uso de sistemas operativos como Linux a nivel administrador, y la adaptación a metodologías de trabajo colaborativo en un entorno de desarrollo de alto nivel.

1.1. Contextualización del Lugar de Práctica

El proyecto se desarrolló físicamente en el AC3E, un centro de excelencia científica y tecnológica de carácter nacional como iniciativa de la facultad de ingeniería de la Universidad Técnica Federico Santa María (UTFSM). Fundado en 2014 con financiamiento basal de la Agencia Nacional de Investigación y Desarrollo (ANID), el AC3E tiene como misión cerrar la brecha entre el desarrollo científico-tecnológico y las necesidades productivas de la sociedad a través de sus tres lineas de investigación: Energía y Sistemas de Potencia, Tecnologías para la Salud e Industria Inteligente. A nivel nacional, el centro posee una alta relevancia como polo de innovación y transferencia tecnológica, albergando a más de 100 investigadores y colaborando activamente en proyectos con la industria y el sector público. Esta práctica puntualmente se suma como parte del equipo de Energía y Sistemas de Potencia, colaborando por medio de la integración de nuevas tecnologías en el área a través de desarrollo microelectrónico.

Por otro lado, el proyecto estuvo fuertemente apoyado por la multinacional estadounidense Synopsys. Fundada en 1986, Synopsys es la compañía líder a nivel global en la industria de la Automatización de Diseño Electrónico (EDA, por sus siglas en inglés *Electronic Design Automation*) y el segundo proveedor mundial de bloques de Propiedad Intelectual (IP, *Intellectual Property*) para semiconductores, con una participación estimada de entre el 35 % y 40 % en el mercado de herramientas EDA y cerca del 13 % en el mercado de IP (Zeng & Zeoli, 2024). La empresa se enfoca en el desarrollo de software y hardware para la síntesis, enrutamiento, verificación y modelado físico de circuitos integrados, así como soluciones de seguridad de software. En Chile, Synopsys cuenta con oficinas en Santiago, y su relevancia a nivel país es estratégica, ya que impulsa activamente la vinculación de la industria global con la academia nacional a través de programas universitarios, pasantías y el desarrollo de iniciativas formativas de alto nivel en microelectrónica.

1.2. Descripción del Proyecto y Actividades Realizadas

El proyecto tuvo como objetivo principal adaptar y compatibilizar las librerías físicas y eléctricas del PDK (kit de diseño de procesos, o por sus siglas en inglés *Process Design Kit*) de GF180MCU, un nodo de manufactura de tamaño mínimo de transistor de 180 nanómetros, con el flujo de diseño digital comercial de Synopsys. Específicamente, el alcance técnico del proyecto consistió en la traducción y empaquetado de la librería de celdas estándar de 7 carriles de ruteo (tracks) denominada "gf180mcu_fd_sc_mcu7t5v0", lo que abarcó más de 200 celdas lógicas independientes (GlobalFoundries & Google, s. f.).

Las actividades se desarrollaron durante un plazo de ocho semanas (constando de los meses de enero y febrero de 2026), divididas en fases estructuradas: estudio documental, configuración del entorno del servidor, capacitación técnica enfocada en las herramientas de software, y desarrollo del PDK basándose en documentación previa. Los principales involucrados en este trabajo fueron un equipo colaborativo de ocho estudiantes en práctica del Departamento de Electrónica de la UTFSM, coordinados y supervisados técnicamente por ingenieros de Synopsys Chile y académicos vinculados al AC3E.

			january				february			
Task	Sub-task	status	1	2	3	4	1	2	3	4
PDK & Infrastructure Environment	PDK format file analysis	Ready								
	GF180 Technology Node Analysis	Ready								
	Synopsys Bootcamp	Ready								
	Review of recommended papers	Ready								
	Server administration fundamentals	Ready								
	Server tool setup and management	Ready								
PDK development	Review of preview documentation and code	Ready								
	First functional .ndm file	Ready								

Figura 1-1: Planificación del trabajo realizado a lo largo de la práctica. Generación propia.

1.3. Antecedentes y Causas del Problema

El diseño de circuitos integrados es una disciplina altamente especializada que depende de la disponibilidad de un PDK, el conjunto de archivos y modelos que describen las reglas de manufactura física y comportamiento eléctrico provistos por una fundición de semiconductores. Tradicionalmente, el acceso a los PDK de nodos comerciales ha estado restringido por contratos de confidencialidad (NDA, *Non-Disclosure Agreement*) y elevados costos de licenciamiento, lo que limita significativamente la investigación en microelectrónica y la docencia práctica en países en vías de desarrollo como Chile.

Para mitigar esta barrera, Google y GlobalFoundries liberaron el PDK GF180MCU (GlobalFoundries & Google, 2022) en modalidad *Open-Source*, permitiendo el diseño libre en tecnología de 180nm. Sin embargo, surge un problema crítico de compatibilidad: los PDK *Open-Source* están diseñados para interactuar con herramientas EDA gratuitas o abiertas (como Magic, KLayout y OpenROAD), mientras que las licencias industriales de alto nivel disponibles en universidades y centros de investigación, como las de Synopsys, requieren bases de datos y formatos propietarios, tales como archivos compilados .db, bases de datos Milkyway o el modelo de datos unificado NDM.




Figura 1-2: Estructura de archivos necesaria para fabricar un PDK funcional. Tomado de Synopsys (2025).

Esta incompatibilidad física y lógica impide que los diseñadores utilicen las herramientas de software más avanzadas y validadas por la industria comercial sobre celdas libres de manufactura accesible y de fácil acceso. El problema de la interoperabilidad ya es ampliamente estudiadado en la actualidad y hay casos en concreto, como por ejemplo, en el ámbito de la traducción automatizada de reglas de diseño (Tang et al., 2025; Wang et al., 2024). Por consiguiente, resolver esta brecha es de suma importancia, ya que permitiría unir la accesibilidad física del nodo abierto de GF180 con el poder de síntesis y ruteo del software industrial de Synopsys, democratizando el flujo de diseño microelectrónico a nivel industrial, reduciendo costos de prototipado y capacitando a estudiantes bajo estándares reales del mercado global y fabricación.

2. Generación y Justificación

2.1. Metodología y Herramientas Propuestas

La primera tarea con la llegada al equipo fue la familiarización con los formatos y programas que se pueden utilizar para caracterizar un PDK. La problemática de la traducción es bastante densa en contenido, y es necesario un bagaje amplio en electrónica para saber con exactitud qué se está leyendo o que se quiere cambiar. Por lo tanto, una de las primeras tareas fue la construcción de una guía con información importante relacionada para poder trabajar en los pasos siguientes. Parte de esta se condensa en el siguiente item:

2.1.1. Archivos y Formatos en el Flujo de Diseño Digital

Para comprender el desafío de adaptar el PDK, fue necesario estudiar a fondo cómo los distintos formatos de archivos describen las propiedades físicas y eléctricas de un circuito.




Figura 2-1: Vista filtrada por capas del archivo GDS de una celda estándar. Vista obtenida del software IC Compiler 2 compartido por Synopsys.

Las celdas digitales constan de distintas capas y descripciones físicas y eléctricas, para describir con la mayor precisión posible su comportamiento una vez puestas en un circuito integrado.

Datos como su comportamiento en el tiempo para trabajar una señal, el consumo de potencia entre apagado y prendido, y el área que ocupan son vitales para entender con mayor profundidad si el circuito a diseñar funciona, y si realmente está siendo óptimo. Todo esto se puede resumir en un par de archivos, cuyos formatos más relevantes son:

- Archivos Liberty (.lib): Contienen la caracterización eléctrica de las celdas estándar, definiendo el consumo de potencia, tiempos de retardo y capacitancias de entrada de cada compuerta lógica bajo diferentes condiciones de operación. Hay 2 formas principales para describir el comportamiento de las celdas, aunque para nodos más antiguos como el de GF180MCU se ocupan tablas de consulta, que explícitamente dan valores de características dada una condición para que el programa extrapole y aproxime.
- Archivos LEF (por sus siglas en inglés *Library Exchange Format*): Describen la geometría abstracta de las celdas estándar y macrobloques. No contienen información de los transistores internos, sino únicamente las dimensiones, pines y capas metálicas necesarias para que la herramienta de *Place and Route* (P&R) pueda realizar las interconexiones físicas sin infringir las reglas de diseño.
- Archivos de tecnología (*Tech files*): Consolidan las reglas de diseño físico, espaciamientos mínimos, anchos de pista y capas de metal específicas del nodo tecnológico de 180nm.
- Archivos GDS / GDSII (por sus siglas en inglés *Graphic Data System*): Formato binario final que consolida la distribución física completa del circuito integrado a nivel de transistores, utilizado para la fabricación de las máscaras de silicio.

Además, el flujo *Open-Source* y el comercial tienen su propios tipos de archivos de entrada para leer y ejecutar código. Se adjunta una tabla comparativa entre estos para un analisis más detallado.

	Open-Source	Synopsys	Descripción / Función Principal
LIBS	.lib (Texto plano)	.db (Binario)	Contiene la información eléctrica, de timing, potencia y capacitancia de las celdas.
LEF	.lef (Texto plano)	.lef (Texto plano)	Geometría abstracta de las celdas estándar (dimensiones, pines y límites de ruteo).
tech	tech.lef (OpenROAD) .lyt / .lyp (KLayout) .tech (Magic VLSI)	.tf (Milkyway)	Define las reglas de diseño (DRC), capas físicas, cuadrículas de ruteo y metales.
GDS	.gds / .gdsii	.gds / .gdsii	Layout físico completo de las celdas a nivel de transistores (máscaras de fabricación).

Tabla 2-1: Comparación de formatos de archivos del PDK entre el flujo *Open-Source* y el flujo de Synopsys para el PDK GF180MCU. Generación propia.




Figura 2-2: Estructura de archivos de un PDK. Tomado de Shaji et al. (2023)

2.1.2. Uso de sistema operativo Linux a nivel administrador

Una vez comprendida la base para trabajar a nivel teórico con los PDK, se procedió con la instalación del software necesario para los flujos de diseño de circuitos integrados, abarcando tanto el diseño analógico como el digital. El flujo de trabajo obliga a utilizar el servidor propio del equipo en el AC3E, dada la limitación de licencias para hacer uso del software. En caso de querer cambiar cosas dentro del servidor compartido, es necesario entender bien qué se está haciendo, dado que en caso de un error, se podría pasar a llevar el trabajo de otros miembros del equipo.

Una de las grandes tareas que se explicaron fue entender que las herramientas de nivel industrial en el área de la microelectrónica requiere entornos robustos, y la mayor parte de los programas corren nativamente en entorno de Linux, por lo que el servidor se manejaba con este sistema operativo.

Por lo tanto, para manejar el servidor durante la práctica se tuvo que realizar un estudio extensivo de este nuevo sistema operativo a nivel de administrador. Esto también ayudó para instalar los programas, dado que se requiere seguir la documentación propia de Synopsys, y en caso de no comprender la jerga con la que se trata, es difícilmente entendible. Por esto, se dedicó parte del tiempo de trabajo de la segunda y cuarta semana a comprender el modo de trabajo a nivel de sistemas, lo que permitió colaborar con el resto de miembros del equipo para instalar programas o solucionar problemas a nivel software. Esto desembocó además que parte de las responsabilidades del trabajo se centraran en la instalación de herramientas de software dedicadas al flujo analógico y digital con la que los demás miembros del grupo puedan trabajar.

2.1.3. Preparación del entorno personal de trabajo

En cuanto al trabajo puntual sobre la adaptación del PDK *Open-Source*, la primera tarea técnica fue configurar el entorno de trabajo en el servidor con las herramientas adecuadas. Esto permitió montar correctamente la infraestructura necesaria para alojar y ejecutar las herramientas de Synopsys tanto para este proyecto como para el del resto de los compañeros, en caso de ser necesario.

El enfoque principal estuvo en revisar la integración del PDK a través de las distintas etapas

del proceso: desde la síntesis lógica y la fase de posicionamiento y ruteo (P&R), pasando por la verificación, hasta llegar a la meta final de la generación del archivo en formato estándar de diseño físico GDS.

Durante esta etapa, se utilizaron herramientas específicas de Synopsys para cada parte del flujo, tales como Library Manager para el diseño de librerías (Synopsys, 2023b), Fusion Compiler para diseño digital (Synopsys, 2023a) e IC Compiler para diseño analógico. Estas son las herramientas modernas del set de trabajo que ofrece Synopsys, y se distinguen de sus contrapartes anteriores (*legacy*) por el formato de archivos que ocupan. Uno de los saltos principales es el uso del formato NDM para guardar el contenido del PDK, optimizando los tiempos de síntesis y ruteo al estar comprimidos en un formato binario.

2.2. Participación en el *Bootcamp* Synopsys-UTFSM

El fin del primer mes de la práctica estuvo marcado por la asistencia al *Bootcamp* presencial en el Campus Casa Central de la UTFSM. Esta capacitación intensiva de una semana, dictada por ingenieros especialistas de Synopsys, facilitó la comprensión práctica del flujo digital estándar empleado en la industria. Durante las sesiones, se abordaron la sintaxis de los comandos en entorno de consola para un flujo desde archivos lógicos a *layout* GDSII y las metodologías para la resolución de errores comunes de diseño físico y ruteo. La inmersión temprana en estas herramientas permitió acelerar la familiarización del equipo con el entorno de software comercial, optimizando el desarrollo de las tareas posteriores y sentando las bases futuras para el uso del PDK en un entorno real.

3. Evaluación y Conclusiones

3.1. Resultados y Análisis

Acercándose el fin de la práctica y ya para las semanas 7 y 8, el trabajo concluyó con resultados concretos. Se logró la generación de la primera versión funcional para la adaptación personalizada del PDK *Open-Source* GF180MCU al set de herramientas de Synopsys. La figura 3-1 muestra parte de la documentación que genera la herramienta para supervisar el trabajo realizado,

dado el formato compilado de los archivos NDM. En él, se pueden leer información más detallada de las celdas contenidas en el PDK.

```
38909 check_workspace -details all
38910 Checking libraries...
38911 ... creating frames for gf180mcu_fd_sc_mcu7t5v0
38912 ... created 229 frames
38913
38914 ****************************************
38915 Report : library
38916 Library: gf180mcu_fd_sc_mcu7t5v0
38917 ****************************************
38918
38919 Source        File Name
38920 ------------------------------------------------------------------------------------------
38921 NDM           /home1/usuario24/digitalPDK/pdk_gen/scripts/gf180mcu_fd_sc_mcu7t5v0.ndm
38922 TF            /home1/usuario24/digitalPDK/pdk_gen/tech_files/gf180_mw_v1.tf
38923
38924 Summary of Library Views
38925 ------------------------------------------------------------------------------
38926 timing(t):        229
38927 layout(l):        0
38928 design(d):        229
38929  frame(f):        229
38930
38931 Summary of Library Design Types
38932 ------------------------------------------------------------------------------
38933 diode           1
38934 end_cap         1
38935 filler          12
38936 lib_cell        214
38937 well_tap        1
38938
```

Figura 3-1: Revisión de registros dejados por Library Manager al crear una traducción de archivo NDM. Documentación interna de la herramienta Library Manager.

El resultado central fue el empaquetado de 229 celdas digitales correspondientes al grupo denominado "gf180mcu_fd_sc_mcu7t5v0" como archivo NDM. Este formato es parte de la nueva base de datos unificada para el ecosistema de moderno de Synopsys, consolidando la información física de los archivos LEF y la lógica/eléctrica de los Liberty en un solo archivo altamente eficiente y fácil de leer para los computadores.

Además, como trabajo de la última semana, se levantó documentación detallada sobre las características del PDK traducido. Tras la optimización de la documentación previa, se resolvieron la totalidad de errores críticos en su funcionamiento y se registraron cuatro tipos de advertencias para su uso en el flujo digital, lo cual deja una ruta clara para quienes desarrollen una futura segunda versión de esta adaptación.

3.2. Conclusiones sobre los Resultados

Los resultados del proyecto demuestran la viabilidad técnica de integrar celdas de tecnología *Open-Source* dentro de herramientas comerciales. La compilación exitosa de la librería en formato NDM representa la habilitación del nodo GF180MCU para el flujo de Synopsys, lo que permite realizar síntesis lógicas y distribuciones físicas optimizadas con el motor de Fusion Compiler. Esto

marca un precedente para proyectos académicos nacionales, validando una metodología estructurada de conversión de librerías.

No obstante, la adaptación posee limitaciones que deben ser abordadas en desarrollos posteriores. La persistencia de advertencias (*warnings*) menores asociadas a la cuadrícula de ruteo representa un punto de optimización técnica. Estos avisos, comunes al adaptar formatos de diferentes ecosistemas, no impiden el funcionamiento de la librería, pero requieren un proceso iterativo de limpieza del código escrito en el lenguaje de comandos de herramientas.

Como pasos siguientes, se plantea tanto la automatización del proceso de compilación mediante *scripts* unificados de Library Manager para los demás PDK *Open-Source* (por ejemplo, las librerías de nueve *tracks* o las celdas de entrada y salida), y resolver los *warning* que quedaron pendientes en la documentación, con el fin de reducir la intervención manual en las otras etapas de diseño digital Asimismo, se propone verificar empíricamente el comportamiento de la librería traducida mediante la síntesis completa de un circuito de digital de prueba, comparando las métricas de potencia, rendimiento y área típicas obtenidas en un flujo desde la información lógica al *layout* fabricable.

3.3. Evaluación de Cumplimientos de Objetivos de la Empresa

Los objetivos principales de la práctica fueron cumplidos por completo. Se logró generar un producto con aplicaciones reales y documentados, alcanzando la meta propuesta en la carta Gantt de generar compatibilidad con el entorno de herramientas de Synopsys dentro de los dos meses. Sin embargo, cabe recalcar además el desarrollo de otras habilidades que no solo permitieron llevar a cabalidad este trabajo, sino colaborar activamente con los demás proyectos del grupo.

3.4. Impacto y Relevancia de los Resultados

Un aspecto positivo del proyecto es su impacto a futuro dentro del área de la microelectrónica. Para el AC3E y la universidad, contar con un PDK libre que haya pasado por un flujo de traducción validado de Synopsys democratiza enormemente la capacidad de hacer microelectrónica de alto nivel en ambientes académicos. Para la comunidad de estudiantes e investigadores, esto significa reducir

drásticamente las barreras de entrada asociadas a las altas dificultades para adquirir licencias de uso de PDK comerciales, lo que finalmente facilita la creación de circuitos integrados experimentales y fortalece el desarrollo de hardware en Chile.

4. Referencias bibliográficas

- GlobalFoundries & Google. (2022). *GF180MCU Open Source PDK* [Repositorio de GitHub]. Recuperado de https://github.com/google/gf180mcu-pdk
- GlobalFoundries & Google. (s. f.). *Welcome to GlobalFoundries 0.18UM 3.3V/(5V)6V MCU PDK's documentation — GlobalFoundries GF180MCU PDK documentation*. Recuperado de https://gf180mcu-pdk.readthedocs.io/en/latest/
- Shaji, S. M., Zhu, L., Yoon, J., & Lim, S. K. (2023). A Comparative Study on Front-Side, Buried and Back-Side Power Rail Topologies in 3nm Technology Node. In *2023 IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED)* (pp. 1-6). Vienna, Austria: IEEE. https://doi.org/10.1109/ISLPED58423.2023.10244504
- Synopsys. (2023a). *Fusion Compiler User Guide*. Synopsys Documentation.
- Synopsys. (2023b). *Library Manager User Guide*. Synopsys Documentation.
- Synopsys. (2025). *Custom Compiler iPDK Developer Guide*. Synopsys Documentation.
- Tang, R., et al. (2025). D2D-LLM+: Unified Translation Between Design Rules/Manuals and DRC - Bridging Inconsistencies for Accurate Implementation. In *2025 IEEE 7th International Conference on Artificial Intelligence Circuits and Systems (AICAS)* (pp. 1-5). Bordeaux, France: IEEE. https://doi.org/10.1109/AICAS64808.2025.11173119
- Wang, C., et al. (2024). D2D-GPT: Leveraging Incremental Learning GPT for Seamless Design Rule Conversion Across EDA Tools. In *2024 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS)* (pp. 110-114). Taipei, Taiwan: IEEE. https://doi.org/10.1109/APCCAS62602.2024.10808537
- Zeng, C., Zeoli, C. (2024, 18 abril). Synopsys and Cadence: The $160B Unsung Giants of Semiconductor Design. Data Gravity. https://www.datagravity.dev/p/synopsys-and-cadence-the-160b-unsung

5. Anexos

5.1. Evaluación Personal

La realización de esta práctica en el AC3E representó un salto gigante respecto a mis experiencias laborales y de voluntariado anteriores. Llegar a un centro de investigación con un grupo dedicado a la microelectrónica y enfrentarme a herramientas de nivel industrial como las de Synopsys fue emocionante, y bastante desafiante. Una de mis primeras sensaciones fue de que la curva de aprendizaje podría demasiado empinada, especialmente al tener que configurar servidores Linux, descifrar flujos de diseño digital y lidiar con una arquitectura profunda como la de los PDK en tan solo un par de semanas.

Sin embargo, con el paso de los días, me di cuenta de que la sólida base entregada por mi formación universitaria fue fundamental. Los conocimientos adquiridos a lo largo de la carrera me permitieron no solo entender el denso vocabulario técnico, sino tener la seguridad para comprender problemas complejos. Además, descubrí un gusto especial por los sistemas electrónicos a bajo nivel, lo que me facilitó en gran medida adentrarme a un sistema operativo nuevo, y un área completamente abierta a aprender. Entendí que en el mundo profesional de la ingeniería no se espera que uno sepa hacerlo todo desde el primer minuto, sino que se tenga la resiliencia y la capacidad analítica para investigar, adaptarse y encontrar soluciones prácticas.

En cuanto al aspecto humano, trabajar a la par con un grupo de otros siete estudiantes interesados en el área fue una de las partes más enriquecedoras de la experiencia. Una de las mejores partes de trabajar a nivel transistor fue que me permitió entender en gran medida el trabajo de cada uno de mis compañeros, y poder involucrarme en su toma de decisiones. Pude enfrentar frustraciones mutuas cuando uno de los múltiples software arrojaba errores de compilación, y celebrar con ellos cuando había un avance, pese a no compartir proyectos directamente. El trabajo en equipo me permitió aprender cosas más allá de mi enfoque de trabajo, y comprender desde las perspectivas de mis pares. Pude mejorar aspectos en mí que no necesariamente esperaba mejorar, como saber comunicar mis dudas, pedir ayuda y escuchar las ideas del resto.

Finalmente, esta práctica me permitió consolidar con mayor solidez mi interés por el diseño de

circuitos integrados y el mundo del hardware en general. Me demostré a mi mismo que soy capaz de desenvolverme de manera efectiva y ser un aporte en entornos técnicos y desafiantes académicamente hablando. Me satisface enormemente saber que el trabajo que realicé puede llegar a tener un impacto real, permitiendo acercar las tecnologías Open-Source a entornos profesionales y educativos. Salgo de esta experiencia con una visión mucho más íntegra y madura sobre lo que significa ejercer la ingeniería en la industria actual.