Projeto Final de Circuitos Digitais

Josué Rodrigues Instituto Federal do Ceará(IFCE) Av. Parque Central, 1315 - Distrito Industrial I, Maracanaú - Ceará, 61939-140, Brazil João Victor de Lima Pereira Instituto Federal do Ceará(IFCE) Av. Parque Central, 1315 - Distrito Industrial I, Maracanaú - Ceará, 61939-140, Brazil João Pedro Moreira

Instituto Federal do Ceará(IFCE)

Av. Parque Central, 1315 - Distrito
Industrial I, Maracanaú - Ceará,
61939-140, Brazil

Resumo— Este relatório aborda a implementação de um circuito fatorial utilizando a linguagem de descrição de hardware SystemVerilog. O circuito recebe um número de 8 bits e calcula seu valor fatorial, retornando o resultado em um valor de até 16 bits. Para isso, foram empregados métodos teóricos, diagramas ASMD e um código testado em uma bancada de testes. A validação incluiu uma série de vetores de teste gerados automaticamente por um script em Python. O circuito atendeu às expectativas de funcionamento, demonstrando uma implementação robusta e eficiente. Melhorias futuras poderão expandir a capacidade do circuito.

Palavras-Chaves— Circuito Fatorial, FSM, Diagrama ASMD

I. Introdução

Em circuitos digitais, o termo máquina de estado, ou FSM, se refere a um circuito que sequência um conjunto de estados predeterminados controlados por um clock e outros sinais de entrada[4], além disso, pode-se entender que o FSM descreve uma sequência de eventos discretos como t = 1, 2, 3, ... etc[2]. Nesse sentido, a elaboração de um circuito fatorial será dado por implementação teórica e prática, utilizando softwares e linguagem de descrição de hardware.

II. Objetivo

Implementar um circuito que receba um número de 8 bits e que devolva o número fatorial do número em 16 bits, que contenha os sinais **start**, **done** e **ready**.

III. METODOLOGIA

Para desenvolver o projeto foi necessário estudos por meio de pesquisas e leitura de livros, como [2] e [4], além de fundamentações teóricas em [3] e análise de diagrama em [1]. Assim, para a implementação do circuito foi desenvolvido o diagrama com o caminho dos dados (Data Path), implementado em SystemVerilog, testado por meio de uma bancada de testes (Testbench) e de um arquivo com os vetores dos valores esperados da saída (testvectors), gerado com um código em Python.

IV. RESULTADOS

1. Diagrama ASMD do Circuito Fatorial

Baseado nas exigências do objetivo e na lógica do circuito fatorial, conseguimos desenvolver o seguinte fluxograma, veja a figura 1. Note que, a lógica para o circuito, baseia-se na construção de quatro estados distintos, sendo, IDLE, OP, DONE e ERROR. O diagrama foi montado analisando os dados em [1], em que é fornecido um diagrama de estados, veja figura 2, além disso, estudamos as informações em [3], no qual é proposto um diagrama de estados para um circuito fatorial, baseado em

um método de algoritmo multiplicativo indiano. Dessa forma, optamos em seguir a linha lógica de [1], devido à familiaridade do método.




Figura 1. Diagrama ASMD do Circuito Fatorial.

Com o diagrama ASMD do circuito, partimos para a elaboração do diagrama de máquina de estado com caminho de dados. Veja a figura 3.

No diagrama temos, dois multiplexadores (MUXs), sendo o superior aquele que seleciona entre um valor constante de 1 e sua própria saída, passando o valor escolhido para o registrador a. Já o MUX inferior escolhe entre uma entrada externa $\bf N$ e a saída do registrador $\bf b$, transmitindo o valor selecionado para o registrador $\bf b$.

Assim, os registradores são responsáveis por armazenar dados temporariamente. O registrador guarda o valor que sai do MUX superior e utiliza esse valor em uma operação de multiplicação. Já o registrador b armazena o valor do MUX inferior e realiza uma operação de subtração, decrementando o valor em 1 a cada ciclo.

Além disso, o valor armazenado no registrador **b** é comparado com zero por uma unidade de comparação. Se o valor for igual a zero, essa unidade indica a condição. A FSM, por sua vez, controla o fluxo de dados através dos multiplexadores e monitora a comparação para decidir quando interromper o processo, que ocorre quando b chega a zero.

Por fim, o diagrama descreve um algoritmo onde um valor inicial é multiplicado por um número enquanto outro valor (b) é decrementado até atingir zero. A FSM gerencia a execução desse processo, ativando e desativando operações conforme necessário.




Figura 2. Diagrama de estados do Circuito Fatorial analisado.




Figura 3. Diagrama da FSM com caminho de dados (Data Path).

2. Código em SystemVerilog.

Efetivamente, com o diagrama ASMD construído, o desenvolvimento do código em SystemVerilog torna-se simples. Veja a Figura 4.

Temos o módulo **factorial**, que possui os sinais de entrada: clk, rst, start e n. Como saídas, temos out, ready, done e error. O sinal clk é o clock que controla o circuito, rst é o reset, n é o número cujo fatorial queremos calcular, e start é o sinal que inicia a operação. Para as saídas temos, out que contém o resultado do fatorial, ready que indica se o circuito está pronto para iniciar, done que informa se a execução foi concluída e error que sinaliza se houve algum erro durante a execução. Acresça-se que o código define os estados do circuito usando typedef enum {IDLE, OP, ERROR, DONE} state_type, refletindo o diagrama ASMD, com os estados IDLE, OP, ERROR e DONE. Esses estados controlam o fluxo de execução do cálculo. Além disso, o bloco always_ff representa a lógica sequencial, responsável por armazenar e atualizar os valores do circuito a cada ciclo de clock. Nele, os estados do circuito e os valores dos registradores são atualizados conforme o estado corrente.

Já no bloco **always_comb**, observa-se a implementação da lógica combinacional, responsável por determinar os valores dos registradores **a**, **b** e **state_next** com base no estado atual do circuito. Esse bloco também define as saídas **ready**, **done** e **error**. No estado **IDLE**, o circuito define os valores iniciais de **a** (1) e **b** (n). Se o sinal **start** estiver ativo, o circuito avança para o estado **OP**, onde ocorre o cálculo do fatorial.

No estado **OP**, o circuito realiza as multiplicações sucessivas entre **a** e **b**, atualizando a com o resultado e decrementando **b** até que seu valor seja zero. Para garantir que não haja overflow, o circuito utiliza um registrador intermediário de 32 bits (**product**).

Caso o resultado ultrapasse o valor máximo de 16 bits, o circuito entra no estado **ERROR**, sinalizando o erro e retornando ao estado **IDLE**. Se o cálculo for bem-sucedido, o circuito transita para o estado **DONE**, que indica a conclusão da operação e, em seguida, retorna ao estado **IDLE** para aguardar um novo comando.

Por fim, a saída out contém o valor final do fatorial calculado, enquanto **ready** sinaliza que o circuito está pronto, **done** indica a conclusão e **error** aponta qualquer erro ocorrido durante a execução. Acesse <u>aqui</u> para visualizar o código em SystemVerilog do circuito.

```
1 module factorial(
     input logic clk, rst,
     input logic start,
     input logic [7:0] n,
     output logic [15:0] out,
     output logic ready, done, error
     typedef enum {IDLE, OP, ERROR, DONE} state_type;
     state_type state_reg, state_next;
     logic [15:0] a_reg, a_next;
     logic [7:0] b_reg, b_next;
     logic [31:0] product;
     always_ff @(posedge clk, posedge rst) begin
       if (rst) begin
         state_reg <= IDLE;</pre>
18
          a_reg
                    <= 1;
                    <= 0;
19
         b_reg
       end else begin
         state_reg <= state_next;</pre>
         a_reg
                   <= a_next;
         b_reg
                    <= b_next;
       end
     always_comb begin
28
       state_next = state_reg;
       a_next
                   = a_reg;
       b_next
                   = b_reg;
                   = 0;
       ready
       done
                   = 0;
                   = 0;
       error
                   = 0;
       product
       case (state_req)
         IDLE: begin
           readv = 1:
            a_next = 1:
           b next = n:
           if (start) begin
             state_next = OP;
            end
         end
         OP: begin
           if (b next > 0) begin
             product = a_reg * b_reg;
              a_next = product[15:0];
              b_next = b_reg - 1;
             if (product > a_next) begin
                state_next = ERROR;
              end
            end else begin
             state_next = DONE;
            end
          end
         ERROR: begin
           done = 1;
            error = 1;
            state_next = IDLE;
         DONE: begin
            done = 1:
            state_next = IDLE;
69
         default: begin
           state_next = IDLE;
          end
       endcase
     end
     assign out = a_reg;
   endmodule
```

Figura 4. Código do Circuito em SystemVerilog

Testbench.

Com o código em SystemVerilog já escrito, precisamos testá-lo e efetivar se a implementação foi um sucesso. Dessa forma, foi elaborada uma testbench para assegurar o comportamento correto do circuito ao calcular o fatorial de diferentes valores de entrada. Note que, no código, são definidos os sinais básicos que já estavam presentes no circuito, como o clk e o rst, além da inicialização do parâmetro N, que especifica a quantidade de casos de teste, e o array testvectors, que contém os valores de entrada e as saídas esperadas para cada teste. O registrador expected_out é utilizado para armazenar a saída esperada correspondente a cada vetor de teste, facilitando a comparação com o resultado obtido pelo módulo em teste. E, em seguida, temos a instanciação do módulo do circuito, além da criação de uma lógica de clock usando "always #5 clk = ~clk", gerando um sinal de clock com período de 10 unidades de tempo.

```
module tb_factorial;
     logic clk, rst;
     logic start;
logic [7:0] n;
      logic [15:0] out;
     logic ready, done, error;
      localparam N = 12;
      logic [23:0] testvectors [N-1:0];
     logic [15:0] expected_out;
      factorial dut(clk, rst, start, n, out, ready, done, error);
      always #5 clk = ~clk;
     initial begin
        $dumpfile("dump.vcd");
        $dumpvars(0, tb_factorial);
        clk = 1; start = 0; n = 0; expected_out = 0;
        rst = 1; @(posedge clk); rst = 0;
        $readmemb("testvectors.txt", testvectors, N-1, 0);
        foreach (testvectors[i]) begin
          {n, expected_out} = testvectors[i];
          start = 1; @(posedge clk); start = 0;
          wait(done);
          assert(out === expected_out);
            else $error(
              "Erro no %do caso: out=%b expected_out=%b",
             i+1, out, expected_out
         @(posedge clk);
       $finish:
     end
   endmodule
```

Figura 4. Código da Testbench do Circuito em SystemVerilog.

Já no bloco **initial**, temos a inicialização dos sinais e a ativação momentânea de um **reset**, para garantir que o circuito inicie em um estado conhecido, e em seguida o arquivo **testvectors.txt** é lido, carregando os valores de entrada e as saídas esperadas. Além disso, para cada vetor de teste, o valor de entrada **n** e a saída esperada são carregados, o circuito é ativado com **start**, e o sistema espera o sinal de conclusão **done**. Quando o cálculo termina, o valor de saída é comparado com o valor esperado usando uma asserção. Caso os resultados não coincidam, uma mensagem de erro é gerada com os detalhes do teste em questão.

Ao final de todos os testes, a simulação conclui com a confirmação de que o circuito está funcionando conforme o esperado. Acesse <u>aqui</u> para visualizar o código da Testbench.

Testvectors.

Agora, para concluir o desenvolvimento da testbench, precisamos gerar o arquivo que contém os valores de entrada e as saídas esperadas para cada teste, ou seja, o **testvectors**. Para isso, foi escrito em Python o seguinte código. Veja a figura 5.

```
WIDTH IN
    WIDTH_OUT
    NUM_TESTCASES = 12
    def to_bin(value, width):
        return bin(value)[2:].zfill(width)
    def calculate_factorial(value, width):
        max_value = 2 ** width - 1
        factorial = 1
        for i in range(value, -1, -1):
            factorial *= i if i else 1
            if factorial > max_value:
                break
        truncated_factorial = factorial & max_value
        return truncated_factorial
   def main():
        testvectors = []
        for n in range(NUM_TESTCASES):
            out = calculate_factorial(n, width = WIDTH_OUT)
            n_to_bin = to_bin(n, width = WIDTH_IN)
out_to_bin = to_bin(out, width = WIDTH_OUT)
            testvectors.append('_'.join([n_to_bin, out_to_bin]))
        with open('testvectors.txt', 'w') as file:
            file.write('\n'.join(testvectors))
   if __name__ == '__main__':
        main()
```

Figura 5. Código em Python responsável por gerar os Testvectors.

Na parte inicial do código temos, a definição das constantes WIDTH_IN, WIDTH_OUT e NUM_TESTCASES, que especificam a número de bits da entrada, da saída, além do número total de casos de teste que serão gerados, respectivamente. Além disso, o código basicamente gira em torno da função calculate_factorial, a qual é projetada para calcular o fatorial de um valor fornecido, considerando um limite de bits especificado. Primeiramente, define-se o valor máximo permitido (max_value) com base na largura de bits fornecida. Em seguida, inicia-se o cálculo do fatorial com o valor inicial e itera de forma decrescente até zero, multiplicando o fatorial pelo valor atual da iteração.

Durante a multiplicação, há uma verificação para assegurar que o fatorial não exceda o valor máximo permitido. Se o fatorial ultrapassar esse limite, o cálculo é interrompido. Após completar a iteração, o fatorial é ajustado para garantir que não exceda o limite de largura de bits, por meio de uma operação Bitwise. O valor truncado é então retornado como o resultado da função.

Por fim, na função **main()**, o código gera os vetores de teste. Para cada valor de 0 até **NUM_TESTCASES** - 1, o código calcula o fatorial, converte tanto o valor da entrada quanto o resultado para formato binário e os junta em uma string

formatada. Esses vetores de teste são então armazenados em uma lista. Finalmente, todos os vetores de teste são escritos em um arquivo chamado **testvectors.txt**, com cada vetor em uma nova linha, pronto para ser utilizado em testes de hardware ou simulações. Acesse <u>aqui</u> para visualizar o código de geração da Testvectors.

O resultado do arquivo **testvectors.txt** pode ser visualizado da seguinte forma. Veja a figura 6.




Figura 6. Os valores armazenados no arquivo testvectors.txt.

Na imagem temos, a esquerda, a entrada esperada do circuito e, a direita, a saída esperada do circuito, sendo separados pelo caractere " "(underscore).

5. Forma de Onda.

Com tudo finalizado, utilizando o site **EDA PLAYGROUND**, partimos para a seguinte geração de da forma de onda. Veja a figura 7.




Figura 7. Forma de Onda Gerada do Circuito Fatorial.

Além disso, recomendamos, que acesse <u>aqui</u> para melhor visualização da forma de onda.

V. Conclusão

Destarte, a implementação do circuito fatorial em SystemVerilog foi um sucesso. O projeto demonstrou a possibilidade de se calcular o fatorial de um número de 8 bits e retornar o resultado de no máximo 16 bits e que atenda os requisitos estabelecidos no objetivo. A validação foi efetivada de forma extensa ao se utilizar uma Testbench e uma testvectors, com geração automatizada de valores de testes por um código em Python. Além disso, os sinais de controle start, done e ready foram integrados e funcionam corretamente. O circuito é eficiente e válido, mostrando a importância de se estudar técnicas de implementação de circuitos para o desenvolvimento pessoal e profissional, como alunos de bacharelado em Ciência da Computação, para aprimorar o conhecimento acadêmico. Ademais, futuras melhorias podem incluir a otimização do circuito para reduzir o consumo de recursos e ampliar a capacidade de bits de entrada, para ser capaz de fazer a fatoração de números maiores. Por fim, a equipe está bastante satisfeita com o resultado apresentado.

REFERÊNCIAS

- [1] CHEGG. Control FSM factorial b[0]: b[0] done start[0] loop[1]. Chegg, 2021. Disponível em: https://www.chegg.com/homework-help/questions-and-answers/control-fsm-factorial-b-0-b-0-done-start-0-loop-1-2-draw-combinational-logic-transition-co-q89317229. Acesso em: 11 set. 2024.
- [2] KUMAR, A. Anand. Fundamentals of digital circuits. PHI Learning Pvt. Ltd., 2016.
- [3] PANDA, Siba Kumar; SAHOO, Ankita; PANDA, Dhruba Charan. Design and Implementation of a Factorial Circuit for Binary Numbers: An AVM-Based VLSI Computing Approach. In: Advanced Computing and Intelligent Engineering: Proceedings of ICACIE 2018, Volume 2. Springer Singapore, 2020. p. 73-82.
- [4] Tocci, R. J., Widmer, N. S., and Moss, G. L. (2010). Sistemas digitais. Pearson Educacion. 22.v