

实验二、寄存器文件

PB16001800 吴昊

实验目的

- 熟练掌握时序逻辑电路设计方法
- 熟练掌握寄存器文件的实现原理

实验内容

设计一64*32bit的寄存器文件，即64个32位的寄存器文件（寄存器组）

- 具备一组读端口及一组写端口
- 通过读端口可从0~31号的任意地址读取数据
- 通过写端口可向0~31号的任意地址写入数据
- 寄存器的复位值可自行指定

实验功能要求

调用实验一ALU，完成以下功能

寄存器文件组r0,r1初始化为2，2，其他所有寄存器初始化为0 在clk控制下，依次完成以下计算，注意每个clk至多允许完成一次计算 r0+r1->r2 r1+r2->r3 r2+r3->r4 r61+r62->r63

结果在仿真中显示

实验过程

1. 首先设计一个寄存器文件，读端口直接和寄存器数组连接，写端口用时钟驱动
2. 实例化上一个实验中的 ALU
3. 写一个 top.v 文件，用状态机来控制斐波那契数列的生成
其中状态机部分代码如下：

```
1  case(cycle)
2      0:begin
3          alu_in_a <= reg_rDout;
4          reg_rAddr <= reg_rAddr + 1;
5          cycle <= 1;
6      end
7      1:begin
8          alu_in_b <= reg_rDout;
9          cycle <= 2;
10     end
11     2:begin
```

```

12         reg_wDin <= alu_out;
13         cycle <= 3;
14     end
15     3:begin
16         reg_wEna <= 1;
17         cycle <= 4;
18     end
19     4:begin
20         reg_wEna <= 0;
21         reg_wAddr <= reg_wAddr + 1;
22         cycle <= 0;
23         calc_index <= calc_index + 1;
24     end

```

实验结果

00	01	02	3F	
000000000000000002		000000000000000004	00000000C3944176	

如图，第一排是寄存器编号，第二排是寄存器对应存放的数字

0x00 对应 0x02

0x01 对应 0x02

0x02 对应 0x04

0x3f 对应 0xc3944176

而使用Python计算真正的斐波那契数列（2，2为开始两项），得到第63项（0x3f项）结果是：0x134cc3944176

略有不同，是因为我们设计的寄存器是32bit的，超过32bit的部分由于溢出，不会得到保留

Python代码如下：

```

1  a = [2, 2]
2  # range(62)有62项，是64项斐波那契数列去掉前两项
3  for i in range(62):
4      a.append(a[-2] + a[-1])    # 新元素等于最后一个元素加倒数第二个元素
5  a = [hex(x) for x in a]        # 将 a 中所有元素转化为十六进制
6  print(a)                      # 查看 a 的结果

```

实验源代码

alu.v

```

1  module alu(

```

```

2         input signed [31:0] alu_a,
3         input signed [31:0] alu_b,
4         input [4:0]         alu_op,
5         output reg [31:0]   alu_out
6     );
7     parameter A_NOP = 5'h00;
8     parameter A_ADD = 5'h01;
9     parameter A_SUB = 5'h02;
10    parameter A_AND = 5'h03;
11    parameter A_OR = 5'h04;
12    parameter A_XOR = 5'h05;
13    parameter A_NOR = 5'h06;
14    always @(*)
15    begin
16        case(alu_op)
17            A_ADD: alu_out = alu_a + alu_b;
18            A_SUB: alu_out = alu_a - alu_b;
19            A_AND: alu_out = alu_a & alu_b;
20            A_OR: alu_out = alu_a | alu_b;
21            A_XOR: alu_out = alu_a ^ alu_b;
22            A_NOR: alu_out = alu_a ^~ alu_b;
23            default: alu_out = 32'h0;
24        endcase // case (alu_op)
25    end // always @ (*)
26 endmodule // alu

```

reg_file.v

```

1 module reg_file(
2     input        clk,
3     input        rst_n,
4     input [5:0]   rAddr,
5     output [63:0] rDout,
6     input [5:0]   wAddr,
7     input [63:0]  wDin,
8     input         wEna
9 );
10
11 reg [31:0]          regs [0:63];
12
13 assign rDout = regs[rAddr];
14
15 integer             index;
16
17 always@(posedge clk or negedge rst_n)
18     begin
19         if(~rst_n)

```

```

20         begin
21             for (index = 0; index < 64; index = index + 1)
22                 begin
23                     regs[index] <= 0;
24                 end
25             regs[0] <= 2;
26             regs[1] <= 2;
27         end
28     else
29         begin
30             regs[wAddr] <= wEna ? wDin : regs[wAddr];
31         end
32     end // always@ (posedge clk or negedge rst_n)
33 endmodule // reg_file

```

top.v

```

1  module top(
2      input        clk,
3      input        rst_n,
4      output reg    rReady,
5      input [5:0]   rAddr,
6      output reg [63:0] rDout
7  );
8      reg [31:0]    alu_in_a;
9      reg [31:0]    alu_in_b;
10     wire [31:0]    alu_out;
11
12     // register file inputs and outputs configuration
13     reg [5:0]      reg_rAddr;
14     reg [5:0]      reg_wAddr;
15     wire [63:0]    reg_rDout;
16     //reg [63:0]    reg_rDout;
17     reg [63:0]     reg_wDin;
18     reg            reg_wEna = 0;
19     // config end
20
21     // alu operator
22     parameter op = 5'h1;
23
24     // temp reg
25     reg [63:0]     r1;
26     reg [63:0]     r2;
27     reg [63:0]     r3;
28
29     alu myalu(alu_in_a, alu_in_b, op, alu_out);

```

```

30     reg_file myregfile(clk, rst_n, reg_rAddr, reg_rDout, reg_wAddr, reg_wDin,
reg_wEna);
31
32     integer i = 0;
33     integer calc_index = 0;
34     integer cycle = 0;
35
36     always@(posedge clk or negedge rst_n)
37     begin
38         if(~rst_n)
39             begin
40                 rReady <= 0;
41                 calc_index <= 0;
42                 reg_rAddr <= 0;
43                 reg_wAddr <= 2;
44                 cycle <= 0;
45             end // if (~rst_n)
46         else
47             begin
48                 if (calc_index <= 61)
49                     begin
50                         case(cycle)
51                             0:begin
52                                 alu_in_a <= reg_rDout;
53                                 reg_rAddr <= reg_rAddr + 1;
54                                 cycle <= 1;
55                             end
56                             1:begin
57                                 alu_in_b <= reg_rDout;
58                                 cycle <= 2;
59                             end
60                             2:begin
61                                 reg_wDin <= alu_out;
62                                 cycle <= 3;
63                             end
64                             3:begin
65                                 reg_wEna <= 1;
66                                 cycle <= 4;
67                             end
68                             4:begin
69                                 reg_wEna <= 0;
70                                 reg_wAddr <= reg_wAddr + 1;
71                                 cycle <= 0;
72                                 calc_index <= calc_index + 1;
73                             end
74                         endcase // case (cycle)
75                     end // if (calc_index <= 61)
76                 else
77                     begin

```

```

78         rReady = 1;
79         reg_rAddr = rAddr;
80         rDout = reg_rDout;
81     end // else: !if(calc_index <= 61)
82 end // else: !if(~rst_n)
83 end // always@ (posedge clk or negedge rst_n)
84 endmodule // top

```

testbench.v

```

1  module regfile_fib_testbench;
2      reg clk = 0;
3      reg rst_n;
4      wire rReady;
5      reg [5:0] rAddr;
6      wire [63:0] rDout;
7
8      top mytop(clk, rst_n, rReady, rAddr, rDout);
9
10     integer cycle;
11
12     always@(posedge rReady)
13     begin
14         for (cycle = 0; cycle < 100; cycle = cycle + 1)
15         begin
16             #1;
17             clk = ~clk;
18         end
19     end
20
21     initial
22     begin
23         $dumpfile("testbench.vcd");
24         $dumpvars;
25         rst_n = 0;
26         #100;
27         rst_n = 1;
28         while(~rReady)
29         begin
30             #1;
31             clk = ~clk;
32         end
33         if (rReady)
34         begin
35             #10;
36             rAddr = 0;
37             #10;

```

```
38         rAddr = 1;
39         #10;
40         rAddr = 2;
41         #10;
42         rAddr = 63;
43     end // if (rReady)
44 end // initial begin
45 endmodule // regfile_fib_testbench
```