

# 实验一、实现ALU

PB16001800 吴昊

## 实验目的

了解一下ALU的实现

## 实验内容

实现一个ALU，然后用它来完成斐波那契数列的计算


## 实验过程

使用 case 语句，在 opcode 不同的时候，执行不同的逻辑运算

关键代码如下：

```
1  case(alu_op)
2      A_ADD: alu_out = alu_a + alu_b;
3      A_SUB: alu_out = alu_a - alu_b;
4      A_AND: alu_out = alu_a & alu_b;
5      A_OR: alu_out = alu_a | alu_b;
6      A_XOR: alu_out = alu_a ^ alu_b;
7      A_NOR: alu_out = alu_a ^~ alu_b;
8      default: alu_out = 32'h0;
```

## 实验结果



如图，其中a, b是ALU的操作数，op 代表不同的运算：

0 代表 什么也不做（输出0）

1 代表 加法

2 代表 减法

3 代表 位与

4 代表 位或

5 代表 异或

6 代表 同或

out代表输出的运算结果，均与预期相符

fib代表 初始值为2，2的斐波那契数列执行4次运算之后的结果，为0x10（也就是十进制的16），和预期相同

## 源代码

alu.v

```
1 module alu(  
2     input signed [31:0] alu_a,  
3     input signed [31:0] alu_b,  
4     input [4:0]         alu_op,  
5     output reg [31:0]   alu_out  
6 );  
7 parameter A_NOP = 5'h00;  
8 parameter A_ADD = 5'h01;  
9 parameter A_SUB = 5'h02;  
10 parameter A_AND = 5'h03;  
11 parameter A_OR = 5'h04;  
12 parameter A_XOR = 5'h05;  
13 parameter A_NOR = 5'h06;  
14 always @(*)  
15 begin  
16     case(alu_op)  
17         A_ADD: alu_out = alu_a + alu_b;  
18         A_SUB: alu_out = alu_a - alu_b;  
19         A_AND: alu_out = alu_a & alu_b;  
20         A_OR: alu_out = alu_a | alu_b;  
21         A_XOR: alu_out = alu_a ^ alu_b;  
22         A_NOR: alu_out = alu_a ^~ alu_b;  
23         default: alu_out = 32'h0;  
24     endcase // case (alu_op)  
25 end // always @ (*)  
26 endmodule // alu
```

fib.v

```

1 module fib(
2     input [31:0] a,
3     output [31:0] fib
4 );
5 wire [31:0] w1, w2, w3;
6 parameter op = 5'h1;
7
8 alu myalu1(a, a, op, w1);
9 alu myalu2(a, w1, op, w2);
10 alu myalu3(w1, w2, op, w3);
11 alu myalu4(w2, w3, op, fib);
12 endmodule // fib

```

testbench.v

```

1 module alu_testbench;
2     //integer [31:0] a, b;
3     //integer a, b, op;
4     //reg [31:0] out;
5     //reg [4:0] op;
6     reg [31:0] a, b;
7     reg [4:0] op;
8     wire [31:0] out;
9     wire [31:0] fib;
10
11 alu myalu(a, b, op, out);
12 initial
13     begin
14         $dumpfile("testbench.vcd");
15         $dumpvars;
16         a = 32'h3;
17         b = 32'h2;
18         op = 5'h0;
19         #100;
20         op = 5'h1;
21         #100;
22         op = 5'h2;
23         #100;
24         op = 5'h3;
25         #100;
26         op = 5'h4;
27         #100;
28         op = 5'h5;
29         #100;
30         op = 5'h6;
31         #100;
32     end // initial begin

```

```
33     fib myfib(b, fib);  
34 endmodule // alu_testbench
```