COA2021-programming13

Good luck and have fun!


1 实验要求

实现指令控制状态机ICC: 上一次作业只要求能够解析和执行单条指令,本次作业要求能够执行一连 串的指令

为此需要实现:

- 1. 实现 opcode=0xf4 hlt 指令
- 2. 阅读 ./test 文件夹中的指令序列, 实现其中的所有指令
- 3. 在已有代码基础上实现ICC状态机,允许对代码进行重构

在CPU中,指令的执行流一般是由ICC进行控制,如图所示,其中不需要考虑ICC=0b11的中断分支:



2 实验攻略

2.1 实验概述

作为本学期最后一次编程作业,本次作业主要考察的是ICC状态机的实现。ICC状态机会不断重复获取、解析、执行指令,直到执行到hlt指令为止(实际上hlt是关机指令,为了避免实现复杂的中断(ICC=0b11),本作业简单地将hlt指定为指令终止指令)

在本次作业中,我们不限定具体的实现方式,你可以使用一个最简单的while循环,也可以考虑状态设计模式,或者一个专门的控制器类。

2.2 代码导读

2.2.1 代码结构

```
1
2
   | .gitignore
3
   | pom.xml
   | README.md
4
5
6
   ⊢src
7
   8
   ⊢сри
9
           | CPU.java # CPU类,需要阅读
10
11
           | CPU_State.java # CPU的寄存器列表
12
           | | MMU.java
13
14
           | |—alu
15
           | ⊢instr
16
17
           │ │ ├─all_instrs # 需要在这个文件夹里面添加指令的实现类
                    Add.java # ADD指令的实现
18
19
                     InstrFactory.java # 指令工厂,使用了Java反射机制
20
                     Instruction.java # 指令接口,需要阅读
                                 # 指令的操作码,参考Intel 32位指令实现
21
                      Opcode.java
22
           23
24
25
           │ ├─registers # 寄存器类的定义
26
           | └─utils
27
28
           ├kernel # 测试时的程序入口
29
30
               Loader.java
31
                MainEntry.java
32
33
           |-memory
34
35
           |--program
36
           Log.java # 实现控制台输出
37
           ⊢transformer
38
39
           └─util
40
   41
   | ∟test
42
43
         ∟java
44
            ∟cpu
45
               ∟instr
46
                     ICCTest.java # 测试类
47
   └─test # 6个测试用例分别使用到的指令序列,需要自行阅读
48
49
         icc_test_1.txt
50
         icc_test_2.txt
51
         icc_test_3.txt
52
         icc_test_4.txt
53
         icc_test_5.txt
```

2.3 实现指导

2.3.1 指令描述

完整的指令描述需要通过查阅i386手册获得。

2.3.2 实现参考

为了方便大家实现具体的指令类,我们已经实现好了一个ADD指令供大家进行参考。已经实现好的指令描述如下:

• opcode=0x05 ADD EAX, imm32

○ 指令结构: 1字节opcode + 4字节立即数imm

○ 功能: DEST = SRC + imm32;

○ 目的操作数DEST: EAX寄存器中的值 ○ 源操作数SRC: EAX寄存器中的值

3参考资料

英特尔80386程序员参考手册(i386)intel: https://css.csail.mit.edu/6.858/2014/readings/i386.pdf

0	1	2	3	4	5	6	7	8	9	A	В	С	D	E	F
		ADD PUSH POP									OR			PUSH	2-byt
Eb,Gb	Ev, Gv	Gb, Eb	Gv,Ev	AL, Ib	eAX,Iv	ES	ES	Eb,Gb	Ev, Gv	Gb,Eb	Gv,Ev	AL, Ib	eAX,Iv	cs	escap
ADC						PUSH	POP	SBB						PUSH	POP
Eb,Gb	Ev,Gv	Gb, Eb	Gv, Ev	AL, Ib	eAX,Iv	SS	SS	Eb,Gb	Ev, Gv	Gb,Eb	Gv,Ev	AL, Ib	eAX,Iv	DS	DS
AND SI					SEG	DAA	SUB					SEG	DAS		
Eb,Gb	Eb,Gb Ev,Gv		Gb,Eb Gv,Ev		eAX,Iv	=ES	DAG	Eb,Gb	Ev,Gv	Gb,Eb	Gv,Ev	AL, Ib	eAX,Iv	=CS	DAS
	XOR SEG					SEG	AAA	CMP						SEG	AAS
Eb,Gb	Ev,Gv	Gb, Eb	Gv, Ev	AL, Ib	eAX,Iv	=SS	AAA	Eb,Gb	Ev, Gv	Gb,Eb	Gv, Ev	AL, Ib	eAX,Iv	=CS	AAS
INC general register								DEC general register							
eAX	eCX	eDX	eBX	eSP	eBP	eSI	eDI	eAX	eCX	eDX	eBX	eSP	eBP	eSI	eDI
	PUSH general register							POP into general register							
eAX	eCX	eDX	eBX	eSP	eBP	eSI	eDI	eAX	eCX	eDX	eBX	eSP	eBP	eSI	eDI
PUSHA	POPA	BOUND	ARPL	SEG	SEG	Operand	Address	PUSH	IMUL	PUSH	IMUL	INSB	INSW/D	OUTSB	OUTSW,
FUSHA	FOFA	Gv, Ma	Ew, Rw	=FS	=GS	Size	Size	Ib	GvEvIv	Ib	GvEvIv	Yb, DX	Yb, DX	Dx, Xb	DX, X
		Short disp	placement	jump of co	ndition (J	o)				Short-disp	lacement ju	ımp on con	dition(Jb)		
J0	JNO	JB	JNB	JZ	JNZ	JBE	JNBE	JS	JNS	JP	JNP	JL	JNL	JLE	JNLE
Immedia	ediate Grpl Grpl TEST XCNG					IG	MOV LEA						MOV	POP	
Eb, Ib	Ev, Iv		Ev, Iv	Eb,Gb	Ev, Gv	Eb,Gb	Ev,Gv	Eb,Gb	Ev, Gv	Gb,Eb	Gv,Ev	Ew, Sw	Gv,M	Sw, Ew	Ev
NOP	XCHG word or double-word register				register w	ith eAX		CBW CWD		CALL	WAIT	PUSHF	POPF	SAHF	7.50
	eCX	eDX	eBX	eSP	eBP	eSI	eDI	CBW	CWD	Ap	WAIT	Fv	Fv	SAHF	LAHF
	MOV			MOVSB	MOVSW/D	CMPSB	CMPSW/D	TEST		STOSB	STOSW/D	LODSB	LODSW/D	SCASB	SCASW/
AL,Ob	eAX,Ov	Ob, AL	Ov,eAX	Xb,Yb	Xv,Yv	Xb,Yb	Xv,Yv	AL, Ib	eAX,Iv	Yb,AL	Yv,eAX	AL,Xb	eAX,Xv	AL,Xb	eAX,X
MOV immediate byte into byte register								MOV immediate word or double into word or double register							
AL	CL	DL	BL	AH	CH	DH	ВН	eAX	eCX	eDX	eBX	eSP	eBP	eSI	eDI
Shift Eb, Ib	Grp2 RE		near	LES	LDS	MOV		ENTER	LEAVE	RET far		INT	INT	INTO	IRET
	Ev, Iv	Iw		Gv,Mp	Gv,Mp	Eb, Ib	Ev,Iv	Iw, Ib	LEAVE	Iw		3	Ib	INTO	IKE.
Shift Grp2 AAM AAD XLAT						ESC(Escape to coprocessor instruction set)									
Eb,1	Ev,1	Eb,CL	Ev,CL	AAN	AAD		XLMI	ESU(Escape to coprocessor instruction set						,	
LOOPNE	LOOPE LOOP JCXZ		IN		OUT		CALL		JNP		IN		OUT		
Jb	Jb	Jb	Jb	AL, Ib	eAX,Ib	Ib,AL	Ib,eAX	Av	Jv	Ap	Jb	AL, DX	eAX,DX	DX, AL	DX, e.
LOCK		REPNE	REP REPE	HLT	CMC	Unai	y Grp3	CLC	STC	CLI	STI	CLD	STD	INC/DEC	Indir
						Eb	Ev							Grp4	Grp