МИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

Кафедра информационной безопасности

ОТЧЕТ

по лабораторной работе №5 по дисциплине «Электроника и схемотехника»

Тема: «Коммуникация по интерфейсу SPI»

Студент гр. 3363	 Минко Д.А.
Студент гр. 3363	 Овсейчик Н.И.
Студент гр. 3363	 Гончаренко О.Д.
Преподаватель	 Рыбин В.Г.

Санкт-Петербург

2024

Цель работы

Создать два проекта для ведущего и ведомого устройств (для удобства последующей прошивки). В каждом из них описать отдельно модуль SPI и поместить его в оболочку, которая будет передавать сигналы в модуль и выводить передаваемые данные на светодиоды.

Ход работы

- 1. В проекте для ведущей платы разработан модуль SPI, реализующий управление состояниями передачи и ожидания, а также контроль успешности передачи пакетов. Этот модуль интегрирован в оболочку, обеспечивающую инкрементирование значений и их передачу с использованием кнопок.
- 2. В отдельном проекте создан модуль SPI для ведомой платы, который также помещен в оболочку. Данная оболочка реализует передачу значений регистра на светодиоды.
- 3. Для ведущего и ведомого устройств выполнена отдельная разводка. Схемы разводки идентичны, за исключением того, что на ведомом устройстве добавлены кнопки: одна для увеличения двоичного значения числа, другая для выполнения передачи. На ведущем устройстве значение не сбрасывается автоматически и требует ручного обнуления.
- 4. При конфигурации устройств необходимо установить режим «Embedded Flash Mode» на обеих платах, чтобы обеспечить сохранение прошивки. Платы дополнительно соединены общей линией GND и питающим пином на 5V.

Вывод

В ходе выполнения лабораторной работы были разработаны два SPI-модуля: для Master-устройства и для Slave-устройства. Оба модуля интегрированы в оболочки, обеспечивающие передачу двоичного значения от ведущего устройства к ведомому.

ПРИЛОЖЕНИЕ 1 – ИСХОДНЫЙ КОД ПРОГРАММЫ

1. Основной модуль master_control

```
module master control
     input clk,
     input increment,
     input transmit,
     output [5:0] led,
     output SCLK,
     output MOSI,
     input MISO,
     output SS
);
reg [7:0] data out;
wire [7:0] data in;
reg [19:0] start counter;
wire start;
reg [19:0] inc counter;
spi master m (clk, start, data out, data in, SCLK, MOSI, MISO,
SS);
always @(posedge clk)
begin
     if (!increment)
     begin
          if (!inc counter[19])
          begin
               inc counter = inc counter + 1;
               if (inc counter[19])
                    data out = data out + 1;
          end
     end
     else
     begin
          inc counter <= 0;</pre>
     end
end
always @(posedge clk)
begin
     if (!transmit)
     begin
          if (!start counter[19])
               start counter <= start counter + 1;</pre>
```

2. Вспомогательный модуль spi_master

```
module spi master
     input clk,
     input start,
     input [7:0] data out,
     output reg [7:0] data in,
     output reg SCLK,
     output reg MOSI,
     input MISO,
     output reg SS
);
reg [1:0] state;
reg [2:0] data counter;
initial
begin
     data in <= 0;
     state <= 0;
     SS <= 1;
     MOSI <= 0;
     SCLK <= 0;
     data counter <= 0;</pre>
end
always @(posedge clk)
begin
     case (state)
          0:
          begin
                if (start) // If not transmitting but commanded to
start
               begin
                     state <= 1;
                     SS <= 0;
                     SCLK <= 0;
                     data counter <= 7;</pre>
                     MOSI <= data out[7];</pre>
                end
          end
          1: // If transmitting
          begin
                if (!SCLK) // If making a posedge
               begin
                     data in[data counter] <= MISO;</pre>
                     if (!data counter)
                          state <= 2;
                     else
```

```
data_counter <= data_counter - 1'b1;</pre>
               end
               else
               begin
                    MOSI <= data out[data counter];</pre>
               SCLK <= ~SCLK;
          end
          2: // If packets sent
          begin
               SCLK <= 0;
               state <= 3;
               MOSI <= 0;
          end
          3: // If ending transmission
          begin
               SS <= 1;
               state <= 0;
          end
     endcase
end
endmodule
```

3. Распиновка для master_control

```
//Copyright (C) 2014-2024 Gowin Semiconductor Corporation.
//All rights reserved.
//File Title: Physical Constraints file
//Tool Version: V1.9.9.03 Education (64-bit)
//Part Number: GW1NR-LV9QN88PC6/I5
//Device: GW1NR-9
//Device Version: C
//Created Time: Sun 09 22 13:27:35 2024
IO LOC "SS" 28;
IO PORT "SS" IO TYPE=LVCMOS18 PULL MODE=UP DRIVE=8 BANK VCCIO=1.8;
IO LOC "MOSI" 26;
IO PORT
          "MOSI"
                      IO TYPE=LVCMOS18
                                           PULL MODE=UP
                                                           DRIVE=8
BANK VCCIO=1.8;
IO LOC "SCLK" 27;
IO PORT
          "SCLK"
                      IO TYPE=LVCMOS18
                                           PULL MODE=UP
                                                           DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[5]" 16;
IO PORT
          "led[5]"
                       IO TYPE=LVCMOS18
                                           PULL MODE=UP
                                                           DRIVE=8
BANK VCCIO=1.8;
IO_LOC "led[4]" 15;
IO PORT "led[4]"
                       IO TYPE=LVCMOS18
                                           PULL MODE=UP
                                                           DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[3]" 14;
IO PORT "led[3]"
                       IO TYPE=LVCMOS18
                                           PULL MODE=UP
                                                           DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[2]" 13;
IO PORT "led[2]"
                                           PULL MODE=UP
                       IO TYPE=LVCMOS18
                                                            DRIVE=8
BANK VCCIO=1.8;
IO_LOC "led[1]" 11;
IO PORT "led[1]"
                                           PULL MODE=UP
                       IO TYPE=LVCMOS18
                                                           DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[0]" 10;
IO PORT "led[0]"
                       IO TYPE=LVCMOS18
                                           PULL MODE=UP
                                                           DRIVE=8
BANK VCCIO=1.8;
IO LOC "transmit" 4;
IO PORT "transmit" IO TYPE=LVCMOS18 PULL MODE=UP BANK VCCIO=1.8;
IO LOC "increment" 3;
IO PORT "increment" IO TYPE=LVCMOS18 PULL MODE=UP BANK VCCIO=1.8;
IO LOC "clk" 52;
IO PORT "clk" IO TYPE=LVCMOS18 PULL MODE=UP BANK VCCIO=1.8;
IO LOC "MISO" 25;
IO PORT "MISO" IO TYPE=LVCMOS18 PULL MODE=UP BANK VCCIO=1.8;
```

4. Основной модуль slave_control

```
module slave_control
(
    output [5:0] led,
    input SCLK,
    input MOSI,
    output MISO,
    input SS
);

reg [7:0] data_out;
wire [7:0] data_in;

spi_slave s (data_out, data_in, SCLK, MOSI, MISO, SS);

assign led = ~data_in[5:0];
endmodule
```

5. Вспомогательный модуль spi_slave

```
module spi slave
     input [7:0] data out,
     output reg [7:0] data in,
     input SCLK,
     input MOSI,
     output MISO,
     input SS
);
reg state;
reg [2:0] data counter;
initial
begin
     data in <= 0;
     state <= 0;
     data counter <= 0;</pre>
end
always @(posedge SCLK)
begin
     if (!SS)
     begin
          if (!state)
          begin
                state = 1;
                data counter = 7;
          end
          data in = { data in[6:0], MOSI };
           if (\overline{data} counter == 0) state = 0;
          data counter = data counter - 1;
     end
end
assign MISO = state;
endmodule
```

6. Распиновка для slave_control

```
//Copyright (C) 2014-2024 Gowin Semiconductor Corporation.
//All rights reserved.
//File Title: Physical Constraints file
//Tool Version: V1.9.9.03 Education (64-bit)
//Part Number: GW1NR-LV9QN88PC6/I5
//Device: GW1NR-9
//Device Version: C
//Created Time: Sun 09 22 13:47:32 2024
IO LOC "MISO" 25;
IO PORT
          "MISO"
                     IO TYPE=LVCMOS18
                                         PULL MODE=UP
                                                         DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[5]" 16;
IO PORT "led[5]"
                       IO TYPE=LVCMOS18
                                          PULL MODE=UP
                                                          DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[4]" 15;
IO PORT "led[4]"
                       IO TYPE=LVCMOS18
                                          PULL MODE=UP
                                                          DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[3]" 14;
IO PORT "led[3]"
                       IO TYPE=LVCMOS18
                                          PULL MODE=UP
                                                          DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[2]" 13;
IO PORT "led[2]"
                       IO TYPE=LVCMOS18
                                          PULL MODE=UP
                                                          DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[1]" 11;
IO PORT "led[1]"
                       IO TYPE=LVCMOS18
                                          PULL MODE=UP
                                                          DRIVE=8
BANK VCCIO=1.8;
IO LOC "led[0]" 10;
IO PORT "led[0]"
                       IO TYPE=LVCMOS18
                                          PULL MODE=UP
                                                          DRIVE=8
BANK VCCIO=1.8;
IO LOC "SS" 28;
IO PORT "SS" IO TYPE=LVCMOS18 PULL MODE=UP BANK VCCIO=1.8;
IO LOC "MOSI" 26;
IO PORT "MOSI" IO TYPE=LVCMOS18 PULL MODE=UP BANK VCCIO=1.8;
IO LOC "SCLK" 27;
IO PORT "SCLK" IO TYPE=LVCMOS18 PULL MODE=UP BANK VCCIO=1.8;
```