
# چکیده

هدف از این پروژه طراحی گیت های inverter و or و بررسی مشخصه های خروجی و تاثیر پارامترهای مختلف برآن به کمک نرم افزار hspice است.

## بخش اول

١

مشخصه ی ورودی و خروجی inverter که به کمک نرم افزار cscope رسم شده است در شکل ۱-۱ قابل مشاهده است.



شکل ۱-۱: مشخصه ورودی و خروجی inverter

مقادیر Voh و Vol را به صورت تقریبی (یعنی در نظر گرفتن بیشترین و کمترین ولتاژ) به کمک نرم افزار cscope از بخش Axis Attributes بدست می آوریم.


این مقادیر در شکل ۱-۲ و ۲-۲ و ۲-۳ قابل مشاهده می باشند.

Axis Attributes	×
Axis: AxisY(0,0)	
Range:	
<b>P</b> P	P
oc to	2.0
4	<b>)</b>
45.019998651696u	1.0987000465393
	= 1

 $\beta = 0.4$  در اینورتردر حالت Voh و Vol شکل ۲-۱ : مقادیر

Axis Attributes		×
Axis: AxisY(0,0)		
Range:		
	$\mathcal{P} \mathcal{P} \mathcal{P} $	
0.0	to 2.0	
4		<b>•</b>
295.33999622799u ———————————————————————————————————		1.099799990654

 $\beta =$ ۲ مقادیر Voh و Vol در اینورتردر حالت ۳-۱ شکل




 $\beta = 1$ ۰ مقادیر Voh و Vol در اینورتر در حالت ۴-۱ شکل ۱۰

مقادیر Vil و Vih نیز به طریق مشابه به دست آمده و در شکل ۱-۵ قابل مشاهده است.


Axis Attributes		×
Axis: AxisY(0,0)		▼
Range:		
0.1	to 2.0	
4		<b>)</b>
0.0		1.1000000238419

شكل ۱-۵: مقادير Vil و Vih


مقدار Vm را به کمک بیدا کردن نقطه ی تقاطع نمودار Vin و Vout می یابیم که در شکل های ... قابل مشاهده است.



 $\beta = 2$  در حالت Vm : ۷-۱ شکل



 $\beta = 10$  در حالت ۱۵ ×  $^{1}$ 




## شکل ۱-۹ : خروجی به از ای سه مقدار $\beta$ در کنار هم

مشاهده می شود که با افز ایش اندازه  $\beta$ ، ولتاژ خروجی دیرتر افت می کند و در نتیجه Vm نیز افز ایش می یابد.

۲ـ در این بخش اثر خازن خروجی بر عملکرد تر انزستور بررسی می شود. شکل موج های خروجی در شکل های ۱-۲ x قابل مشاهده اند :



شکل ۱-۲-۱ : شکل موج های خروجی به از ای خازن 50ff



شکل ۱-۲-۲ : شکل موج های خروجی به از ای خازن ۲۰۰ff



### شکل ۱-۲-۳ : خروجی های transient برای هر دو خازن در کنار هم

خروجی های مربوط به trise و trise در فایل های زیر قرار داده شده اند:

(200ff): 1-2-(200ff).mt0

(50ff): 1-2.mt0

50 ff : To rise to fall temper alter# 8.205e-10 6.397e-10 25.0000 1.0000 200 ff: to rise to fall temper alter# 3.354e-09 2.612e-09 25.0000 1.0000


همانطور که قابل ملاحظه است با افز ایش ظرفیت خازن خروجی ثابت زمانی افز ایش یافته و در نتیجه زمان های tfall و trise نیز افز ایش می یابند.

### بخش دوم


در بخش دوم ابتدا مدار یک گیت nor را می سازیم و سپس با اتصال خروجی آن به inverter بخش قبل یک گیت or ایجاد می کنیم.

با فرض اینکه نسبت w/l برای تر انزیستور pmos به nmos برابر ۴ به ۲ باشد، w/l تر انزیستور های pmos در منطق nor برابر با ۸ و در گیت های nmos برابر با ۲ می باشد.


شماره گذاری گره ها در پیاده سازی مدار در شکل ۲-۱ قابل مشاهده است.




شکل ۱-۲ : شماره گذاری گره ها در گیت Nor




شکل ۲- ۱: خروجی مدار به از ای ورودی ۰۰



شکل ۲-۲ : خروجی مدار به از ای ورودی ۰۱



شکل ۲-۲ : خروجی مدار به از ای ورودی ۱۰



شکل ۲-۲: خروجی مدار به از ای ورودی ۱۱