## گزارش دستور کار سوم آزمایشگاه معماری کامپیوتر

نگار موقتیان، ۹۸۳۱۰۶۲


١.

در این قسمت از آزمایش خواسته شده یک فلیپ فلاپ از نوع JK طراحی کنیم. برای این کار ابتدا جدول درستی حالت فلیپ فلاپ JK را رسم می کنیم تا رفتار مدار را در هر لبهٔ بالاروندهٔ کلاک طبق آن تعیین کنیم.

J	K	Q <sub>t+1</sub>
0	0	Q
0	1	0
1	0	1
1	1	Q'

همچنین خواسته شده که برای این فلیپ فلاپ یک ریست آسنکرون قرار دهیم. برای طراحی آسنکرون ریست، ابتدا چک می کنیم که پایهٔ RST صفر است یا یک. اگر یک باشد خروجی Q صفر می شود و اگر صفر باشد به بررسی کلاک می پردازیم و در صورت بالارونده بودن آن ورودی ها را طبق جدول بالا در خروجی اثر می دهیم. با این روش به ریست الویت داده می شود و در نتیجه به صورت آسنکرون عمل می کند.

رفتار سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده به ورودی در test bench در ادامه آمدهاست.




در این test bench ابتدا برای مدتی پایهٔ RST را روشن کردهایم تا خروجی Q به حالت پایدار صفر برود. همانطور که دیده می شود به محض یک شدن پایهٔ RST و پیش از اولین لبهٔ بالا روندهٔ کلاک خروجی صفر شده است، بنابراین ریست به صورت آسنکرون است. همچنین اگر مقدار ورودی های K و K را در هر لبهٔ بالاروندهٔ کلاک بررسی کنیم، تغییرات خروجی مانند جدول رسم شده در بالا است.

در این قسمت از آزمایش خواسته شده یک فلیپ فلاپ از نوع D به صورت active high طراحی کنیم. برای این کار ابتدا جدول درستی حالت فلیپ فلاپ D را رسم می کنیم تا با استفاده از آن بتوانیم حالت رفتاری آن را بنویسیم.

D	Q <sub>t+1</sub>
0	0
1	1


همچنین خواسته شده که برای این فلیپ فلاپ یک ریست سنکرون قرار دهیم. برای طراحی سنکرون ریست، کافیست شرط صفر یا یک بودن آن را پس از چک کردن لبهٔ بالاروندهٔ کلاک بررسی کنیم. در این حالت ابتدا چک میشود که در لبهٔ بالاروندهٔ کلاک باشیم، اگر در این حالت بودیم بررسی میشود که اگر RST یک باشد، صرف نظر از ورودی خروجی یک میشود. در غیر این صورت خروجی مقدار ورودی D را به خود می گیرد.

رفتار سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده به ورودی در test bench در ادامه آمدهاست.




در این test bench ابتدا برای مدتی پایهٔ RST را روشن کردهایم تا خروجی Q به حالت پایدار صفر برود. همانطور که دیده می شود به محض یک شدن پایهٔ RST و پیش از اولین لبهٔ بالا روندهٔ کلاک خروجی صفر نشده است و صفر شدن خروجی تا آمدن اولین لبهٔ بالاروندهٔ کلاک به تعویق افتاده است. بنابراین ریست در این مدار به صورت سنکرون عمل می کند. همچنین اگر مقدار ورودی D را در هر لبهٔ بالاروندهٔ کلاک بررسی کنیم، تغییرات خروجی مانند جدول رسم شده در بالا است.

در این قسمت از آزمایش خواسته شده یک Shift register ۴ بیتی با استفاده از فلیپ فلاپهای طراحی شده در قسمت قبل طراحی کنیم. برای این کار ۴ عدد فلیپ فلاپ را پشت سر هم مانند شکل زیر به یکدیگر متصل می کنیم. با این کار در هر لبهٔ بالاروندهٔ ساعت اطلاعات ورودی وارد فلیپ فلاپ اول شده و اطلاعات فلیپ فلاپ i+1 می رود.



طرح شماتیک رسم شده توسط نرمافزار نیز در شکل زیر آمده است.



همچنین رفتار سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده به ورودی در test bench در ادامه آمدهاست. همان طور که در این شکل دیده می شود، شکل سیگنال ورودی پس از گذشت ۴ کلاک به عینا" به خروجی منتقل شده است. به دلیل سنکرون بودن ریست فلیپ فلاپهای D داخل این مدار، همانطور که در بالا توضیح داده شد می توان مشاهده کرد که ریست این مدار نیز به صورت سنکرون می باشد.



در این قسمت از آزمایش خواسته شده یک فلیپ فلاپ T با استفاده از فلیپ فلاپ D طراحی شده در قسمت قبل طراحی کنیم. برای این کار ابتدا جدول درستی فلیپ فلاپهای D و T را رسم می کنیم و سعی می کنیم رابطهٔ بین آنها را بیابیم.


D	Q <sub>t+1</sub>
0	0
1	1

T	Q <sub>t+1</sub>
0	Qt
1	Q't


همانطور که دیده می شود باید به صورتی ورودی فلیپ فلاپ را بر حسب خروجی آن تنظیم کنیم. برای این کار می توان از گیت xor استفاده کرد، زیرا می دانیم:

 $Q xor 0 = Q, \quad Q xor 1 = Q'$ 

بنابراین کافیست مانند شکل زیر ورودی فلیپ فلاپ را با خروجی Q آن xor کنیم تا یک فلیپ فلاپ T بدست آوریم.



همچنین رفتار سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده به ورودی در test bench در ادامه آمدهاست. همانطور که در بالا توضیح داده شد می توان مشاهده کرد که ریست این مدار نیز به صورت سنکرون می باشد زیرا خروجی تا آمدن اولین لبهٔ بالاروندهٔ کلاک صفر نشده است. همچنین دیده می شود که با آمدن هر لبهٔ بالاروندهٔ کلاک در صورتی که T یک باشد خروجی toggle کردهاست.



در این قسمت از آزمایش خواسته شده یک فلیپ فلاپ T با ریست آسنکرون طراحی کنیم. برای این کار ابتدا جدول درستی فلیپ فلاپ T را رسم می کنیم و رفتار مدار را در هر لبهٔ بالاروندهٔ کلاک طبق آن تعیین می کنیم.

Т	$Q_{t+1}$
0	Qt
1	Q <sub>'t</sub>

ریست این فلیپ فلاپ همانطور که در فلیپ فلاپ JK قسمت اول توضیح داده شد به صورت آسنکرون طراحی شده. همچنین در این قسمت یک پایهٔ EN برای این فلیپ فلاپ در نظر گرفته شده تا در قسمت بعد بتوانیم برای حفظ حالت از آن استفاده کنیم. این ورودی با کلاک فلیپ فلاپ AND می شود تا تاثیر کلاک را از بین ببرد. اگر پایهٔ EN یک باشد مدار همانند یک فلیپ فلاپ T عادی عمل می کند. اما مادامی که صفر باشد کلاک وارد شده به مدار صفر خواهد بود و در نتیجه لبهٔ بالاروندهای نداریم و حتی با وجود تغییر ورودی تغییری در خروجی اعمال نمی شود.

رفتار سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده به ورودی در test bench در ادامه آمدهاست.



همانطور که در این سیگنالها دیده می شود تا زمانی که EN برابر صفر بوده با وجود تغییر T تغییری در خروجی حاصل نشده اما پس از یک شدن آن با آمدن هر لبهٔ بالاروندهٔ کلاک، در صورتی که T یک باشد خروجی toggle کرده است.


در این قسمت از آزمایش خواسته شده یک شمارندهٔ ۴ بیتی با استفاده از فلیپ فلاپهای T ساخته شده در قسمت قبل طراحی کنیم. برای این کار رفتار اعداد باینری از 0000 تا 1111 را در حال افزایش یافتن بررسی می کنیم.

0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111, 0000, ...

همان طور که در این دنبالهٔ اعداد دیده میشود:

- کم ارزشترین بیت (بیت اول) در هر مرحله toggle می کند.
  - بیت دوم زمانی که بیت اول ۱ می شود toggle می کند.
- بیت سوم زمانی که بیت اول و دوم هر دو ۱ هستند toggle می کند.
- بیت چهارم زمانی که بیت اول، دوم و سوم ۱ هستند toggle می کند.

این رفتار ایدهٔ ساخت مدار شمارندهای به صورت زیر را نشان می دهد:



همچنین این مدار یک EN دارد که نحوهٔ عملکرد آن در مدار قسمت قبل توضیح داده شد و میتوان از آن برای متوقف کردن شمارش مدار استفاده کرد.

رفتار سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده به ورودی در test bench در ادامه آمدهاست.

Name	Value	0 ns		50 ns		100 n	S		150 ns		ļ	200 ns		250 ns		300	ns		350 ns		400 ns
∏o cik	0																				
Va rst	1			_																	
186	0																				
▶ 🌃 q[3:0]	0000	0000	0001	¥ 00	)10 (	011	)100 X	0101	0110	(0111	10	00 × 1001	1010	1011	<u> 1100                                 </u>	1101	1110	X 1111	0000	0001	0010 (0011

همان طور که در این شکل دیده می شود این شمارنده مادامی که پایهٔ EN آن مقدار یک دارد به شمارش ادامه داده و زمانی که مقدار صفر یه خود بگیرد شمارش را متوقف می کند. علاوه بر آن به دلیل آسنکرون بودن ریست فلیپ فلاپهای این مدار، ریست این مدار شمارنده نیز آسنکرون می باشد.

طرح شماتیک رسم شده توسط نرمافزار این مدار نیز در شکل زیر آمده است.

