
# گزارش دستورکار دوازدهم آزمایشگاه معماری کامپیوتر

نگار موقتیان، ۹۸۳۱۰۶۲

#### ماژول basic\_computer

در این آزمایش میخواهیم یک مدار مطابق شکل زیر طراحی کنیم:



در این مدار اجزاء مختلفی داریم. یک حافظهٔ فقط خواندنی یا ROM که دادههایی را به صورت پیشفرض در خود ذخیره کرده است، ۴ عدد ثبات که برای ذخیرهٔ ورودیها، نگهداری حاصل بدست آمده از ALU و latch و کردن خروجی نهایی استفاده میشوند، یک واحد محاسباتی ALU و یک حافظهٔ RAM که پاسخ نهایی را در خود ذخیره می کند. در ادامه توضیح دقیق تر هر یک از این اجزاء آمده است.

## ماژول ROM16x8

این ماژول یک حافظهٔ فقط خواندنی ROM با کلمههای ۸ بیتی و ۱۶ ردیف را شبیه سازی می کند و مشابه ماژول استفاده شده در آزمایش نهم می باشد. به علاوه به طور پیشفرض محتوای داخل هر خانه، ۵ به علاوه شمارهٔ خانه (یا همان ردیف) در نظر گرفته شده است. این حافظه یک آدرس را به عنوان ورودی گرفته و محتوای خانهٔ مربوط به آن آدرس را در خروجی تحویل می دهد.

#### ماژول ALUx8

این ماژول یک واحد محاسبات ALU با ورودیهای ۸ بیتی را شبیه سازی میکند و مشابه ماژول استفاده شده در آزمایش دهم میباشد. در این مدار ورودیهای آن محتوای داخل ثباتهای REG\_2 و REG\_1 بوده و حاصل مربوطه در ثبات REG\_res ذخیره میشود. همچنین طبق طراحی از پیش انجام شده زمانی که پایههای کنترلی این ALU مقدار "000" داشته باشند ALU عمل جمع را انجام میدهد. بنابراین برای این آزمایش از این مقدار برای پایههای کنترلی استفاده میکنیم.

#### ماژول REGx8

این ماژول برای شبیه سازی یک ثبات ۸ بیتی استفاده می شود و در اینجا به صورت رفتاری و با یک پایهٔ ریست سنکرون طراحی شده است. در عمل نیز برای ساخت چنین ثباتی نیاز به یک مجموعهٔ ۸ تایی از فلیپ فلاپهای نوع D با کلاک و ریست مشترک داریم. همچنین این ثبات یک پایهٔ LOAD دارد که در صورت فلیپ فلاپهای نوع (D) وارد ثبات می شود، در غیر این صورت دادهٔ قبلی نگهداری می شود.

### ماژول pulse\_generator


این ماژول نقش اساسیای دارد و ترتیب انجام مراحل زیر را برای هر یک از اجزاء مدار مشخص می کند:

- ۱. خواندن داده از ROM و ذخيرهٔ آن در REG\_1
  - ۲. ذخيرهٔ حاصل ALU در ثبات REG\_res
  - ۳. نوشتن پاسخ بدست آمده در حافظهٔ RAM
- ۴. خواندن خانهٔ مربوطه (طبق دستور کار خانهٔ دوم) از RAM
  - ۵. ذخیرهٔ دادهٔ خوانده شده از RAM در ثبات REG\_out

این ماژول در هر لبهٔ بالاروندهٔ کلاک یک پالس در یکی از خروجیهایش ایجاد می کند. به علاوه  $\Delta$  مرحله داریم، بنابراین این مدار در کل  $\Delta$  پایهٔ خروجی ((0) تا ( $\Delta$ ) مانند شکل زیر دارد (این مقدار  $\Delta$  به صورت عدریف شده و قابل تغییر می باشد). به علاوه یک پایهٔ ریست سنکرون دارد که برای ست کردن خروجی ها به مرحلهٔ اول استفاده می شود.



در نهایت شکل سیگنالهای ورودی و خروجی شبیه سازی مدار با توجه به مقادیر ورودی مطابق شکل زیر است.



همانطور که در این شکل دیده می شود مراحل بر طبق آنچه که در بالا توصیف شد در حال انجام هستند و در نهایت خروجی مورد انتظار در REG\_out دیده می شود (مقدار خانه اول ROM برابر است با % همچنین عددی که به عنوان ورودی داده ایم برابر است با % بنابراین در نهایت انتظار خروجی % ۱۱ یا همان % و دادهایم برابر است با % بنابراین در نهایت انتظار خروجی % یا همان % و دادهایم برابر است با % بنابراین در نهایت انتظار خروجی % همچنین و دادهایم برابر است با % بنابراین در نهایت انتظار خروجی % همچنین % هم