گزارش دستورکار ششم آزمایشگاه معماری کامپیوتر


نگار موقتیان، ۹۸۳۱۰۶۲

ماژول complement_subtractor_4bit

در این قسمت از آزمایش میخواهیم یک تفریق کننده با استفاده از جمع کنندهٔ آبشاری ۴ بیتی ساخته شده در آزمایش قبل طراحی کنیم. برای این کار ابتدا سعی میکنیم رابطهٔ تفریق میان دو عدد را به یک رابطهٔ جمع تبدیل کنیم.


$$A - B \xrightarrow{\text{in n bits}} 2^n + A - B = A + (2^n - B) = A + (B' + 1)$$

بنابراین اگر با استفاده از یک جمع کنندهٔ * بیتی عدد * مکمل عدد * و عدد * را با یکدیگر جمع کنیم میتوانیم حاصل * * را بدست آوریم. مدار این تفریق کنندهٔ * بیتی به شکل زیر خواهد بود.



نکته یک مدار جمع کنندهٔ آبشاری حتما باید یک باشد. زیرا طبق روابط بالا یک 2^n به پاسخ مساله اضافه کرده ایم که باید خود را در پاسخ حاصل شده نشان دهد. یک بودن cout در مدار جمع کنندهٔ آبشاری معادل این است که در طبقهٔ آخر رقم قرضی (bout) نداشته باشیم. وجود رقم قرضی به این معناست که عدد A از A کوچک تر بوده، لذا نتیجهٔ حاصل شده در دنیای اعداد بی علامت معتبر نیست.

پس از آن شبیه سازی این مدار توسط test bench نوشته شده و به ازای مقادیر مختلف A و B انجام شد، تا از درستی رفتار مدار ساخته شده اطمینان حاصل شود.



برای سهولت بیش تر در بررسی سیگنالهای ورودی و خروجی تمام اعداد چند بیتی را با فرض بیعلامت بودن به مبنای ۱۰ میبریم. نتیجهٔ تنظیمات گفته شده به صورت زیر است.

Name	Value	0 ns	50 ns	100 ns	150 ns	200 ns	250 ns	300 ns
▶ ■ a[3:0]	0	0	(·		X		12	
	0				3	11	×	13
and the second	0	0	(4	1	9	1	*	15
7.0	0							
100								

همانطور که مشاهده می شود در ۲۵۰ نانوثانیهٔ اول شبیه سازی خروجی تولید شده به ازای مقادیر A و B معتبر و صحیح است. اما پس از آن عدد A از B کوچک تر بوده و سیگنال bout برابر با یک می شود. لذا طبق توضیحات داده شده در بالا نتیجهٔ حاصل شده معتبر نیست.


ماژول carry_save_adder_4bit

حال در این قسمت از آزمایش میخواهیم یک جمع کنندهٔ ذخیره گر نقلی با استفاده از جمع کنندهٔ آبشاری ۴ بیتی ساخته شده در آزمایش قبل طراحی کنیم.

ابتدا باید توجه داشت که می توان به دو صورت به یک تمام جمع کننده نگاه کرد. یک دید مانند دیدی است که تا به اینجا داشته ایم. یک تمام جمع کننده دو عدد یک رقمی را با یک رقم نقلی جمع می زند. اما می توان به آن به صورت یک جمع کننده برای ۳ عدد یک رقمی نیز نگاه کرد، رویکردی که در این قسمت از آزمایش از آن استفاده می کنیم.

نکتهٔ بعدی این است که تا به اینجا همواره برای جمع چند عدد رقم نقلی را به گونهای تولید می کردیم و به ورودی تمام جمع کنندهٔ طبقهٔ بعد می دادیم. در حالی که در این نوع جمع کننده ما این رقمهای نقلی را ذخیره کرده، در ادامه آن را مانند یک عدد جدید در نظر گرفته و در نهایت آن را با حاصل جمع رقمها به صورت مستقل (در این جا با استفاده از یک جمع کنندهٔ آبشاری) جمع می زنیم.

مدار این جمع کننده مانند زیر میباشد.




خروجی نهایی از کنار هم گذاشتن نتیجهٔ Cout و S ها بدست می آید. زیرا مجموع ۳ عدد ۴ بیتی نهایتاً برابر است با:

 $(1111)_2 + (1111)_2 + (1111)_2 = (101101)_2$


بنابراین برای نشان دادن حاصل جمع این Υ عدد حداقل نیاز به φ رقم داریم.

حال با توجه به این توضیحات این جمع کننده را مطابق مدار داده شده و با استفاده از تمام جمع کننده و جمع کننده و جمع کننده ۴ بیتی آبشاری ساخته شده در آزمایش قبل، به صورت ساختاری پیادهسازی می کنیم.

در ادامه شبیه سازی این مدار توسط test bench نوشته شده و به ازای مقادیر مختلف B ،A و B انجام می شود تا از درستی رفتار مدار ساخته شده اطمینان حاصل کنیم.



برای سهولت بیش تر در بررسی سیگنالهای ورودی و خروجی از کنار هم گذاشتن سیگنالهای خروجی S و Virtual Bus یک Virtual Bus ساخته و تمام اعداد را با فرض بی علامت بودن به مبنای S میبریم. نتیجهٔ تنظیمات گفته شده به صورت زیر است.



همانطور که در این شکل دیده میشود، به ازای مقادیر مختلف مجموع این سه عدد به درستی محاسبه شده است.

ماژولهای carry_look_ahead_adder_4bit و carry_look_ahead_adder_4bit

در این قسمت از آزمایش میخواهیم یک جمع کنندهٔ پیش بینی کنندهٔ رقم نقلی با استفاده از تمام جمع کننده های ساخته شده در آزمایش قبل طراحی کنیم. انگیزهٔ اصلی برای طراحی این نوع جمع کننده بهبود تاخیر جمع کنندهٔ آبشاری هر طبقه باید منتظر طبقهٔ قبلی بماند و علت اصلی تاخیر، رقم نقلی میباشد. حال اگر بتوانیم به طریقی این رقمهای نقلی را با استفاده از A و cin با سرعت بیش تری محاسبه کنیم (زیرا این سه ورودی اند و در لحظهٔ شروع و بدون هیچ تاخیری آنها را داریم) می توانیم جمع کننده ای بهینه بسازیم.

برای این کار ابتدا در ماژول carry_genarator_logic این رقمهای نقلی را تولید کردهایم، به گونهای که اگر در نظر بگیریم:

$$P_i = A_i + B_i$$
, $G_i = A_i \cdot B_i$

مى توان رقم نقلى مربوط به هر طبقه را از روابط زير محاسبه كرد:


$$C_0 = G_0 + (cin \cdot P_0)$$

$$C_1 = G_1 + (G_0 \cdot P_1) + (cin \cdot P_0 \cdot P_1)$$

$$C_2 = G_2 + (G_1 \cdot P_2) + (G_0 \cdot P_1 \cdot P_2) + (cin \cdot P_0 \cdot P_1 \cdot P_2)$$


$$C_3 = G_3 + (G_2 \cdot P_3) + (G_1 \cdot P_2 \cdot P_3) + (G_0 \cdot P_1 \cdot P_2 \cdot P_3) + (cin \cdot P_0 \cdot P_1 \cdot P_2 \cdot P_3)$$

طرح شماتیک این مدار که توسط نرم افزار ISE تولید شده در ادامه آمدهاست.




(همانطور که در این طرح شماتیک دیده می شود گیتهایی با تعداد ورودی بالا داریم. این قضیه ساخت جمع کنندهٔ پیش بینی کنندهٔ رقم نقلی با ورودی های بزرگ را عملاً ناممکن می سازد)

سپس در ماژول carry_look_ahead_adder_4bit این رقمهای نقلی را مطابق شکل زیر به تمام جمع کنندهها می دهیم تا حاصل نهایی را بدست آوریم.



پس از آن شبیه سازی این مدار توسط test bench نوشته شده و به ازای مقادیر مختلف B ،A و cin انجام شد، تا از درستی رفتار مدار ساخته شده اطمینان حاصل شود.



سپس مانند بخشهای قبل برای سهولت بیشتر در بررسی سیگنالهای ورودی و خروجی از کنار هم گذاشتن سپس مانند بخشهای قبل برای سهولت بیشتر در بررسی سیگنالهای خروجی S و cout یک Virtual Bus ساخته و تمام اعداد را با فرض بیعلامت بودن به مبنای ۱۰ می بریم. نتیجهٔ تنظیمات گفته شده به صورت زیر است.



همانطور که دیده میشود جمعها به درستی انجام شدهاند.