
گزارش دستورکار دوم آزمایشگاه معماری کامپیوتر


نگار موقتیان، ۹۸۳۱۰۶۲

قسمت اول

با توجه به دستور کار، در ابتدا گیت XOR با استفاده از گیتهای NAND به شکل زیر پیاده سازی شدهاست. برای آشنایی و تسلط بیشتر، گیت NAND استفاده شده در این قسمت نیز به صورت ساختاری و در ماژولی جداگانه طراحی شده.




ساختار درونی گیت NAND



ساختار درونی گیت XOR


پس از آن با استفاده از گیت XOR ساخته شده، یک مدار مقایسه کنندهٔ تک بیتی به صورت زیر ساخته شده است. زمانی که a = 0 و a = 0 باشد یعنی a = 0 عدد a = 0 کوچکتر بوده و خروجی a = 0 برابر یک

می شود. همچنین زمانی که a=1 و a و باشد یعنی a از a عدد a از a بزرگتر بوده و خروجی a برابر و می شود. در غیر این صورت اگر a و a مساوی باشند، a آنها برابر با صفر شده و نقیض آن یعنی a برابر با یک می شود.



ساختار درونی گیت XOR

طرح شماتیک مدار شبیه سازی شده و همچنین شکل سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده در NAND و NAND و WAR و NAND و مشاهده می شود.




Name	Value	0 ns	 200 ns	 400 n
Vo a	1			
V _a b	1			
Vag	0			
Vo e	1			
∏o s	0			

قسمت دوم

هدف از این قسمت از آزمایش، ساخت مقایسه کنندهای برای اعداد دوبیتی و با استفاده از یک 4:1 و MUX 4:1 و حداقل تعداد گیت میباشد. برای این کار دو بیت پر ارزش a و b را به ورودی select مالتی پلکسر متصل می کنیم.


- ۱. اگر a=0 و a=0 آنگاه برای مقایسهٔ این دو عدد باید به بیت کمارزش مراجعه کنیم. اگر a=0 و a=0 باشد، یا به عبارتی اگر a=0 باشد عدد a=0 باشد، یا به عبارتی اگر a=0 باشد عدد a=0 باشد، یا به عبارتی اگر a=0 باشد عدد a=0 باشد، یا به عبارتی اگر a=0 باشد عدد a=0 باشد، یا به عبارتی اگر a=0 باشد، یا به عبارتی اگر a=0 باشد عدد a=0 باشد، یا به عبارتی اگر یا باشد، یا به عبارتی اگر از باشد، یا باشد، یا
 - ۲. اگر a = a و a = 1 آنگاه عدد a به طور حتم از a کوچکتر است و خروجی صفر می شود.
 - ۳. اگر a = 1 و b = 0 آنگاه عدد a به طور حتم از b بزرگتر است و خروجی یک می شود.
- ۴. اگر a = 1 و a = 1 آنگاه مانند قسمت اول باید به مقایسهٔ بیتهای کمارزش عدد بپردازیم و اگر a = 1 و a = 1 اگر a = 1 و a = 1 باشد عدد a = 1 بزرگتر است و خروجی برابر با یک میشود.


با توجه به این رفتار می توان مدار مورد نظر را به شکل زیر طراحی کرد.



برای این کار تنها به یک مالتی پلکسر، یک گیت AND و یک گیت NOT نیاز است.

طرح شماتیک مدار شبیه سازی شده و همچنین شکل سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده در test bench در ادامه آمده است. در شکل زیر همچنین ساختار درونی مالتی پلکسری که مطابق مدار موجود در پیش گزارش طراحی شده مشاهده می شود.







قسمت سوم

در این قسمت از آزمایش، مطابق گزارش کار باید یک مالتی پلکسر ۴:۱ با استفاده از 2:4 و گیتهای و گیتهای پایهٔ AND و AND و OR طراحی شود. برای این کار به خواص MUX و همچنین Decoder توجه می کنیم. در یک مالتی پلکسر آدرس ورودی ای که می خواهیم در خروجی نمایان شود را به پایه های select می دهیم و انتظار

داریم مقدار خروجی برابر با ورودی مورد نظر شود. در یک کدگشا نیز یک آدرس به عنوان ورودی می دهیم و خروجی متناظر با آن یک می شود. حال اگر این خروجها را با ورودی ها AND کنیم تمام خروجی ها صفر می شوند به جز یکی که آدرس آن را داده ایم و این خروجی برابر با ورودی مورد نظر می شود. بنابراین اگر نتیجهٔ تمامی AND ها را OR کنیم، مقدار ورودی خواسته شده به خروجی منتقل می شود. شکل مدار توصیف شده در بالا به صورت زیر می باشد.




طرح شماتیک مدار شبیه سازی شده و همچنین شکل سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده در test bench در ادامه آمده است. در شکل زیر همچنین ساختار درونی کدگشا که مطابق مدار موجود در پیش گزارش طراحی شده مشاهده می شود.



Name	Value	0 ns	200 ns	400 ns	600 ns 80
▶ 🔣 x[3:0]	1001			1001	
▶ 🔣 s[1:0]	11	00 01	10		11
Ve m	1				

در قسمت بعدی آزمایش ساخت یک تمام جمع کننده با استفاده از یک کدگشا و گیتهای NAND خواسته شده. به دلیل این که یک تمام جمع کننده سه ورودی b a b و b دارد از یک کدگشای ۳:۸ استفاده شده است. در شکل زیر بر روی خروجیهای کدگشا سه عدد نوشته شده که اطلاعات ورودیها را در صورتی که این خروجی یک شود بیان می کنند. عدد میانی جمع دسیمال a b و a و a میباشد. همچنین ستون سمت راست دعت ایجاد شده از جمع این سه عدد و ستون چپ a این سه عدد میباشد. برای مثال اگر a و a b b c d d d و a d و a d d و a d و a d و a d و a و




تنها بحثی که باقی میماند این است که در صورت آزمایش خواسته شده که تنها از گیتهای NAND استفاده کنیم. طبق شکل زیر هر گیت OR را میتوان به یک گیت NAND که ورودیهایش نقیض شدهاند تبدیل کرد.

$$\frac{a}{b} = \frac{a}{b} = \frac{a}{b} = \frac{a}{a + b}$$

$$c = a + b$$

$$c = a + b$$

بنابراین در شکل اصلی می توان گیت OR را که در یک مستطیل مشخص شده با گیت NAND مشخص شده جایگزین کرد. برای ساخت گیت NAND چهار ورودی نیز می توان از مدار زیر استفاده کرد.



و به این شکل مدار خواسته شده کامل میشود. طرح شماتیک مدار شبیهسازی شده و همچنین شکل سیگنالهای خروجی مدار به ازای مقادیر مختلف داده شده در test bench در ادامه آمدهاست.

