


آز مایشگاه معماری کامپیوتر

نیمسال اول ۱۴۰۰






ماشین حالت





انواع ماشين حالت

ماشین میلی: خروجی های ماشین میلی تابعی از حالت (وضعیت) فعلی ماشین و کلیهی ورودی های آن هستند. ماشین مور: خروجی های مور تابعی از فقط حالت (وضعیت) فعلی ماشین میباشند.





طراحی ماشین حالت

براي طراحي ماشينهاي حالت از Processها استفاده مي شود. اگر مقدار سيگنالي كه در Sensitivity list وجود دارد تغيير كند Processاجرا مي شود.

اگر Processمدل کنندهی یک بلوک ترکیبی است، تّمام ورودیهای آن باید در Sensitivity listالحاظ شود.

ماشینهای حالت در لبههای کلاک تغییر حالت میدهند، لذا کلاک باید در ورودی Sensitivity اist وارد شود.

علاوه بر این حالت درونی سیستم هم باید در یک متغیر داخلی نگهداری شود. برای نگهداری حالتها در خود VHDL میتوان Typeجدید تعریف کرد که در اینجا مثلا دو مقدار B و نشاندهنده دو حالت از سیستم هستند:

Type state is (A,B);



تعریف نوع جدید

براي استفاده از Typeتعريف شده ميتوان از آن Typeيک سيگنال يا متغير تعريف کرد. سپس از دستورالعمل Caseروي سيگنال يا متغير تعريف شده براي انشعاب به حالتهاي سيستم استفاده ميشود. واضح است که اين دستورالعمل Caseبسته به اينکه ماشين حالت به صورت Mealyيا Mooreبايد طراحي شود، در داخل Processتعريف ميشود. به عنوان مثال:

Signal st : state;

Process (...)

Case st is

When $A => \dots$

When B =>


مدل هافمن

براي طراحي مدارات باحافظه مدلي به نام مدل هافمن وجود دارد که قسمت ترکیبي مدار ر<mark>ا از</mark> قسمتي ترتیبي آن جدا مي کند.

قسمت ترتیبی آن معمولاً با Processی که نسبت به سیگنال کلاک و reset است نوشته میشود و قسمت ترکیبی آن در Processی که نسبت به حالتهای مدار حساس است نوشته میشود.



مثالي از ماشين حالت Moore ونحوه پيادهسازي آن



شکل ۱- نمونهای از ماشین حالت Moore



مثالي از ماشين حالت Moore و نحوه پيادهسازي آن (ادامه)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity moore_machine is
port(
input : in std_logic ;
output : out std_logic_vector(1 downto 0);
clk: in std_logic
end moore_machine;
architecture Behavioral of moore_machine is
type state_t is (s0, s1, s2);
signal state : state_t := s0;
signal next_state : state_t := s0;
begin
```



مثالي از ماشين حالت Moore ونحوه پيادهسازي آن (ادامه)

```
CMB: process(state, input)
begin
case state is
when s0 = >
if(input = '1') then
next_state <= s1;</pre>
else
next_state <= state;</pre>
end if;
when s1=>
when s2=>
when others=>
next_state <= s0;
end case;
end process;
```

```
REG: process(clk)
begin
if(clk'event and clk = '1') then
state <= next_state;
end if;
end process;
output <= "00" when state = s0 else
"10" when state = s1 else
"11" when state = s2;
end Behavioral;
```



تکلیف شماره چهار

۱- مدار یک Sequence detectorبرای رشتهی "۱۰۱۱" را ابتدا به صورت Mealyو سپس Mooreطراحی کرده و آن را با استفاده از زبان VHDLطراحی کنید.

۲– مداری طراحی کنید که رخداد هر یک از دو رشته "۱۰۰۱" و "۱۰۱۰" را در ورودی تشخیص دهد.

۳- مدار زیر را طراحی کنید.

