
Jr. 6 ym Ust July (9831062. Vir 10 SUBJECT: en se test bench, Ui (so Oro, 101611,0) gib si de se i AND in las .1 in the far en gib dis test buch py dob cire is gib to is il. on de de fil si fil me de 1 1 dem de a b c AND C 0 0 0 : po 1/2 xor, or) = 01. in foly . 2,3 a b c a 6 C a OR C o XOR C 0 0 0 i Est, b (Haly Adder) or of go on the New or set of will of the Gr Orev's sign out by a , ' our più ci i test bench a ve sico fo, die vice a b Sum Cont 6 0 0 0 0 0 1 1 0 1 1 0 1 Sum = a & b, cont = a.b

SUBJECT: DATE / / : ps - or or in for get the service of the service of the of the service · geb li AND = 3 ji die du - AND = 2 ji du dia . i' o' ji I for de , de dis in in out for part of the form I de la disting of the (in out) is so the i je vini je se series HA » i (Pall Adder) en je (is d') d. 2 () of is down to test banch ge of for it is in

Sahand .

قسمت اول

۱. گیت AND




طرح شماتیک مدار AND




سیگنالهای ورودی و خروجی مدار AND


۲. گیت OR




طرح شماتیک مدار OR



سیگنالهای ورودی و خروجی مدار OR




طرح شماتیک مدار XOR




سیگنالهای ورودی و خروجی مدار XOR

۴. مدار نیم جمع کننده (Half Adder)




طرح شماتیک مدار Half Adder




سیگنالهای ورودی و خروجی مدار Half Adder

قسمت دوم

۱. گیت OR با ۴ ورودی




طرح شماتیک مدار OR چهار ورودی




سیگنالهای ورودی و خروجی مدار OR چهار ورودی

7. مدار تمام جمع کننده (Full Adder)



طرح شماتیک مدار Full Adder



سیگنالهای ورودی و خروجی مدار Full Adder